JPS5826235B2 - 垂直周期信号抜取パルス発生回路 - Google Patents
垂直周期信号抜取パルス発生回路Info
- Publication number
- JPS5826235B2 JPS5826235B2 JP15961377A JP15961377A JPS5826235B2 JP S5826235 B2 JPS5826235 B2 JP S5826235B2 JP 15961377 A JP15961377 A JP 15961377A JP 15961377 A JP15961377 A JP 15961377A JP S5826235 B2 JPS5826235 B2 JP S5826235B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- signal
- circuit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
本発明は垂直周期信号抜取パルス発生回路に関し、特に
テレビジョンのＶＩＲ信号として含まれる色基準信号の
抜取パルス発生回路に関する。
テレビジョンのＶＩＲ信号として含まれる色基準信号の
抜取パルス発生回路に関する。
従来テレビジョン放送局から送られてきたカラーテレビ
信号を受像機にて受信してカラー画像を再生した場合、
伝送系中のひずみによりカラー画像の色相、濃度等が正
規の場合よりずれて正しい色相、濃度等を再生すること
ができないという問題があり、これを解決する方法とし
て、送信電波の垂直帰線期間中の特定の水平周期期間内
にＶＩＲ（Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ
Ｒｅｆｅｒｅｎｃｅ）信号を挿入し、受像機側にてこの
信号を基準として色補正を行なう方法が採用されてきて
いる。
信号を受像機にて受信してカラー画像を再生した場合、
伝送系中のひずみによりカラー画像の色相、濃度等が正
規の場合よりずれて正しい色相、濃度等を再生すること
ができないという問題があり、これを解決する方法とし
て、送信電波の垂直帰線期間中の特定の水平周期期間内
にＶＩＲ（Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ
Ｒｅｆｅｒｅｎｃｅ）信号を挿入し、受像機側にてこの
信号を基準として色補正を行なう方法が採用されてきて
いる。
この方式によるときは、受像機側にて受信した複合映像
信号中から前記のＶＩＲ信号として含まれている色基準
信号を抜取る回路が必要になる。
信号中から前記のＶＩＲ信号として含まれている色基準
信号を抜取る回路が必要になる。
しかるに従来の色基準信号の抜取回路はワンショット・
マルチバイブレータと計数回路を組合わせて抜取パルス
を作る方式であったため、回路構成が非常に複雑となる
欠点があった。
マルチバイブレータと計数回路を組合わせて抜取パルス
を作る方式であったため、回路構成が非常に複雑となる
欠点があった。
本発明は従来の抜取回路における上記の欠点を排除し、
水平周波数の５倍の周波数で発振するパルス発振器を使
用することにより、回路全体の構成を簡潔にするととも
に、発振器の発振周波数だけの調整により正確な抜取り
ゲートパルスを任意の数だけ容易に取出せることと、水
平同期信号を使って容易にかつ正確に前記発振器の調整
を行ない得る特徴を有している。
水平周波数の５倍の周波数で発振するパルス発振器を使
用することにより、回路全体の構成を簡潔にするととも
に、発振器の発振周波数だけの調整により正確な抜取り
ゲートパルスを任意の数だけ容易に取出せることと、水
平同期信号を使って容易にかつ正確に前記発振器の調整
を行ない得る特徴を有している。
本発明の構成について述べると、本発明は、テレビジョ
ンのＶＩＲ信号中に含まれる色基準信号を抜取るための
パルスを発生する回路において、複合同期信号が入力さ
れる入力端子と、積分回路と、ラッチ回路と、第１カウ
ンタと、水平周波数の５倍の周波数でパルス発振する発
振器と、第２カウンタとを具備し、入力端子に垂直同期
信号が入力するとき積分回路がこれを積分して出力を変
化し、これに基因してラッチ回路がセットされ、ラッチ
回路がセットされた時点から第１カウンタは垂直および
水平同期信号の数を計数し、ＶＩＲ信号が挿入された水
平周期の開始時点に相当する所定の数に達したとき第１
カウンタは１水平周期のパルスを発生し、このパルスに
よす前記のパルス発振器は発振し、第２カウンタは前記
発振器からのパルスを計数すると同時に第２番目と第３
番目のパルス周期に相当する色基準信号抜取りパルスを
発生し、かつ第６番目のパルス計数時にカウントアツプ
パルスを発生して第１および第２カウンタなりリアする
とともにラッチ回路を原状に復帰させることを特徴とす
る垂直周期信号抜取パルス発生回路である。
ンのＶＩＲ信号中に含まれる色基準信号を抜取るための
パルスを発生する回路において、複合同期信号が入力さ
れる入力端子と、積分回路と、ラッチ回路と、第１カウ
ンタと、水平周波数の５倍の周波数でパルス発振する発
振器と、第２カウンタとを具備し、入力端子に垂直同期
信号が入力するとき積分回路がこれを積分して出力を変
化し、これに基因してラッチ回路がセットされ、ラッチ
回路がセットされた時点から第１カウンタは垂直および
水平同期信号の数を計数し、ＶＩＲ信号が挿入された水
平周期の開始時点に相当する所定の数に達したとき第１
カウンタは１水平周期のパルスを発生し、このパルスに
よす前記のパルス発振器は発振し、第２カウンタは前記
発振器からのパルスを計数すると同時に第２番目と第３
番目のパルス周期に相当する色基準信号抜取りパルスを
発生し、かつ第６番目のパルス計数時にカウントアツプ
パルスを発生して第１および第２カウンタなりリアする
とともにラッチ回路を原状に復帰させることを特徴とす
る垂直周期信号抜取パルス発生回路である。
以下本発明を実施例により図面を参照して説明する。
まず第１図に一般のＶＩＲ信号の波形図を示す。
この信号は前述のように放送局から送られるテレビ信号
の垂直帰線期間内の特定の一水平期間に挿入される信号
で、第１図において１０１は水平同期信号、１０２はカ
ラーバーストで、１０３は振幅と位相がカラーバースト
に等しく高い輝度レベルのところに挿入された色基準信
号である。
の垂直帰線期間内の特定の一水平期間に挿入される信号
で、第１図において１０１は水平同期信号、１０２はカ
ラーバーストで、１０３は振幅と位相がカラーバースト
に等しく高い輝度レベルのところに挿入された色基準信
号である。
第２図は本発明における複合映像信号の中から前記のＶ
ＩＲ信号中の色基準信号１０３を抜取る原理を説明する
図で、複合映像信号１０９は色信号処理回路１０６に入
力し、色信号処理回路１０６から色差信号１１０が取り
出されてＶＩＲクロマ処理回路１０７に入力する。
ＩＲ信号中の色基準信号１０３を抜取る原理を説明する
図で、複合映像信号１０９は色信号処理回路１０６に入
力し、色信号処理回路１０６から色差信号１１０が取り
出されてＶＩＲクロマ処理回路１０７に入力する。
一方複合映像信号１０９はまたゲートパルス発生回路１
０８に入力し、ここで複合同期信号が取り出された後本
発明の対象とする前記色基準信号１０３を抜取るための
回路によりゲートパルス１１１が作り出されて、このゲ
ートパルス１１１ カ前記のＶＩＲクロマ処理回路１０
７に入力して、色基準信号１０３が抜取られ、これが補
正信号１１２として前記の色信号処理回路１０６に入力
し、色信号処理回路１０６は補正された正しい色差信号
１１３を出力する。
０８に入力し、ここで複合同期信号が取り出された後本
発明の対象とする前記色基準信号１０３を抜取るための
回路によりゲートパルス１１１が作り出されて、このゲ
ートパルス１１１ カ前記のＶＩＲクロマ処理回路１０
７に入力して、色基準信号１０３が抜取られ、これが補
正信号１１２として前記の色信号処理回路１０６に入力
し、色信号処理回路１０６は補正された正しい色差信号
１１３を出力する。
次に本発明実施例回路の回路構成を第３図に示し、その
各部の電圧波形を第４図に示す。
各部の電圧波形を第４図に示す。
以下第３図と第４図を使用して本発明回路の構成と動作
について説明する。
について説明する。
第３図において、１は複合同期信号が入力する端子、２
は垂直同期信号の積分回路、３はラッチ回路、４は第１
カウンタ、５は水平周波数の５倍の周波数で発振するパ
ルス発振器、６は第２カウンタである。
は垂直同期信号の積分回路、３はラッチ回路、４は第１
カウンタ、５は水平周波数の５倍の周波数で発振するパ
ルス発振器、６は第２カウンタである。
まず入力端子１からは第４図のａにて示す波形と逆極性
の複合同期信号が入力され、積分回路２にて垂直同期信
号が積分されて、第３図のｂの位置に第４図のｂにて示
す電圧レベル変化が発生する。
の複合同期信号が入力され、積分回路２にて垂直同期信
号が積分されて、第３図のｂの位置に第４図のｂにて示
す電圧レベル変化が発生する。
この電圧すがラッチ回路３に入力し、その出力端から第
４図のＣにて示す電圧レベル変化が発生し、この電圧Ｃ
はＮＡＮＤ回路に入力するが、とのＮＡＮＤ回路の他方
の入力端子には入力端子１からの複合同期信号が入力す
るので、このＮＡＮＤ回路の出力端ｄには第４図のｄに
て示スパルスが発生し第１カウンタ４に入力する。
４図のＣにて示す電圧レベル変化が発生し、この電圧Ｃ
はＮＡＮＤ回路に入力するが、とのＮＡＮＤ回路の他方
の入力端子には入力端子１からの複合同期信号が入力す
るので、このＮＡＮＤ回路の出力端ｄには第４図のｄに
て示スパルスが発生し第１カウンタ４に入力する。
第１カウンタ４は例えば１２ステージ・バイナリ・カウ
ンタのようなカウンタで、パルスｄに含まれる反転され
た垂直同期信号、等化パルス、水平同期信号を順次に計
数し、ＶＩＲ信号が挿入された１６番目の水平期間の開
始時点に当る２１個目のパルスを計数し始めた時点その
出力端りに第４図のｈにて示す１水平周期のパルスを発
生し、このパルスｈが発振器５に入力する。
ンタのようなカウンタで、パルスｄに含まれる反転され
た垂直同期信号、等化パルス、水平同期信号を順次に計
数し、ＶＩＲ信号が挿入された１６番目の水平期間の開
始時点に当る２１個目のパルスを計数し始めた時点その
出力端りに第４図のｈにて示す１水平周期のパルスを発
生し、このパルスｈが発振器５に入力する。
この発振器５は６３．５１５μｓで発振する。
ＶＩＲ信号は第１図に示すように、１２μｓを１信号区
間としているから、６３．５１５＝１２．７μＳで各信
号を順次ゲートすると、５番目のパルスの抜取区間は （１２Ｘ ５ ）−（１２，７Ｘ４ ）＝９．２μＳに
なり、正規の信号区間より２．８μｓ（２２３％）短く
なるが、実際上問題ないと考えられる。
間としているから、６３．５１５＝１２．７μＳで各信
号を順次ゲートすると、５番目のパルスの抜取区間は （１２Ｘ ５ ）−（１２，７Ｘ４ ）＝９．２μＳに
なり、正規の信号区間より２．８μｓ（２２３％）短く
なるが、実際上問題ないと考えられる。
特に色信号だけを利用する場合には、０．７μｓ （＃
２．９％）の誤差は全く問題ないと思われる。
２．９％）の誤差は全く問題ないと思われる。
発振器５はパルスｈを入力されると、第４図のｉにて示
すパルスを発生し、このパルスｉは第２カウンタ６に入
力する。
すパルスを発生し、このパルスｉは第２カウンタ６に入
力する。
第２カウンタ６は例えばディケード・カウンタのような
カウンタで、前記の入力されてくるパルスｉのパルスを
計数するが、このとき出力端ｊからは第４図のｊにて示
すＶＩＲ信号が挿入された水平周期内の第２番目の周期
に相当するパルスを発生し、また出力端ｋからは第４図
のｋにて示すＶＩＲ信号が挿入された水平周期内の第３
番目の周期に相当するパルスを発生する。
カウンタで、前記の入力されてくるパルスｉのパルスを
計数するが、このとき出力端ｊからは第４図のｊにて示
すＶＩＲ信号が挿入された水平周期内の第２番目の周期
に相当するパルスを発生し、また出力端ｋからは第４図
のｋにて示すＶＩＲ信号が挿入された水平周期内の第３
番目の周期に相当するパルスを発生する。
従って第３図の端子ｍからは第４図のｍにて示すパルス
ｊとパルスｋが加算された幅のパルスｍが出力され、こ
れがＶＩＲ信号信号色まれる第１図の１０３にて示す色
基準信号を抜取るためのパルスとして送り出される。
ｊとパルスｋが加算された幅のパルスｍが出力され、こ
れがＶＩＲ信号信号色まれる第１図の１０３にて示す色
基準信号を抜取るためのパルスとして送り出される。
また第２カウンタ６は入力されるパルスｉのうちの第６
番目のパルス計数時に第３図の出力端１に第４図の■に
て示す短いパルス１を発生し、このパルスｌを第１カウ
ンタ４と第２カウンタ６に入力して両カウンタのカウン
ト数をクリアすると同時に、ラッチ回路３にも入カスる
。
番目のパルス計数時に第３図の出力端１に第４図の■に
て示す短いパルス１を発生し、このパルスｌを第１カウ
ンタ４と第２カウンタ６に入力して両カウンタのカウン
ト数をクリアすると同時に、ラッチ回路３にも入カスる
。
ラッチ回路３はパルス１の反転したパルスを受けるので
出力端Ｃの出力波形は第４図のＣにて示すように変化し
、これによりＮＡＮＤ回路の他の入力端子に入力される
複合同期信号はＮＡＮＤ回路の出力端ｄには現われず、
従って第１カウンタ４はカウントを停止する。
出力端Ｃの出力波形は第４図のＣにて示すように変化し
、これによりＮＡＮＤ回路の他の入力端子に入力される
複合同期信号はＮＡＮＤ回路の出力端ｄには現われず、
従って第１カウンタ４はカウントを停止する。
このようにして全回路のすべての部分が原状に復帰し、
次のフィールドを待期する状態になる。
次のフィールドを待期する状態になる。
以上に述べたように、本発明回路によるときは、水平周
波数の５倍の周波数で発振するパルス発振器を使用する
ことにより、回路全体の構成を簡潔にするとともに、発
振器の発振周波数だけの調整により正確な抜取りゲート
パルスを任意の数だけ容易に取り出したり、水平同期信
号を使って容易にかつ正確に前記発振器の調整を行ない
得る優れた効果が得られる。
波数の５倍の周波数で発振するパルス発振器を使用する
ことにより、回路全体の構成を簡潔にするとともに、発
振器の発振周波数だけの調整により正確な抜取りゲート
パルスを任意の数だけ容易に取り出したり、水平同期信
号を使って容易にかつ正確に前記発振器の調整を行ない
得る優れた効果が得られる。
第１図は一般のＶＩＲ信号の波形図、第２図は本発明に
関する複合映像信号中からＶＩＲ信号信号色基準信号を
抜取る原理の説明図、第３図は本発明実施例回路の回路
図、第４図は第３図中の各部の電圧波形図を示す。 なお図面に使用した符号のうちの主なるものはそれぞれ
以下のとおりである。 １・・・・・・複合同期信号入力端子、２・・・・・・
積分回路、３・・・・・・ラッチ回路、４・・・・・・
第１カウンタ、５・・・・・・パルス発振器、６・・・
・・・第２カウンタ。
関する複合映像信号中からＶＩＲ信号信号色基準信号を
抜取る原理の説明図、第３図は本発明実施例回路の回路
図、第４図は第３図中の各部の電圧波形図を示す。 なお図面に使用した符号のうちの主なるものはそれぞれ
以下のとおりである。 １・・・・・・複合同期信号入力端子、２・・・・・・
積分回路、３・・・・・・ラッチ回路、４・・・・・・
第１カウンタ、５・・・・・・パルス発振器、６・・・
・・・第２カウンタ。
Claims (1)
- １ テレビジョンのＶＩＲ信号として含まれる色基準信
号を抜取るためのパルスを発生する回路において、ＶＩ
Ｒ信号を含む複合同期信号が入力される入力端子と、積
分回路と、ラッチ回路と、第１カウンタと、水平周波数
の５倍の周波数でパルス発振する発振器と、第２カウン
タとを具備し、前記入力端子に垂直同期信号が入力され
ることによって前記積分回路が該垂直同期信号を積分し
、前記垂直同期信号の期間に含まれる第２番目の垂直同
期パルス期間に前記ラッチ回路がセットされるように前
記積分回路の出力を前記ラッチ回路に供給し、このラッ
チ回路がセットされた時点から前記第１カウンタが前記
入力端子に与えられた複合同期信号のうちの垂直および
水平同期パルスの数を計数し始めるように前記ラッチ回
路の出力及び前記入力端子に与えられた複合同期信号を
前記第１カウンタに供給し、前記第１カウンタはカウン
ト数がＶＩＲ信号の挿入された所定の水平周期の開始時
点に相当する数に達したとき水平同期パルスの前縁で立
上がるパルスを発生し、このパルスにより前記発振器は
発振し始めるように前記第１カウンタの出力を前記発振
器に供給し前記第２カウンタは前記発振器からのパルス
を計数することによってこのパルスの第２番目と第３番
目のパルス周期に相当するパルスを色基準信号抜取りパ
ルスとして発生し、かつ第６番目のパルスの計数時に前
記第１および第２カウンタをクリアするとともに前記ラ
ッチ回路をリセットするためのパルスを発生することを
特徴とする垂直周期信号抜取りパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15961377A JPS5826235B2 (ja) | 1977-12-28 | 1977-12-28 | 垂直周期信号抜取パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15961377A JPS5826235B2 (ja) | 1977-12-28 | 1977-12-28 | 垂直周期信号抜取パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5491134A JPS5491134A (en) | 1979-07-19 |
| JPS5826235B2 true JPS5826235B2 (ja) | 1983-06-01 |
Family
ID=15697529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15961377A Expired JPS5826235B2 (ja) | 1977-12-28 | 1977-12-28 | 垂直周期信号抜取パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826235B2 (ja) |
-
1977
- 1977-12-28 JP JP15961377A patent/JPS5826235B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5491134A (en) | 1979-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328117B2 (ja) | ||
| US4202012A (en) | Sampling clock reproducing device | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
| US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
| JP2901880B2 (ja) | 垂直同期信号分離回路 | |
| US4535353A (en) | Vertical reference signal identification system | |
| US5140420A (en) | Information in vertical blanking interval of video sync signal | |
| JPS5826235B2 (ja) | 垂直周期信号抜取パルス発生回路 | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| GB2056823A (en) | Line scan circuit for crt display | |
| JPS5826236B2 (ja) | 垂直周期信号抜取パルス発生回路 | |
| JPH0136306B2 (ja) | ||
| JP3480573B2 (ja) | ビデオ信号処理装置 | |
| JPS597819Y2 (ja) | バ−スト信号処理回路 | |
| US5835154A (en) | Circuit arrangement for deriving pulses of horizontal and vertical frequency | |
| JP2528200B2 (ja) | ゴ―スト除去装置 | |
| JPH0193266A (ja) | 複合同期信号分離装置 | |
| GB1222022A (en) | Detecting registration errors between television signals | |
| JPH0423870B2 (ja) | ||
| JPS61261973A (ja) | フレーム同期パターン分離回路 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| JP3404893B2 (ja) | サンプリングパルス生成装置 | |
| JPS5832554B2 (ja) | テレビ信号の垂直帰線期間插入信号の抜き取り用ゲ−トパルス形成回路 | |
| JPS5840696Y2 (ja) | 同期信号発生回路 |