JPH0328117B2 - - Google Patents
Info
- Publication number
- JPH0328117B2 JPH0328117B2 JP63310993A JP31099388A JPH0328117B2 JP H0328117 B2 JPH0328117 B2 JP H0328117B2 JP 63310993 A JP63310993 A JP 63310993A JP 31099388 A JP31099388 A JP 31099388A JP H0328117 B2 JPH0328117 B2 JP H0328117B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- signal
- sampling
- pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims 2
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 239000002131 composite material Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
〔発明の関連する技術分野〕
この発明はマイクロプロセツサのタイミングを
ビデオ信号に固定する方法に関し、特にマイクロ
プロセツサのタイミングをビデオ信号の同期パル
スに一致させてビデオフレームに対する基準を設
定する方法に関する。
ビデオ信号に固定する方法に関し、特にマイクロ
プロセツサのタイミングをビデオ信号の同期パル
スに一致させてビデオフレームに対する基準を設
定する方法に関する。
テレビ受像機ではマイクロプロセツサ(または
マイクロコンピユータ)のタイミングをビデオフ
レームのタイミングに合せる必要がしばしばあ
る。このようにタイミングを合すと、そのマイク
ロプロセツサはビデオフレームに対する基準を設
定することができ、さらにビデオ信号中の同期事
象の発生を予知することができる。するとマイク
ロプロセツサは指定された信号処理機能に適当な
回数ビデオ信号をゲーテイングすることができ
る。例えばビデオ信号の基準を知ることにより、
線を計数して例えば線19上のVIR信号や線1
4,15上のテレテキスト情報の出現したときそ
の線をゲーテイングすることができる。ビデオ信
号を正確な既知時点でサンプリングすると、バー
スト信号やゴースト検知用の信号のような同期情
報を抽出することもでき、この抽出した情報をマ
イクロプロセツサその他の信号処理回路で処理す
ることができる。
マイクロコンピユータ)のタイミングをビデオフ
レームのタイミングに合せる必要がしばしばあ
る。このようにタイミングを合すと、そのマイク
ロプロセツサはビデオフレームに対する基準を設
定することができ、さらにビデオ信号中の同期事
象の発生を予知することができる。するとマイク
ロプロセツサは指定された信号処理機能に適当な
回数ビデオ信号をゲーテイングすることができ
る。例えばビデオ信号の基準を知ることにより、
線を計数して例えば線19上のVIR信号や線1
4,15上のテレテキスト情報の出現したときそ
の線をゲーテイングすることができる。ビデオ信
号を正確な既知時点でサンプリングすると、バー
スト信号やゴースト検知用の信号のような同期情
報を抽出することもでき、この抽出した情報をマ
イクロプロセツサその他の信号処理回路で処理す
ることができる。
この発明の原理によれば、合成ビデオ信号の同
期信号成分に位相固定されたクロツク信号に応動
するマイクロプロセツサを設ける。そのクロツク
信号は位相固定ループで発生され、水平線周波数
の信号と位相同期している。このクロツク信号の
周波数は水平線周波数の整数倍に選ばれ、マイク
ロプロセツサを付勢して1水平線期間中に整数個
の命令を実行させることが望ましい。命令を計数
することによつてマイクロプロセツサは線周期の
全部または一部を計数してあるビデオ線周期中に
同期して起るあらゆる事象の発生を予測すること
ができる。
期信号成分に位相固定されたクロツク信号に応動
するマイクロプロセツサを設ける。そのクロツク
信号は位相固定ループで発生され、水平線周波数
の信号と位相同期している。このクロツク信号の
周波数は水平線周波数の整数倍に選ばれ、マイク
ロプロセツサを付勢して1水平線期間中に整数個
の命令を実行させることが望ましい。命令を計数
することによつてマイクロプロセツサは線周期の
全部または一部を計数してあるビデオ線周期中に
同期して起るあらゆる事象の発生を予測すること
ができる。
マイクロプロセツサを水平線周波数の信号に同
期して命令を実行するように一度調時すると、そ
の命令がビデオ信号の各水平線の始端と位相を合
せて実行されるようにすることが望ましい。この
発明の他の特徴として、この命令の実行を水平周
波数信号に合せることがサンプリング命令の実行
によつて行われる。この命令は合成同期信号をサ
ンプリングして同期パルスの存在を検知し、検知
されない場合は1ビデオフイールド中マイクロプ
ロセツサのクロツク入力からクロツクパルスをな
くする。このようにするとサンプリング命令の位
相が各フイールドごとに同期信号に対して1クロ
ツクサイクルずつ移動し、遂にサンプリングされ
た同期信号と既知の位相関係になる。
期して命令を実行するように一度調時すると、そ
の命令がビデオ信号の各水平線の始端と位相を合
せて実行されるようにすることが望ましい。この
発明の他の特徴として、この命令の実行を水平周
波数信号に合せることがサンプリング命令の実行
によつて行われる。この命令は合成同期信号をサ
ンプリングして同期パルスの存在を検知し、検知
されない場合は1ビデオフイールド中マイクロプ
ロセツサのクロツク入力からクロツクパルスをな
くする。このようにするとサンプリング命令の位
相が各フイールドごとに同期信号に対して1クロ
ツクサイクルずつ移動し、遂にサンプリングされ
た同期信号と既知の位相関係になる。
一度マイクロプロセツサが各水平線周期中既知
の位置と位相および周波数同期して命令を実行す
るようになると、特定の線を1本以上識別して各
テレビジヨン信号フレームにおける基準とするこ
とが望ましいが、これはこの発明の原理により半
線周波数の(等化)パルスが検知されるまで半線
周期ごとに合成同期信号の各線をサンプリングす
ることにより行われる。すなわち半線周波数のパ
ルス列を計数して第2(偶数)フイールドの最後
の広い垂直同期パルスを識別し、これによつてビ
デオ信号の異なるフレームやフイールドを識別す
る基準を設定する。マイクロプロセツサはこの基
準から水平周波数のパルスを計数してビデオ信号
の任意の特定線または線の部分を識別することが
できる。
の位置と位相および周波数同期して命令を実行す
るようになると、特定の線を1本以上識別して各
テレビジヨン信号フレームにおける基準とするこ
とが望ましいが、これはこの発明の原理により半
線周波数の(等化)パルスが検知されるまで半線
周期ごとに合成同期信号の各線をサンプリングす
ることにより行われる。すなわち半線周波数のパ
ルス列を計数して第2(偶数)フイールドの最後
の広い垂直同期パルスを識別し、これによつてビ
デオ信号の異なるフレームやフイールドを識別す
る基準を設定する。マイクロプロセツサはこの基
準から水平周波数のパルスを計数してビデオ信号
の任意の特定線または線の部分を識別することが
できる。
第1図はこの発明によりマイクロプロセツサ3
0の動作をビデオ信号に同期させる装置を示す。
ビデオ信号源10は例えばテレビジヨン映像検波
器で、ビデオ信号を生成してこれをゲート16の
入力および通常の同期信号分離器12に印加す
る。同期分離器12は各出力に垂直(V)、水平
(H)および(水平、垂直および等化の各成分を
含む)合成(C)の各同期信号を生じる。その垂
直および水平の同期信号は通常のテレビジヨン偏
向系14に印加され、その偏向系はその出力に例
えば映像管のヨークから通常の方法で引出される
こともある水平ブランキング信号を発生する。こ
の水平ブランキング信号と合成同期信号はマイク
ロプロセツサ30のデータ入力IN1,IN2にそれ
ぞれ印加される。マイクロプロセツサ30はプロ
グラムメモリに記憶された命令に従つて後述のよ
うに動作する。水平ブランキング信号はまた出力
がフイルタ24を介して電圧制御発振器(VCO)
26の制御入力に結合された位相検波器22の入
力にも印加される。発振器26の出力は分周器2
8に供給されると共に、スイツチ32を介してマ
イクロプロセツサ30のクロツク入力CLOCKに
印加される。分周器28の出力は位相検波器22
の第2の入力に印加される。位相検波器22、フ
イルタ24、発振器26および分周器28は位相
固定ループ回路20を構成し、水平ブランキング
信号と実質的に一定の位相関係にあるマイクロプ
ロセツサ用クロツク信号を生成する。
0の動作をビデオ信号に同期させる装置を示す。
ビデオ信号源10は例えばテレビジヨン映像検波
器で、ビデオ信号を生成してこれをゲート16の
入力および通常の同期信号分離器12に印加す
る。同期分離器12は各出力に垂直(V)、水平
(H)および(水平、垂直および等化の各成分を
含む)合成(C)の各同期信号を生じる。その垂
直および水平の同期信号は通常のテレビジヨン偏
向系14に印加され、その偏向系はその出力に例
えば映像管のヨークから通常の方法で引出される
こともある水平ブランキング信号を発生する。こ
の水平ブランキング信号と合成同期信号はマイク
ロプロセツサ30のデータ入力IN1,IN2にそれ
ぞれ印加される。マイクロプロセツサ30はプロ
グラムメモリに記憶された命令に従つて後述のよ
うに動作する。水平ブランキング信号はまた出力
がフイルタ24を介して電圧制御発振器(VCO)
26の制御入力に結合された位相検波器22の入
力にも印加される。発振器26の出力は分周器2
8に供給されると共に、スイツチ32を介してマ
イクロプロセツサ30のクロツク入力CLOCKに
印加される。分周器28の出力は位相検波器22
の第2の入力に印加される。位相検波器22、フ
イルタ24、発振器26および分周器28は位相
固定ループ回路20を構成し、水平ブランキング
信号と実質的に一定の位相関係にあるマイクロプ
ロセツサ用クロツク信号を生成する。
マイクロプロセツサ30はスイツチ32に結合
されたスキツプ制御出力SKIPを有する。マイク
ロプロセツサ30がこの出力に生成するパルスは
常閉スイツチ32を開らく働らきをする。マイク
ロプロセツサ30はまたゲート16に供給されて
その導電度を制御する出力を有する。ゲート16
の出力は信号利用回路18に結合されている。
されたスキツプ制御出力SKIPを有する。マイク
ロプロセツサ30がこの出力に生成するパルスは
常閉スイツチ32を開らく働らきをする。マイク
ロプロセツサ30はまたゲート16に供給されて
その導電度を制御する出力を有する。ゲート16
の出力は信号利用回路18に結合されている。
第1図の回路の動作を第2図ないし第5図の例
示波形を参照しつつ次の例について説明する。説
明のため、使用するマイクロプロセツサはインテ
ル(Intel)社その他で製造される型式第8748号
と仮定する。また電圧制御発振器26は公称動作
周波数566435MHz、分周器28はこのクロツク周波
数を位相固定ループ20において360で分周す
るとする。型式第8748号のマイクロプロセツサ3
0は第4図bおよびcに示すように15クロツクサ
イクルごとに1つの命令サイクルを実行し、第4
図cに示すように2サイクルサンプリング命令1
10,112を実行することによりそのデータ入
力IN1,IN2の信号をサンプリングすることがで
きる。このサンプリング命令は第4図bのマイク
ロプロセツサのクロツク波形を基準にして第4図
cのサンプリング矢印111で示す時点に選ばれ
た入力の信号レベルをサンプリングする。選ばれ
たクロツク周波数5.66435MHzでは、第8748号マ
イクロプロセツサは1水平線期間中に24個の1サ
イクル命令を実行することになる。
示波形を参照しつつ次の例について説明する。説
明のため、使用するマイクロプロセツサはインテ
ル(Intel)社その他で製造される型式第8748号
と仮定する。また電圧制御発振器26は公称動作
周波数566435MHz、分周器28はこのクロツク周波
数を位相固定ループ20において360で分周す
るとする。型式第8748号のマイクロプロセツサ3
0は第4図bおよびcに示すように15クロツクサ
イクルごとに1つの命令サイクルを実行し、第4
図cに示すように2サイクルサンプリング命令1
10,112を実行することによりそのデータ入
力IN1,IN2の信号をサンプリングすることがで
きる。このサンプリング命令は第4図bのマイク
ロプロセツサのクロツク波形を基準にして第4図
cのサンプリング矢印111で示す時点に選ばれ
た入力の信号レベルをサンプリングする。選ばれ
たクロツク周波数5.66435MHzでは、第8748号マ
イクロプロセツサは1水平線期間中に24個の1サ
イクル命令を実行することになる。
第1図の装置を付勢すると、位相固定ループか
ら引出されたクロツク信号によつてマイクロプロ
セツサ30が付勢され、1テレビジヨン水平線期
間に1サイクル命令を整数個実行する。NTSC方
式のカラー線期間63.555μ秒では、この例の場合
各線期間中に持続時間2.648μ秒の命令が24個実行
されることになる。もし持続時間の異なる白黒ま
たは標準外の信号線期間が入来すると、位相固定
ループ20はクロツク周波数を調節して各線期間
ごとに整数個の命令を実行し続けるようにする
が、この命令は当初ランダムな各線の始点に対す
るある位相関係で実行されることになる。このと
きマイクロプロセツサは合成同期信号をサンプリ
ングしてこの発明のクロツクスキツプ法を実行
し、命令サイクルの位相をビデオ信号に合せるよ
うにするため、各水平線の基準が設定される。
ら引出されたクロツク信号によつてマイクロプロ
セツサ30が付勢され、1テレビジヨン水平線期
間に1サイクル命令を整数個実行する。NTSC方
式のカラー線期間63.555μ秒では、この例の場合
各線期間中に持続時間2.648μ秒の命令が24個実行
されることになる。もし持続時間の異なる白黒ま
たは標準外の信号線期間が入来すると、位相固定
ループ20はクロツク周波数を調節して各線期間
ごとに整数個の命令を実行し続けるようにする
が、この命令は当初ランダムな各線の始点に対す
るある位相関係で実行されることになる。このと
きマイクロプロセツサは合成同期信号をサンプリ
ングしてこの発明のクロツクスキツプ法を実行
し、命令サイクルの位相をビデオ信号に合せるよ
うにするため、各水平線の基準が設定される。
クロツクスキツプ法はサンプリングされている
信号の持続時間に比して時間的に遠く離れたサン
プリング命令時点でしかビデオ信号を正確にサン
プリングすることができないマイクロプロセツサ
の固有の限界を打破するものである。例えば前記
第8748号マイクロプロセツサでは、2.648μ秒の命
令サイクル時間の2倍の5.3μ秒に1回しか入力信
号のサンプリングができない。このサンプリング
時点と合成同期信号との位相関係によつては2つ
のサンプリング時点の間で2.4μ秒の等化パルスを
発生することができる。この発明の方法を用いる
ことによりこの限界は克服することができ、命令
サイクルが合成同期信号と迅速に既知の位相関係
に合される。
信号の持続時間に比して時間的に遠く離れたサン
プリング命令時点でしかビデオ信号を正確にサン
プリングすることができないマイクロプロセツサ
の固有の限界を打破するものである。例えば前記
第8748号マイクロプロセツサでは、2.648μ秒の命
令サイクル時間の2倍の5.3μ秒に1回しか入力信
号のサンプリングができない。このサンプリング
時点と合成同期信号との位相関係によつては2つ
のサンプリング時点の間で2.4μ秒の等化パルスを
発生することができる。この発明の方法を用いる
ことによりこの限界は克服することができ、命令
サイクルが合成同期信号と迅速に既知の位相関係
に合される。
第1図の装置を付勢すると、マイクロプロセツ
サがデータ入力IN2の合成同期信号をサンプリン
グする一連の2サイクルサンプリング命令の実行
を始める。この合成同期信号はNTSC方式の場合
それぞれ約5μ秒、2.4μ秒、27μ秒の持続時間を有
する水平同期、等化、垂直同期の各パルスを含ん
でいる。サンプリング時点が5.3μ秒ごとに起るた
め、垂直同期パルスは連続する2つまたはそれ以
上のサンプリング命令によつてサンプリングされ
るが、水平同期パルスと等化パルスは短かすぎて
連続する2つのサンプリング命令ではサンプリン
グできない。マイクロプロセツサは例えば連続す
る2つのサンプリング命令で「高い」状態を検知
することによりパルスを検知したとき、その2つ
の命令の最初のものから半線周期遅れた時点で次
のサンプリング命令を実行する。連続するサンプ
リング命令が再び実行されて同様に次の垂直同期
パルスを識別する。このサンプリングはマイクロ
プロセツサが垂直帰線期間の垂直同期パルスを連
続6個識別するまで続く。起るべき6個の垂直同
期パルスが識別されなければ、例えばサンプリン
グ順序が第2のすなわち後の垂直同期パルスで始
まると、マイクロプロセツサは次の垂直帰線期間
中にその垂直同期パルス列が生ずるまで5.3μ秒ご
とに合成同期信号のサンプリングを続ける。この
方法で6個の垂直同期パルスの列が一度識別され
ると、最後の垂直同期パルスをサンプリングする
連続2つの命令の最初のものが合成同期信号の半
線期間の始点に近いマイクロプロセツサの時間基
準になる。この時間基準によりマイクロプロセツ
サは半線周期間隔でサンプリングして合成同期信
号の等化パルスの識別を試みることができる。
サがデータ入力IN2の合成同期信号をサンプリン
グする一連の2サイクルサンプリング命令の実行
を始める。この合成同期信号はNTSC方式の場合
それぞれ約5μ秒、2.4μ秒、27μ秒の持続時間を有
する水平同期、等化、垂直同期の各パルスを含ん
でいる。サンプリング時点が5.3μ秒ごとに起るた
め、垂直同期パルスは連続する2つまたはそれ以
上のサンプリング命令によつてサンプリングされ
るが、水平同期パルスと等化パルスは短かすぎて
連続する2つのサンプリング命令ではサンプリン
グできない。マイクロプロセツサは例えば連続す
る2つのサンプリング命令で「高い」状態を検知
することによりパルスを検知したとき、その2つ
の命令の最初のものから半線周期遅れた時点で次
のサンプリング命令を実行する。連続するサンプ
リング命令が再び実行されて同様に次の垂直同期
パルスを識別する。このサンプリングはマイクロ
プロセツサが垂直帰線期間の垂直同期パルスを連
続6個識別するまで続く。起るべき6個の垂直同
期パルスが識別されなければ、例えばサンプリン
グ順序が第2のすなわち後の垂直同期パルスで始
まると、マイクロプロセツサは次の垂直帰線期間
中にその垂直同期パルス列が生ずるまで5.3μ秒ご
とに合成同期信号のサンプリングを続ける。この
方法で6個の垂直同期パルスの列が一度識別され
ると、最後の垂直同期パルスをサンプリングする
連続2つの命令の最初のものが合成同期信号の半
線期間の始点に近いマイクロプロセツサの時間基
準になる。この時間基準によりマイクロプロセツ
サは半線周期間隔でサンプリングして合成同期信
号の等化パルスの識別を試みることができる。
ここでマイクロプロセツサ30は上記のような
基準のサンプリング命令のタイミングで第2b図
および第2c図に示すように半線周期間隔で合成
同期信号のサンプリングを始める。第2b図には
水平同期パルス44と半線周期間隔でこれに続く
等化パルス46,48が示されているが、このよ
うなパタンは偶数フイールドから奇数フイールド
への遷移ごとに起る。第2c図は第2b図の合成
同期信号波形と同一尺度で示したマイクロプロセ
ツサの命令サイクルである。矢印で示されるサン
プリング時点50,52,54はそれぞれ連続す
る水平線の第1、第13および第1の命令サイクル
中に起つている。このようにしてサンプルは半線
周期ごとに抽出される。この例では水平同期パル
ス44がサンプリング時点50で検知されるが、
マイクロプロセツサのサンプリング命令と第2b
図の合成同期信号波形の位相関係のため、マイク
ロプロセツサが等化パルス46,48を検知でき
なくなる。図示の位相関係の場合もサンプリング
命令による後続の等化パルスの見逃しが生ずる。
マイクロプロセツサはこのような未検知パルスに
応じて第3c図に示すように垂直帰線期間にスキ
ツプ制御端子SKIPにクロツクスキツプパルス1
08を生ずる。このクロツクスキツプパルス10
8は第3b図にクロツクサイクル15の後の欠落
クロツクサイクルで示すようにマイクロプロセツ
サのクロツク信号の1サイクル中スイツチ32を
開く。各命令サイクルが15個のクロツクパルスを
必要とするため、この欠落クロツクサイクルは第
3a図の命令サイクル100の時間を1クロツク
周期だけ延長する。図示のように命令サイクル1
00はクロツクパルス16個の間有効に持続し、次
の命令サイクル102は正規の時点104でなく
106から始まる。このようにして命令サイクル
102並びに以後の全命令サイクルが遅延され、
すなわち合成同期信号に対して1クロツクサイク
ルだけ移相される。ここでマイクロプロセツサは
サンプリング命令と合成同期信号の間のこの新し
い位相関係によつてその合成同期信号波形をサン
プリングすることになる。マイクロプロセツサが
再び等化パルスのサンプリングに失敗すると、ク
ロツクサイクルがスキツプしてサンプリング命令
の位相が、第2d図のサンプリング時点60,6
2,64が第2c図の対応サンプリング時点5
0,52,54に対して全部移動しているよう
に、合成同期信号に対して時間的に遅らされる。
基準のサンプリング命令のタイミングで第2b図
および第2c図に示すように半線周期間隔で合成
同期信号のサンプリングを始める。第2b図には
水平同期パルス44と半線周期間隔でこれに続く
等化パルス46,48が示されているが、このよ
うなパタンは偶数フイールドから奇数フイールド
への遷移ごとに起る。第2c図は第2b図の合成
同期信号波形と同一尺度で示したマイクロプロセ
ツサの命令サイクルである。矢印で示されるサン
プリング時点50,52,54はそれぞれ連続す
る水平線の第1、第13および第1の命令サイクル
中に起つている。このようにしてサンプルは半線
周期ごとに抽出される。この例では水平同期パル
ス44がサンプリング時点50で検知されるが、
マイクロプロセツサのサンプリング命令と第2b
図の合成同期信号波形の位相関係のため、マイク
ロプロセツサが等化パルス46,48を検知でき
なくなる。図示の位相関係の場合もサンプリング
命令による後続の等化パルスの見逃しが生ずる。
マイクロプロセツサはこのような未検知パルスに
応じて第3c図に示すように垂直帰線期間にスキ
ツプ制御端子SKIPにクロツクスキツプパルス1
08を生ずる。このクロツクスキツプパルス10
8は第3b図にクロツクサイクル15の後の欠落
クロツクサイクルで示すようにマイクロプロセツ
サのクロツク信号の1サイクル中スイツチ32を
開く。各命令サイクルが15個のクロツクパルスを
必要とするため、この欠落クロツクサイクルは第
3a図の命令サイクル100の時間を1クロツク
周期だけ延長する。図示のように命令サイクル1
00はクロツクパルス16個の間有効に持続し、次
の命令サイクル102は正規の時点104でなく
106から始まる。このようにして命令サイクル
102並びに以後の全命令サイクルが遅延され、
すなわち合成同期信号に対して1クロツクサイク
ルだけ移相される。ここでマイクロプロセツサは
サンプリング命令と合成同期信号の間のこの新し
い位相関係によつてその合成同期信号波形をサン
プリングすることになる。マイクロプロセツサが
再び等化パルスのサンプリングに失敗すると、ク
ロツクサイクルがスキツプしてサンプリング命令
の位相が、第2d図のサンプリング時点60,6
2,64が第2c図の対応サンプリング時点5
0,52,54に対して全部移動しているよう
に、合成同期信号に対して時間的に遅らされる。
マイクロプロセツサは上述のような合成同期信
号のサンプリングとクロツクサイクルのスキツプ
を、第2e図のサンプリング時点70のように水
平同期パルス44と同時のサンプリング時点がそ
のパルスの立下りに近付くまで続ける。後続のク
ロツクサイクルの各スキツプによつて対応するサ
ンプリング命令が水平同期パルス44を見落す
が、この移相によりそれより前のサンプリング命
令がサンプリング時点80のように水平同期パル
ス44をその立上り近傍でサンプリングする。こ
れが行われるとマイクロプロセツサの命令基準が
2だけ上つて、サンプリング時点80を含む命令
サイクルを前の線の23番目のサイクルとせずにそ
の線の最初のサイクルに設定する。このサンプリ
ング時点はクロツクサイクルがさらに2〜3個ス
キツプした後第2f図に示すように合成同期信号
に対して時点90まで移相されている。実際には
等化パルスがその中間点で連続的にサンプリング
されるように位相関係の微調節が行われる。この
クロツクスキツプと移相の技法はサンプリング時
点を合成同期信号に速やかに整合させることが判
つた。任意の初期位相状態から所要の整合に達す
るには30フイールド以下の解析しか要しないこと
が実験的に判つている。
号のサンプリングとクロツクサイクルのスキツプ
を、第2e図のサンプリング時点70のように水
平同期パルス44と同時のサンプリング時点がそ
のパルスの立下りに近付くまで続ける。後続のク
ロツクサイクルの各スキツプによつて対応するサ
ンプリング命令が水平同期パルス44を見落す
が、この移相によりそれより前のサンプリング命
令がサンプリング時点80のように水平同期パル
ス44をその立上り近傍でサンプリングする。こ
れが行われるとマイクロプロセツサの命令基準が
2だけ上つて、サンプリング時点80を含む命令
サイクルを前の線の23番目のサイクルとせずにそ
の線の最初のサイクルに設定する。このサンプリ
ング時点はクロツクサイクルがさらに2〜3個ス
キツプした後第2f図に示すように合成同期信号
に対して時点90まで移相されている。実際には
等化パルスがその中間点で連続的にサンプリング
されるように位相関係の微調節が行われる。この
クロツクスキツプと移相の技法はサンプリング時
点を合成同期信号に速やかに整合させることが判
つた。任意の初期位相状態から所要の整合に達す
るには30フイールド以下の解析しか要しないこと
が実験的に判つている。
このクロツクスキツプ法はこの機能を実行し易
いように設計された上記第8748型のようなマイク
ロプロセツサに用いて有利である。この例におけ
るクロツクスキツプの効果が命令を実行するに要
する時間を2.648μ秒から2.825μ秒に引延ばすこと
であることは第3図から判る。後続の2.648μ秒の
命令の位相関係はこれによつて入来同期信号に対
し移動される。公称2.648μ秒の命令より長い実行
時間を持つ命令を選択的に実行することによつ
て、クロツクスキツプのないソフトウエアで同じ
移相を行うことができる。例えばマイクロプロセ
ツサがクロツクサイクル16,17,18等で他
の形式の命令を実行し得るなら、この命令の1つ
を実行して同期信号に対する2.648μ秒の命令のタ
イミングの移相を行うことができ、これによつて
クロツクスキツプ機能を持たないマイクロプロセ
ツサを用いてこの発明の原理を実施することがで
きる。
いように設計された上記第8748型のようなマイク
ロプロセツサに用いて有利である。この例におけ
るクロツクスキツプの効果が命令を実行するに要
する時間を2.648μ秒から2.825μ秒に引延ばすこと
であることは第3図から判る。後続の2.648μ秒の
命令の位相関係はこれによつて入来同期信号に対
し移動される。公称2.648μ秒の命令より長い実行
時間を持つ命令を選択的に実行することによつ
て、クロツクスキツプのないソフトウエアで同じ
移相を行うことができる。例えばマイクロプロセ
ツサがクロツクサイクル16,17,18等で他
の形式の命令を実行し得るなら、この命令の1つ
を実行して同期信号に対する2.648μ秒の命令のタ
イミングの移相を行うことができ、これによつて
クロツクスキツプ機能を持たないマイクロプロセ
ツサを用いてこの発明の原理を実施することがで
きる。
サンプリング命令が合成同期信号と正しく整相
されると、適当な命令サイクル中にサンプリング
することにより線の任意所要の部分をサンプリン
グすることができる。マイクロプロセツサ30の
データ入力IN1に印加される第2a図の水平ブラ
ンキングパルス40,42を計数することにより
線数を計数することもできるが、各フイールドの
特定番目の線例えば第19番目の線(VIR線)をサ
ンプリングするには、ビデオフイールドに基準を
設ける必要がある。これは第5図の波形で示すよ
うに、半線周期間隔で合成同期信号をサンプリン
グすることにより達せられる。
されると、適当な命令サイクル中にサンプリング
することにより線の任意所要の部分をサンプリン
グすることができる。マイクロプロセツサ30の
データ入力IN1に印加される第2a図の水平ブラ
ンキングパルス40,42を計数することにより
線数を計数することもできるが、各フイールドの
特定番目の線例えば第19番目の線(VIR線)をサ
ンプリングするには、ビデオフイールドに基準を
設ける必要がある。これは第5図の波形で示すよ
うに、半線周期間隔で合成同期信号をサンプリン
グすることにより達せられる。
第5図aは奇数(第1)フイールドの始めの合
成同期信号波形を示す。この波形は第5図bのサ
ンプリング時点にサンプリングされる。水平同期
パルス120はその前の偶数フイールドの最後の
水平同期パルスで、これから1線周期遅れて等化
パルス122が続いている。検知される次のパル
スはパルス122より更に半線周期遅れた等化パ
ルス124である。これら2つの信号間には半線
周期の時間しかないため、パルス124のサンプ
ル時点は「1」と計数される。さらに6線周期後
に計数値「12」に達するまで半線周期間隔のサン
プルが計数され、最後に垂直同期パルス期間が続
く等化パルス126がサンプリングされる。次に
サンプリング時点12′,12″で示すように連続
する多数の命令のために合成同期波形がサンプリ
ングされる。等化パルス126は幅が狭いため第
1のサンプリング時点12だけでサンプリングさ
れ、サンプル12′,12″は合成同期波形が「低
い」状態にあることを発見する。このときマイク
ロプロセツサは奇数ビデオフイールドの線7を識
別したことを知る。
成同期信号波形を示す。この波形は第5図bのサ
ンプリング時点にサンプリングされる。水平同期
パルス120はその前の偶数フイールドの最後の
水平同期パルスで、これから1線周期遅れて等化
パルス122が続いている。検知される次のパル
スはパルス122より更に半線周期遅れた等化パ
ルス124である。これら2つの信号間には半線
周期の時間しかないため、パルス124のサンプ
ル時点は「1」と計数される。さらに6線周期後
に計数値「12」に達するまで半線周期間隔のサン
プルが計数され、最後に垂直同期パルス期間が続
く等化パルス126がサンプリングされる。次に
サンプリング時点12′,12″で示すように連続
する多数の命令のために合成同期波形がサンプリ
ングされる。等化パルス126は幅が狭いため第
1のサンプリング時点12だけでサンプリングさ
れ、サンプル12′,12″は合成同期波形が「低
い」状態にあることを発見する。このときマイク
ロプロセツサは奇数ビデオフイールドの線7を識
別したことを知る。
この結果は第5図cに示すように次の偶数フイ
ールドの始めに検査することができる。奇数(第
1)フイールドは水平同期パルス130,132
と共に終り、同期パルス132から半線周期遅れ
て等化パルス134が続く。前のフイールドの場
合のように半線周期間隔で2つのパルスが生ずる
ことによりマイクロプロセツサのサンプル計数器
が「1」に設定され、さらに計数値が再度「12」
に達するまで半線周期間隔のパルスが計数され
る。計数「12」に達したときマイクロプロセツサ
は偶数フイールドの最後の広い垂直パルスをサン
プリングしている。次に続くサンプル12′,1
2″もまたその広い垂直パルス136を検知して
このパルスが偶数フイールドの線6の一部である
ことを識別する。これによつてマイクロプロセツ
サはビデオ信号中に基準を持ち、入力IN1の水平
ブランキングパルスを計数することにより奇数お
よび偶数フイールド並びに各フイールド内の特定
の線を識別することができる。マイクロプロセツ
サは単に適当数の水平ブランキングパルスを計数
し、適当な計数値でゲート16を開くことによ
り、任意の線を利用回路18に送ることができる
上、クロツク信号のサイクルを1回以上スキツプ
させて特定線の任意時点でサンプリングを行うこ
ともできる。このクロツクスキツプによつてサン
プリング命令の位相が効果的に移動して、サンプ
リングすべき線の時点と整合する。マイクロプロ
セツサはまたこのクロツクスキツプを計数してビ
デオ信号に対するサンプリング時点の基準を維持
し続ける。
ールドの始めに検査することができる。奇数(第
1)フイールドは水平同期パルス130,132
と共に終り、同期パルス132から半線周期遅れ
て等化パルス134が続く。前のフイールドの場
合のように半線周期間隔で2つのパルスが生ずる
ことによりマイクロプロセツサのサンプル計数器
が「1」に設定され、さらに計数値が再度「12」
に達するまで半線周期間隔のパルスが計数され
る。計数「12」に達したときマイクロプロセツサ
は偶数フイールドの最後の広い垂直パルスをサン
プリングしている。次に続くサンプル12′,1
2″もまたその広い垂直パルス136を検知して
このパルスが偶数フイールドの線6の一部である
ことを識別する。これによつてマイクロプロセツ
サはビデオ信号中に基準を持ち、入力IN1の水平
ブランキングパルスを計数することにより奇数お
よび偶数フイールド並びに各フイールド内の特定
の線を識別することができる。マイクロプロセツ
サは単に適当数の水平ブランキングパルスを計数
し、適当な計数値でゲート16を開くことによ
り、任意の線を利用回路18に送ることができる
上、クロツク信号のサイクルを1回以上スキツプ
させて特定線の任意時点でサンプリングを行うこ
ともできる。このクロツクスキツプによつてサン
プリング命令の位相が効果的に移動して、サンプ
リングすべき線の時点と整合する。マイクロプロ
セツサはまたこのクロツクスキツプを計数してビ
デオ信号に対するサンプリング時点の基準を維持
し続ける。
第1図の回路を第6図のように構成してVIR信
号をサンプリングするようにすることもできる。
このVIR信号のサンプルには例えば米国特許第
4366498号明細書記載のようなテレビ受像機のIF
通過帯域の制御に用いることができる。上記米国
特許明細書記載の方式では、VIR信号のクロミナ
ンス基準バーと輝度基準レベルを検知して比較
し、画像または色副搬送波周波数の近傍でIF通
過帯域をピーキングするために用いる制御信号を
発生する。この方式の基本的な要素は第6図に示
すように普通通りに接続された通常のテレビ受像
機のアンテナ152、同調器150、混合器15
4、IF信号処理回路158およびビデオ信号処
理回路160である。混合器154とIF信号処
理回路158の間には上記米国特許明細書記載の
ように構成し得る被同調IFピーキング回路15
6が設けられている。IF信号処理回路158の
出力の検知されたビデオ信号はフイルタ162、
マルチプレクサ166の第1入力および線固定回
路176に印加される。線固定回路176は第1
図の回路の素子12,14,20,32を含み、
図示のようにマイクロプロセツサ30に結合され
ている。マルチプレクサ166はマイクロプロセ
ツサ30から制御線路172,174に印加され
る信号によつて制御される。フイルタ162の出
力は検波器164の入力に結合され、その検波器
の出力はマルチプレクサ166の第2入力に結合
されている。マルチプレクサ166の出力はアナ
ログ・デジタル(AD)変換器168を介してマ
イクロプロセツサ30に結合され、マイクロプロ
セツサの発生するデジタル出力信号はデジタル・
アナログ(DA)変換器170の入力に供給さ
れ、そのDA変換器の出力は被同調IFピーキング
回路156の制御入力に印加される。
号をサンプリングするようにすることもできる。
このVIR信号のサンプルには例えば米国特許第
4366498号明細書記載のようなテレビ受像機のIF
通過帯域の制御に用いることができる。上記米国
特許明細書記載の方式では、VIR信号のクロミナ
ンス基準バーと輝度基準レベルを検知して比較
し、画像または色副搬送波周波数の近傍でIF通
過帯域をピーキングするために用いる制御信号を
発生する。この方式の基本的な要素は第6図に示
すように普通通りに接続された通常のテレビ受像
機のアンテナ152、同調器150、混合器15
4、IF信号処理回路158およびビデオ信号処
理回路160である。混合器154とIF信号処
理回路158の間には上記米国特許明細書記載の
ように構成し得る被同調IFピーキング回路15
6が設けられている。IF信号処理回路158の
出力の検知されたビデオ信号はフイルタ162、
マルチプレクサ166の第1入力および線固定回
路176に印加される。線固定回路176は第1
図の回路の素子12,14,20,32を含み、
図示のようにマイクロプロセツサ30に結合され
ている。マルチプレクサ166はマイクロプロセ
ツサ30から制御線路172,174に印加され
る信号によつて制御される。フイルタ162の出
力は検波器164の入力に結合され、その検波器
の出力はマルチプレクサ166の第2入力に結合
されている。マルチプレクサ166の出力はアナ
ログ・デジタル(AD)変換器168を介してマ
イクロプロセツサ30に結合され、マイクロプロ
セツサの発生するデジタル出力信号はデジタル・
アナログ(DA)変換器170の入力に供給さ
れ、そのDA変換器の出力は被同調IFピーキング
回路156の制御入力に印加される。
動作時にはマイクロプロセツサのタイミングが
第2図ないし第5図に示すようにビデオ信号の合
成同期信号に整合される。マイクロプロセツサ3
0はビデオ信号の線を計数してVIR信号を含むこ
とがある線19を識別する。代表的なVIR信号を
第7図aに示すが、このVIR信号は通常の水平同
期パルスやパースト信号に続いて24μ秒のクロミ
ナンス基準バー180とそれに続く12μ秒の輝度
基準レベル182を含んでいる。線19中にマイ
クロプロセツサの命令は第7図aに示すように
VIR信号に整合される。マイクロプロセツサ30
は第6命令サイクル中に制御線路172に第7図
bにパルス184で示すようなクロミナンスサン
プリング期間パルスの発生を始め、第13命令サイ
クル中にそのパルス184の発生を終る。サンプ
リング期間パルス184の間に検波器164の出
力の検知されたクロミナンス基準バーレベルがマ
ルチプレクサ166の入力からAD変換器168
に導かれ、デジタル信号に変換されてマイクロプ
ロセツサ30に記憶される。
第2図ないし第5図に示すようにビデオ信号の合
成同期信号に整合される。マイクロプロセツサ3
0はビデオ信号の線を計数してVIR信号を含むこ
とがある線19を識別する。代表的なVIR信号を
第7図aに示すが、このVIR信号は通常の水平同
期パルスやパースト信号に続いて24μ秒のクロミ
ナンス基準バー180とそれに続く12μ秒の輝度
基準レベル182を含んでいる。線19中にマイ
クロプロセツサの命令は第7図aに示すように
VIR信号に整合される。マイクロプロセツサ30
は第6命令サイクル中に制御線路172に第7図
bにパルス184で示すようなクロミナンスサン
プリング期間パルスの発生を始め、第13命令サイ
クル中にそのパルス184の発生を終る。サンプ
リング期間パルス184の間に検波器164の出
力の検知されたクロミナンス基準バーレベルがマ
ルチプレクサ166の入力からAD変換器168
に導かれ、デジタル信号に変換されてマイクロプ
ロセツサ30に記憶される。
線19の第15命令サイクル中にマイクロプロセ
ツサ30は制御線路174に輝度サンプリング期
間パルス186の発生を始め、第19命令サイクル
中にこれを終る。このサンプリング期間パルス1
86はマルチプレクサ166を制御して輝度基準
レベルをその第2入力からAD変換器168に導
き、これをデジタル化してマイクロプロセツサ3
0に記憶させる。
ツサ30は制御線路174に輝度サンプリング期
間パルス186の発生を始め、第19命令サイクル
中にこれを終る。このサンプリング期間パルス1
86はマルチプレクサ166を制御して輝度基準
レベルをその第2入力からAD変換器168に導
き、これをデジタル化してマイクロプロセツサ3
0に記憶させる。
これによつてマイクロプロセツサ30は被同調
IFピーキング回路156の制御信号値を計算す
ることができる。記憶された2つの信号を有効性
と雑音汚染度について解析し、この2つの信号の
比に従つて制御信号を計算することもできる。デ
ジタル制御信号値はDA変換器170に印加され
てアナログ信号に変換され、被同調IFピーキン
グ回路156に印加される。これによつてテレビ
受像機のIF通過帯域の制御が上記米国特許第
4366498号明細書記載のように行われる。
IFピーキング回路156の制御信号値を計算す
ることができる。記憶された2つの信号を有効性
と雑音汚染度について解析し、この2つの信号の
比に従つて制御信号を計算することもできる。デ
ジタル制御信号値はDA変換器170に印加され
てアナログ信号に変換され、被同調IFピーキン
グ回路156に印加される。これによつてテレビ
受像機のIF通過帯域の制御が上記米国特許第
4366498号明細書記載のように行われる。
第1図はこの発明の原理によつて構成されたマ
イクロプロセツサのタイミングをビデオ信号に固
定する装置のブロツク図、第2a図乃至2f図、
第3a図乃至3c図および第4図は第1図のマイ
クロプロセツサのタイミングをビデオ信号に合せ
るこの発明の方法を説明するための波形図、第5
図は第1図のマイクロプロセツサにビデオフレー
ム基準を与える方法を示す波形図、第6図はこの
発明の原理により構成され、VIR信号をサンプリ
ングしてテレビ受像機のIF通過帯域応答を制御
する装置を示すブロツク図、第7図は第6図の装
置の動作を表わす波形図である。 10…ビデオ信号源、12…同期信号分離器、
20…クロツク信号生成手段、30…マイクロプ
ロセツサ、32…クロツク信号供給手段。
イクロプロセツサのタイミングをビデオ信号に固
定する装置のブロツク図、第2a図乃至2f図、
第3a図乃至3c図および第4図は第1図のマイ
クロプロセツサのタイミングをビデオ信号に合せ
るこの発明の方法を説明するための波形図、第5
図は第1図のマイクロプロセツサにビデオフレー
ム基準を与える方法を示す波形図、第6図はこの
発明の原理により構成され、VIR信号をサンプリ
ングしてテレビ受像機のIF通過帯域応答を制御
する装置を示すブロツク図、第7図は第6図の装
置の動作を表わす波形図である。 10…ビデオ信号源、12…同期信号分離器、
20…クロツク信号生成手段、30…マイクロプ
ロセツサ、32…クロツク信号供給手段。
Claims (1)
- 【特許請求の範囲】 1 線周波数成分を含む複数の成分を有する同期
信号をビデオ信号から引き出す段階と;上記同期
信号に応答して、上記同期信号の線周波数の倍数
である周波数を呈するクロツク信号を生成する段
階と;上記クロツク信号に応答して上記同期信号
の整数個の周期の期間に整数個の命令サイクルを
実行するためにマイクロプロセツサに上記クロツ
ク信号を供給する段階と;上記同期信号の特定成
分を検出するために上記同期信号をサンプリング
する段階と;を含み、 上記特定成分が検出されない場合は、上記マイ
クロプロセツサに対する上記クロツク信号の1サ
イクルの供給を阻止する段階と;上記特定成分が
検出されるまで上記サンプリングする段階と上記
阻止する段階とを繰返えす段階と;を含むように
された、マイクロプロセツサのタイミングをビデ
オ信号に合せる方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/280,475 US4464679A (en) | 1981-07-06 | 1981-07-06 | Method and apparatus for operating a microprocessor in synchronism with a video signal |
US280475 | 1981-07-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57116097A Division JPS5824284A (ja) | 1981-07-06 | 1982-07-02 | マイクロプロセッサのタイミングをビデオ信号に合せる装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01231492A JPH01231492A (ja) | 1989-09-14 |
JPH0328117B2 true JPH0328117B2 (ja) | 1991-04-18 |
Family
ID=23073250
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57116097A Granted JPS5824284A (ja) | 1981-07-06 | 1982-07-02 | マイクロプロセッサのタイミングをビデオ信号に合せる装置 |
JP63310993A Granted JPH01231492A (ja) | 1981-07-06 | 1988-12-07 | マイクロプロセッサのタイミングをビデオ信号に合せる方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57116097A Granted JPS5824284A (ja) | 1981-07-06 | 1982-07-02 | マイクロプロセッサのタイミングをビデオ信号に合せる装置 |
Country Status (24)
Country | Link |
---|---|
US (1) | US4464679A (ja) |
JP (2) | JPS5824284A (ja) |
KR (1) | KR890000978B1 (ja) |
AT (1) | AT391235B (ja) |
AU (1) | AU557962B2 (ja) |
BE (1) | BE893742A (ja) |
CA (1) | CA1192990A (ja) |
CZ (1) | CZ481782A3 (ja) |
DD (1) | DD202221A5 (ja) |
DE (1) | DE3225042A1 (ja) |
DK (1) | DK154386C (ja) |
ES (1) | ES513440A0 (ja) |
FI (1) | FI74176C (ja) |
FR (1) | FR2509105B1 (ja) |
GB (1) | GB2105139B (ja) |
HK (1) | HK54489A (ja) |
IT (1) | IT1198384B (ja) |
NL (1) | NL8202696A (ja) |
NZ (1) | NZ201168A (ja) |
PL (1) | PL143206B1 (ja) |
PT (1) | PT75122B (ja) |
SE (2) | SE452233B (ja) |
SU (1) | SU1268119A3 (ja) |
ZA (1) | ZA824779B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
US4531154A (en) * | 1982-10-29 | 1985-07-23 | At&T Bell Laboratories | Interface for a video display processor arranged to provide an overlay on a video display |
JPS59212891A (ja) * | 1983-05-18 | 1984-12-01 | パイオニア株式会社 | 同期回路 |
US4654708A (en) * | 1983-06-20 | 1987-03-31 | Racal Data Communications Inc. | Digital video sync detection |
US4554582A (en) * | 1983-08-31 | 1985-11-19 | Rca Corporation | Apparatus for synchronizing a source of computer controlled video to another video source |
US4633421A (en) * | 1983-12-23 | 1986-12-30 | General Signal Corporation | Method for transposing time measurements from one time frame to another |
JPH0644818B2 (ja) * | 1984-04-13 | 1994-06-08 | 日本電信電話株式会社 | 表示装置 |
US4631585A (en) * | 1984-05-07 | 1986-12-23 | Rca Corporation | Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display |
US4623925A (en) * | 1984-10-31 | 1986-11-18 | Rca Corporation | Television receiver having character generator with non-line locked clock oscillator |
US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
DE3582914D1 (de) * | 1984-10-31 | 1991-06-27 | Rca Licensing Corp | Fernsehanzeigeanordnung umfassend einen zeichengenerator mit einem nicht mit der zeilenfrequenz synchronisierten taktgeber. |
JPH06101804B2 (ja) * | 1985-09-25 | 1994-12-12 | ヤマハ株式会社 | 垂直同期タイミング信号発生回路 |
DE3641303A1 (de) * | 1986-12-03 | 1988-06-16 | Thomson Brandt Gmbh | Fernsehempfaenger mit einem mikroprozessorgesteuerten bedienteil und mit einem schaltnetzteil |
US4763193A (en) * | 1987-01-08 | 1988-08-09 | Rca Licensing Corporation | Automatic determination of time base in electronic time-keeping apparatus |
DE3855535T2 (de) * | 1987-11-04 | 1997-01-16 | Igen Inc | Elektrochemilumineszente rhenium-fraktionen und verfahren |
US4830815A (en) * | 1988-04-25 | 1989-05-16 | General Electric Company | Isolation condenser with shutdown cooling system heat exchanger |
US4868686A (en) * | 1989-02-09 | 1989-09-19 | Sony Corporation | Method and system for recording asynchronous biphase encoded data on a video tape recorder and for recovering the encoded recorded data |
US5157492A (en) * | 1990-04-30 | 1992-10-20 | Thomson Consumer Electronics, Inc. | Sync validity detecting utilizing a microcomputer |
JP3264919B2 (ja) * | 1990-07-23 | 2002-03-11 | 松下電器産業株式会社 | テレビジョン受信機 |
US5453795A (en) * | 1991-07-02 | 1995-09-26 | Thomson Consumer Electronics, Inc. | Horizontal line counter insensitive to large phase shifts of video |
GB9114245D0 (en) * | 1991-07-02 | 1991-08-21 | Thomson Consumer Electronics | Horizontal line counter insensitive to large phase shifts of video |
EP0550083B1 (en) * | 1991-12-06 | 1999-03-24 | Glaxo Group Limited | Medicaments for treating inflammatory conditions or for analgesia containing a NSAID and ranitidine bismuth citrate |
US6169581B1 (en) | 1994-04-01 | 2001-01-02 | Honeywell Inc. | Phase-locked sync stripper |
US6037994A (en) * | 1997-05-09 | 2000-03-14 | Lg Electronics, Inc. | Sync signal processing device for combined video appliance |
JP4643152B2 (ja) | 2004-01-30 | 2011-03-02 | 株式会社デンソー | 電子キーシステムの携帯機 |
CN110161916B (zh) * | 2019-05-27 | 2022-05-17 | 西安电子工程研究所 | 一种多板卡采样同步方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3472962A (en) * | 1966-09-27 | 1969-10-14 | Rca Corp | Synchronization system for television signals with auxiliary information transmitted during the vertical blanking interval |
US3666888A (en) * | 1968-06-26 | 1972-05-30 | Communications Satellite Corp | Pcm-tv system using a unique word for horizontal time synchronization |
CA925592A (en) * | 1969-08-07 | 1973-05-01 | F. Sanford Robert | Display system |
JPS5320169B2 (ja) * | 1972-04-24 | 1978-06-24 | ||
GB1479584A (en) * | 1973-07-14 | 1977-07-13 | Solartron Electronic Group | Data terminals and data processing apparatus incorporating such terminals |
GB1467240A (en) * | 1973-09-04 | 1977-03-16 | Gen Electric Co Ltd | Television systems |
US3878335A (en) * | 1973-10-18 | 1975-04-15 | Rca Corp | Digital synchronization system |
US3898377A (en) * | 1973-11-23 | 1975-08-05 | Xerox Corp | Video mixer |
US4092672A (en) * | 1976-11-15 | 1978-05-30 | Rca Corporation | Master oscillator synchronizing system |
GB1604678A (en) * | 1978-05-30 | 1981-12-16 | Indep Broadcasting Authority | Television systems |
US4160993A (en) * | 1977-12-12 | 1979-07-10 | Zenith Radio Corporation | VIR line recognition system |
JPS5826236B2 (ja) * | 1977-12-28 | 1983-06-01 | 日本電気ホームエレクトロニクス株式会社 | 垂直周期信号抜取パルス発生回路 |
IT1159686B (it) * | 1978-05-22 | 1987-03-04 | Indesit | Televisore |
US4216396A (en) * | 1978-08-24 | 1980-08-05 | Rca Corporation | Sample-hold phase detector |
JPS55110479A (en) * | 1979-02-19 | 1980-08-25 | Victor Co Of Japan Ltd | Television signal discrimination system |
SE411007B (sv) * | 1979-03-30 | 1979-11-19 | Globe Computers Ab | Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system |
GB2050730B (en) * | 1979-05-09 | 1983-06-15 | Rca Corp | Television horizontal oscillator synchronizing phase detector |
US4245251A (en) * | 1979-05-09 | 1981-01-13 | Rca Corporation | AFPC Phase detector with no output from alternate sync pulses |
US4251833A (en) * | 1979-05-09 | 1981-02-17 | Rca Corporation | Television horizontal AFPC with phase detector driven at twice the horizontal frequency |
DE2931758A1 (de) * | 1979-08-04 | 1981-02-19 | Philips Patentverwaltung | Schaltungsanordnung zum synchronisieren eines oszillators gegenueber einem fernsehsignal |
US4346407A (en) * | 1980-06-16 | 1982-08-24 | Sanders Associates, Inc. | Apparatus for synchronization of a source of computer controlled video to another video source |
US4366498A (en) * | 1981-04-30 | 1982-12-28 | Rca Corporation | I.F. Response control system for a television receiver |
US4384306A (en) * | 1981-06-22 | 1983-05-17 | Rca Corporation | Variable peaking control circuit |
-
1981
- 1981-07-06 US US06/280,475 patent/US4464679A/en not_active Expired - Lifetime
-
1982
- 1982-06-25 ES ES513440A patent/ES513440A0/es active Granted
- 1982-06-25 PT PT75122A patent/PT75122B/pt not_active IP Right Cessation
- 1982-06-28 CZ CS824817A patent/CZ481782A3/cs unknown
- 1982-06-29 SE SE8204033A patent/SE452233B/sv not_active IP Right Cessation
- 1982-06-29 FI FI822320A patent/FI74176C/fi not_active IP Right Cessation
- 1982-06-30 AU AU85539/82A patent/AU557962B2/en not_active Ceased
- 1982-07-02 GB GB08219148A patent/GB2105139B/en not_active Expired
- 1982-07-02 BE BE0/208520A patent/BE893742A/fr not_active IP Right Cessation
- 1982-07-02 JP JP57116097A patent/JPS5824284A/ja active Granted
- 1982-07-05 DE DE19823225042 patent/DE3225042A1/de active Granted
- 1982-07-05 SU SU823462354A patent/SU1268119A3/ru active
- 1982-07-05 ZA ZA824779A patent/ZA824779B/xx unknown
- 1982-07-05 PL PL1982237288A patent/PL143206B1/pl unknown
- 1982-07-05 IT IT22237/82A patent/IT1198384B/it active
- 1982-07-05 DK DK301682A patent/DK154386C/da active
- 1982-07-05 NL NL8202696A patent/NL8202696A/nl not_active Application Discontinuation
- 1982-07-05 FR FR8211757A patent/FR2509105B1/fr not_active Expired
- 1982-07-05 NZ NZ201168A patent/NZ201168A/en unknown
- 1982-07-05 KR KR8202991A patent/KR890000978B1/ko active
- 1982-07-06 CA CA000406735A patent/CA1192990A/en not_active Expired
- 1982-07-06 AT AT2620/82A patent/AT391235B/de not_active IP Right Cessation
- 1982-07-06 DD DD82241442A patent/DD202221A5/de unknown
-
1984
- 1984-12-10 SE SE8406255A patent/SE454640B/sv not_active IP Right Cessation
-
1988
- 1988-12-07 JP JP63310993A patent/JPH01231492A/ja active Granted
-
1989
- 1989-07-06 HK HK544/89A patent/HK54489A/xx not_active IP Right Cessation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0328117B2 (ja) | ||
US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
US3904823A (en) | Circuit arrangement for generating a control signal for the field output stage in a television receiver | |
US4821112A (en) | Detection circuit for detecting standard television signals and nonstandard television signals | |
CA1040299A (en) | Digital synchronization system | |
GB2143399A (en) | Digital video sync detection | |
US4614973A (en) | Method and apparatus for generating timing pulses | |
US4535353A (en) | Vertical reference signal identification system | |
US5140420A (en) | Information in vertical blanking interval of video sync signal | |
US5784121A (en) | Vertical synchronisation signal detector | |
US4581630A (en) | Constant width burst gate keying pulse generator | |
JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
JP2549002B2 (ja) | 映像信号取り込み回路 | |
JPS5840696Y2 (ja) | 同期信号発生回路 | |
JP3024726B2 (ja) | ハーフキラー回路 | |
JPS5812440A (ja) | アンテナ自動切換装置 | |
JP2997013B2 (ja) | 垂直同期再生回路 | |
JPH0528849Y2 (ja) | ||
JPH0435272A (ja) | テレビカメラの同期回路 | |
JPH0417516B2 (ja) | ||
GB1576623A (en) | Television synchronizing apparatus | |
JPH02105680A (ja) | テレビジョン受像機用フィールド同期装置 | |
JPS6051300B2 (ja) | 垂直偏向装置 | |
JPH0514831A (ja) | フイールド周波数判別回路 | |
JPH0738859A (ja) | テレテキストデータ復調装置のサンプリングクロック発生回路 |