JPS5826236B2 - 垂直周期信号抜取パルス発生回路 - Google Patents
垂直周期信号抜取パルス発生回路Info
- Publication number
- JPS5826236B2 JPS5826236B2 JP15961477A JP15961477A JPS5826236B2 JP S5826236 B2 JPS5826236 B2 JP S5826236B2 JP 15961477 A JP15961477 A JP 15961477A JP 15961477 A JP15961477 A JP 15961477A JP S5826236 B2 JPS5826236 B2 JP S5826236B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillator
- counter
- horizontal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明は垂直周期信号抜取パルス発生回路に関し、特に
テレビジョンのＶＩＲ信号として含まれる色基準信号の
抜取パルス発生回路に関する。
テレビジョンのＶＩＲ信号として含まれる色基準信号の
抜取パルス発生回路に関する。
従来テレビジョン放送局から送られてきたカラーテレビ
信号を受像機にて受信してカラー画像を再生した場合、
伝送系中のひずみによりカラー画像の色相、濃度等が正
規の場合よりずれて正しい色相、濃度等を再生すること
ができないという問題があり、これを解決する方法とし
て、送信電波の垂直帰線期間中の特定の水平周期期間内
にＶＩＲ（Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ Ｒ
ｅｆｅｒｅｎｃｅ）信号を挿入し、受像機側にてこの信
号を基準として色補正を行なう方法が採用されてきてい
る。
信号を受像機にて受信してカラー画像を再生した場合、
伝送系中のひずみによりカラー画像の色相、濃度等が正
規の場合よりずれて正しい色相、濃度等を再生すること
ができないという問題があり、これを解決する方法とし
て、送信電波の垂直帰線期間中の特定の水平周期期間内
にＶＩＲ（Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ Ｒ
ｅｆｅｒｅｎｃｅ）信号を挿入し、受像機側にてこの信
号を基準として色補正を行なう方法が採用されてきてい
る。
この方式によるときは、受像機側にて受信した複合映像
信号中から前記のＶＩＲ信号として色基準信号を抜取る
回路が必要になる。
信号中から前記のＶＩＲ信号として色基準信号を抜取る
回路が必要になる。
しかるに従来の色基準信号の抜取回路はワンショット°
マルチバイブレータと計数回路を組合わせて各信号のゲ
ートパルスを作る方式であったため、回路構成が非常に
複雑となる欠点があった。
マルチバイブレータと計数回路を組合わせて各信号のゲ
ートパルスを作る方式であったため、回路構成が非常に
複雑となる欠点があった。
本発明は従来の抜取回路における上記の欠点を排除し、
水平周波数の５倍の周波数で発振するパルス発振器を使
用することにより、回路全体の構成を簡潔にするととも
に、発振器の発振周波数だけの調整により正確な抜取り
ゲートパルスを任意の数だけ容易に取出せることと、水
平同期信号を使って容易にかつ正確に前記発振器の調整
を行ない得る特徴を有している。
水平周波数の５倍の周波数で発振するパルス発振器を使
用することにより、回路全体の構成を簡潔にするととも
に、発振器の発振周波数だけの調整により正確な抜取り
ゲートパルスを任意の数だけ容易に取出せることと、水
平同期信号を使って容易にかつ正確に前記発振器の調整
を行ない得る特徴を有している。
本発明の構成について述べると、本発明は、テレビジョ
ンのＶＩＲ信号として含まれる色基準信号を抜取るため
のパルスを発生する回路において、複合同期信号が入力
される入力端子と、積分回路と、第１および第２のラッ
チ回路と、水平周波数の５倍の周波数でパルス発振する
発振器と、第１および第２のカウンタとを具備し、入力
端子に垂直同期信号が入力した時点より瞬時遅れて積分
回路と第１ラッチ回路を介して発振器が発振開始し、こ
の時点から第１カウンタは発振器から送られてくるパル
スを計数開始しＶＩＲ信号が挿入された水平期間の１つ
前の水平周期内で所定のパルス数をカウントアツプした
とき信号を送出し、このときの第１カウンタからの信号
により第２ラッチ回路を介して発振器は発振停止し、次
いでＶＩＲ信号が挿入された水平期間開始時の水平同期
信号の到来により第２ラッチ回路を介して発振器は発振
開始し、この時点から発振器から送られてくるパルスを
第２カウンタが計数し、第２カウンタにて色基準信号抜
取期間に相当する信号を出力し、かつ第６番目のパルス
計数時にカウントアツプパルスを発生して第１および第
２カウンタをクリアするとともに第１および第２ラッチ
回路を原状に復帰させて発振器を発振停止させることを
特徴とする垂直同期信号抜取パルス発生回路である。
ンのＶＩＲ信号として含まれる色基準信号を抜取るため
のパルスを発生する回路において、複合同期信号が入力
される入力端子と、積分回路と、第１および第２のラッ
チ回路と、水平周波数の５倍の周波数でパルス発振する
発振器と、第１および第２のカウンタとを具備し、入力
端子に垂直同期信号が入力した時点より瞬時遅れて積分
回路と第１ラッチ回路を介して発振器が発振開始し、こ
の時点から第１カウンタは発振器から送られてくるパル
スを計数開始しＶＩＲ信号が挿入された水平期間の１つ
前の水平周期内で所定のパルス数をカウントアツプした
とき信号を送出し、このときの第１カウンタからの信号
により第２ラッチ回路を介して発振器は発振停止し、次
いでＶＩＲ信号が挿入された水平期間開始時の水平同期
信号の到来により第２ラッチ回路を介して発振器は発振
開始し、この時点から発振器から送られてくるパルスを
第２カウンタが計数し、第２カウンタにて色基準信号抜
取期間に相当する信号を出力し、かつ第６番目のパルス
計数時にカウントアツプパルスを発生して第１および第
２カウンタをクリアするとともに第１および第２ラッチ
回路を原状に復帰させて発振器を発振停止させることを
特徴とする垂直同期信号抜取パルス発生回路である。
以下本発明を実施例により図面を参照して説明する。
まず第１図に一般のＶＩＲ信号の波形図を示す。
この信号は前述のように放送局から送られるテレビ信号
の垂直帰線期間中の一水平周期内に挿入される信号で、
第１図において１０１は水平同期信号、１０２はカラー
バーストで、１０３は振幅と位相がカラーバーストに等
しく高い輝度レベルのところに挿入された色基準信号で
ある。
の垂直帰線期間中の一水平周期内に挿入される信号で、
第１図において１０１は水平同期信号、１０２はカラー
バーストで、１０３は振幅と位相がカラーバーストに等
しく高い輝度レベルのところに挿入された色基準信号で
ある。
第２図は本発明における複合映像信号の中から前記のＶ
ＩＲ信号中の色基準信号１０３を抜取る原理を説明する
図で、複合映像信号１０９は色信号処理回路１０６に入
力し、色信号処理回路１０６から色差信号１１０が取り
出されてＶＩＲクロマ処理回路１０７に入力する。
ＩＲ信号中の色基準信号１０３を抜取る原理を説明する
図で、複合映像信号１０９は色信号処理回路１０６に入
力し、色信号処理回路１０６から色差信号１１０が取り
出されてＶＩＲクロマ処理回路１０７に入力する。
一方複合映像信号１０９はまたゲートパルス発生回路１
０８に入力し、ここで複合同期信号が取り出された後本
発明の対象とする前記色基準信号１０３を抜取るための
回路によりゲートパルス１１１が作り出されて、コノケ
ートパルス１１１が前記のＶＩＲクロマ処理回路１０７
に入力して、色基準信号１０３が抜取られ、これが補正
信号１１２として前記の色信号処理回路１０６に入力し
、色信号処理回路１０６は補正された正しい色差信号１
１３を出力する。
０８に入力し、ここで複合同期信号が取り出された後本
発明の対象とする前記色基準信号１０３を抜取るための
回路によりゲートパルス１１１が作り出されて、コノケ
ートパルス１１１が前記のＶＩＲクロマ処理回路１０７
に入力して、色基準信号１０３が抜取られ、これが補正
信号１１２として前記の色信号処理回路１０６に入力し
、色信号処理回路１０６は補正された正しい色差信号１
１３を出力する。
次に本発明実施例回路の回路構成を第３図に示し、その
各部の電圧波形を第４図に示す。
各部の電圧波形を第４図に示す。
以下第３図と第４図を使用して本発明回路の構成と動作
について説明する。
について説明する。
第３図において、１は複合同期信号が入力する端子、２
は垂直同期信号の積分回路、３は第１ラッチ回路、４は
第２ラッチ回路、５は水平周波数の５倍の周波数で発振
するパルス発振器、６は第１カウンタ、７は第２カウン
タである。
は垂直同期信号の積分回路、３は第１ラッチ回路、４は
第２ラッチ回路、５は水平周波数の５倍の周波数で発振
するパルス発振器、６は第１カウンタ、７は第２カウン
タである。
まず入力端子１からは第４図ａにて示す複合同期信号が
入力され、積分回路２にて垂直同期信号が積分されて第
３図のｂの位置に第４図のｂにて示す電圧レベル変化が
発生する。
入力され、積分回路２にて垂直同期信号が積分されて第
３図のｂの位置に第４図のｂにて示す電圧レベル変化が
発生する。
この電圧すが第１ラッチ回路３に入力し、その出力端か
ら第４図のＣにて示す電圧レベル変化が発生し、この電
圧Ｃが発振器５に入力される。
ら第４図のＣにて示す電圧レベル変化が発生し、この電
圧Ｃが発振器５に入力される。
この発振器５は６３．５１５μＳで発振する。
ＶＩＲ信号は第１図に示すように、１２μＳを１倍号区
間としているから、６３．５１５二１２．７μｓで各信
号を順次ゲートすると、５番目のパルスの抜取区間は （１２Ｘ５）−（１２，７Ｘ４）＝９．２μＳになり、
正規の信号区間より２．８μＳ（ξ２３％）短くなるが
、実用上問題ないと考えられる。
間としているから、６３．５１５二１２．７μｓで各信
号を順次ゲートすると、５番目のパルスの抜取区間は （１２Ｘ５）−（１２，７Ｘ４）＝９．２μＳになり、
正規の信号区間より２．８μＳ（ξ２３％）短くなるが
、実用上問題ないと考えられる。
特に色信号だけを利用する場合には、０．７μＳ（＃２
．９％）の誤差は全く問題ないと思われる。
．９％）の誤差は全く問題ないと思われる。
発振器５からは第４図のｄにて示すパルスが発生する。
このパルスｄはダイオードを介してパルスｈとして第１
カウンタ６に入力する。
カウンタ６に入力する。
第１カウンタ６は例えば１２ステージ・バイナリ・カウ
ンタのようなカウンタで、前記のパルスｈのパルス数を
計数し、パルス数が５×１４＝６０個に達するとカウン
トアツプし、第３図のｅ点はバイレベルになって第４図
のｅにて示すパルスを発生する。
ンタのようなカウンタで、前記のパルスｈのパルス数を
計数し、パルス数が５×１４＝６０個に達するとカウン
トアツプし、第３図のｅ点はバイレベルになって第４図
のｅにて示すパルスを発生する。
従ってこの時点において、第３図のｅ点はバイレベル、
ｆ点はローレベルとなり、これが第１ラッチ回路３を通
じて発振器５の発振を停止させる。
ｆ点はローレベルとなり、これが第１ラッチ回路３を通
じて発振器５の発振を停止させる。
次いで入力端子１から垂直帰線期間の第１６番目の水平
周期開始直前の水平同期信号が到来するので、第４図の
パルスｉ、パルスｊ、パルスｇの変化により、発振器５
は第４図のｄに示すように再び発振を開始する。
周期開始直前の水平同期信号が到来するので、第４図の
パルスｉ、パルスｊ、パルスｇの変化により、発振器５
は第４図のｄに示すように再び発振を開始する。
発振器５が発振を開始しても、今度は第３図のｆ点がロ
ーレベルになっているので、第３図のｈ点には発振器の
発振パルスは入らず第１カウンタ６は計数を開始しない
。
ーレベルになっているので、第３図のｈ点には発振器の
発振パルスは入らず第１カウンタ６は計数を開始しない
。
一方第３図のｅ点はバイレベルにあるから第３図のに点
には発振器５の発振パルスが到来し、これが第２カウン
タ７に入力して第２カウンタ７は計数を開始する。
には発振器５の発振パルスが到来し、これが第２カウン
タ７に入力して第２カウンタ７は計数を開始する。
第２カウンタ７は例えばディケード・カウンタのような
カウンタで、ここで第４図のＶＩＲ信号が挿入されてい
る第１６番目の水平周期内の発振パルスを計数するが、
このとき第１図に示す色基準信号が挿入されている第２
番目と第３番目に相当する期間のパルスを出力する。
カウンタで、ここで第４図のＶＩＲ信号が挿入されてい
る第１６番目の水平周期内の発振パルスを計数するが、
このとき第１図に示す色基準信号が挿入されている第２
番目と第３番目に相当する期間のパルスを出力する。
このパルス出力を第４図の１にて示す。
次いで第２カウンタ７が第６番目のパルス計数時に第４
図のｍにて示すパルスを発生し、このパルスにより、第
３図から明らかなように、第１カウンタ６および第２カ
ウンタ７はカウントをクリアされるとともに、第１およ
び第２ラッチ回路も原状に復帰せしめられ、次のフィー
ルドの待期状態に入る。
図のｍにて示すパルスを発生し、このパルスにより、第
３図から明らかなように、第１カウンタ６および第２カ
ウンタ７はカウントをクリアされるとともに、第１およ
び第２ラッチ回路も原状に復帰せしめられ、次のフィー
ルドの待期状態に入る。
上記の実施例においては、ＶＩＲ信号が挿入された水平
期間の開始時に発振器を再び始動させるのに、水平同期
信号を使用したが、場合によっては水平フライバックパ
ルスを使用してもよい。
期間の開始時に発振器を再び始動させるのに、水平同期
信号を使用したが、場合によっては水平フライバックパ
ルスを使用してもよい。
以上述べたように、本発明回路によるときは、水平周波
数の５倍の周波数で発振するパルス発振器を使用するこ
とにより、回路全体の構成を簡潔にするとともに、発振
器の発振周波数だけの調整により正確な抜取りゲートパ
ルスを任意の数だけ容易に取り出したり、水平同期信号
を使って容易にかつ正確に前記発振器の調整を行ない得
る優れた効果が得られる。
数の５倍の周波数で発振するパルス発振器を使用するこ
とにより、回路全体の構成を簡潔にするとともに、発振
器の発振周波数だけの調整により正確な抜取りゲートパ
ルスを任意の数だけ容易に取り出したり、水平同期信号
を使って容易にかつ正確に前記発振器の調整を行ない得
る優れた効果が得られる。
第１図は一般のＶＩＲ信号の波形図、第２図は本発明に
関する複合映像信号中からＶＩＲ信号信号色基準信号を
抜取る原理の説明図、第３図は本発明実施例回路の回路
図、第４図は第３図中の各部の電圧波形図を示す。 なお図面に使用した符号のうちの主なるものはそれぞれ
以下のとおりである。 １・・・・・・複合同期信号入力端子、２・・・・・・
積分回路、３・・・・・・第１ラッチ回路、４・・・・
・・第２ラッチ回路、５・・・・・・パルス発振器、６
・・・・・・第１カウンタ、７・・・・・・第２カウン
タ。
関する複合映像信号中からＶＩＲ信号信号色基準信号を
抜取る原理の説明図、第３図は本発明実施例回路の回路
図、第４図は第３図中の各部の電圧波形図を示す。 なお図面に使用した符号のうちの主なるものはそれぞれ
以下のとおりである。 １・・・・・・複合同期信号入力端子、２・・・・・・
積分回路、３・・・・・・第１ラッチ回路、４・・・・
・・第２ラッチ回路、５・・・・・・パルス発振器、６
・・・・・・第１カウンタ、７・・・・・・第２カウン
タ。
Claims (1)
- １ テレビジョンの垂直帰線期間中の特定水平期間内に
含まれる色基準信号を抜取るためのパルスを発生する回
路において、前記色基準信号を含む複合同期信号が入力
される入力端子と、積分回路と、第１および第２のラッ
チ回路と、水平周波数の５倍の周波数でパルス発振する
発振器と、第１および第２のカウンタとを具備し、前記
積分回路は前記入力端子に垂直同期信号が入力された時
点より瞬時遅れて出力を発生し、この出力に応答して前
記第１ラッチ回路が前記発振器の発振を可能にする信号
を出力しこの時点から前記第１カウンタは前記発振器か
ら送られてくるパルスの計数を開始して前記特定水平期
間の一つ前の水平同期信号の後縁ないし前記特定水平期
間の前縁までの期間に相当するパルス数を計数し、この
計数完了時に前記第１カウンタから出力される信号に応
答して前記第１ラッチ回路が前記発振器の発振を停止さ
せ、かつ前記複合同期信号の前記第２ラッチ回路への供
給を可能にする信号を出力し、次いで前記特定水平期間
開始時の水平同期信号の到来に応答して前記第２ラッチ
回路が前記発振器の発振を可能にする信号を出力し、前
記第２カウンタはこの時点から前記発振器から送られて
来るパルスの計数を開始し、かっ色基準信号の抜取期間
に相当する信号及び所定の計数後に発生する信号を出力
し、該所定の計数後に発生する信号に応答して前記第１
および第２カウンタなりリアし、前記第２ラッチ回路が
前記発振器の発振を停止させる信号を出力させることを
特徴とする垂直周期信号抜取パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15961477A JPS5826236B2 (ja) | 1977-12-28 | 1977-12-28 | 垂直周期信号抜取パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15961477A JPS5826236B2 (ja) | 1977-12-28 | 1977-12-28 | 垂直周期信号抜取パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5491135A JPS5491135A (en) | 1979-07-19 |
| JPS5826236B2 true JPS5826236B2 (ja) | 1983-06-01 |
Family
ID=15697552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15961477A Expired JPS5826236B2 (ja) | 1977-12-28 | 1977-12-28 | 垂直周期信号抜取パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826236B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
-
1977
- 1977-12-28 JP JP15961477A patent/JPS5826236B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5491135A (en) | 1979-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3878336A (en) | Digital synchronizing system | |
| US5043813A (en) | Display locked timing signals for video processing | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
| EP0021132B1 (en) | Sampling clock reproducing apparatus | |
| US5140420A (en) | Information in vertical blanking interval of video sync signal | |
| JPS5826236B2 (ja) | 垂直周期信号抜取パルス発生回路 | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| US3581011A (en) | Television broadcast synchronizing apparatus and method | |
| US4384304A (en) | Apparatus for receiving multiplex information signal | |
| JPS5826235B2 (ja) | 垂直周期信号抜取パルス発生回路 | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| US4238769A (en) | Vertical synchronization circuit for television receivers | |
| US5835154A (en) | Circuit arrangement for deriving pulses of horizontal and vertical frequency | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| JP3404893B2 (ja) | サンプリングパルス生成装置 | |
| JPS5840696Y2 (ja) | 同期信号発生回路 | |
| JPS59112766A (ja) | フイ−ルド偏向駆動信号発生方法及び回路 | |
| JPS597819Y2 (ja) | バ−スト信号処理回路 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| JP2528200B2 (ja) | ゴ―スト除去装置 | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| SU605343A1 (ru) | Устройство формировани сигнала цветной синхронизации в декодере системы секам | |
| JPH0193266A (ja) | 複合同期信号分離装置 |