JPH0435272A - テレビカメラの同期回路 - Google Patents

テレビカメラの同期回路

Info

Publication number
JPH0435272A
JPH0435272A JP2136458A JP13645890A JPH0435272A JP H0435272 A JPH0435272 A JP H0435272A JP 2136458 A JP2136458 A JP 2136458A JP 13645890 A JP13645890 A JP 13645890A JP H0435272 A JPH0435272 A JP H0435272A
Authority
JP
Japan
Prior art keywords
circuit
signal
vertical
output
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2136458A
Other languages
English (en)
Other versions
JP2517441B2 (ja
Inventor
Yoshihito Higashitsutsumi
良仁 東堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2136458A priority Critical patent/JP2517441B2/ja
Priority to DE69129676T priority patent/DE69129676T2/de
Priority to EP91106819A priority patent/EP0454153B1/en
Priority to KR1019910006775A priority patent/KR0185695B1/ko
Priority to US07/692,664 priority patent/US5144432A/en
Publication of JPH0435272A publication Critical patent/JPH0435272A/ja
Priority to US07/875,397 priority patent/US5226063A/en
Application granted granted Critical
Publication of JP2517441B2 publication Critical patent/JP2517441B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、各種の同期信号を含むコンポジット信号を用
いてテレビカメラの動作をテレビモニタの動作に同期さ
せる同期回路に関する。
(ロ)従来の技術 監視カメラによる監視システムのように複数のテレビカ
メラを用いて撮像システムを構成する場合、複数の映像
を同時に処理できるようにするために各テレビカメラの
動作を夫々同期させることが望まれる0通常、テレビカ
メラの動作は、各々のテレビカメラに内蔵される発振源
からの基準クロックに基づいて各動作タイミングが設定
されており、その動作タイミングを特に一致させない限
りは各テレビカメラは夫々独自のタイミングで動作する
ことになる。そこで、従来は各テレビカメラに共通の同
期信号を与えることで各テレビカメラの動作の同期が図
られる。
第5図は、テレビカメラの動作タイミングを得るコンポ
ジット信号C8Yの波形図であり、NTSC方式の場合
を示している。
コンポジット信号C8Yは、テレビカメラに外部より入
力されるもので、水平同期信号H8Y、垂直同期信号■
SY及び等価パルスEQPを含んでいる。これら水平同
期信号H3Y、垂直同期信号■SY及び等価パルスEQ
Pは、所定の順序で時系列的に配列されており、微分回
路や積分回路により水平同期信号H3Y及び垂直同期信
号■sYが分離される。即ち、コンポジット信号csY
を微分して立ち下がりを検知することで水平同期信号H
8Yを得ると共に、コンポジット信号C8Yを積分し、
その積分値の変化から垂直同期信号■SYを得るように
構成されている。
第6図は、コンポジット信号C8Yから水平同期信号H
3Y及び垂直同期信号■SYを得る同期回路の構成を示
すブロック図である。
外部より入力される混成信号HYBは、同期信号分離回
路(1)に於てビデオ信号VDOとコンポジット信号C
8Yとに分離され、コンポジット信号C8Yは、さらに
垂直・水平分離回路(2)に入力される。垂直・水平分
離回路(2)では、コンポジット信号C8Yを微分して
立ち下がりを検知し、水平同期信号H8Yoを得ると共
に、コンポジット信号C8Yを積分して積分値の変化か
ら垂直同期信号VSYを得ている。
一方、電圧制御型発振機(V CO) (3)は、後述
する位相比較器(4)の出力PDOに従って基準クロツ
クMCKを発生し、カウンタ(5)をカウントする。こ
のカウンタ(5)は、垂直同期信号VSYによりリセッ
トされ、カウンタ出力をデコーダ(6)に供給する。デ
コーダ(6)は、カウンタ(5)のカウンタ出力から水
平同期信号HS Y rを作成し、垂直水平分離回路(
2)からの水平同期信号H8Y。
と共に位相比較器(4)に入力される6位相比較器(4
)は、水平同期信号HS Y o及び水平同期信号H8
Ylの位相を比較するもので、その比較出力PDoをV
C○(1)に供給し、P L L (Phase Lo
ckdLoop)を構成する。従って、水平同期信号H
S Y lはコンポジット信号C8Yから分離された水
平同期信号HS Y oに同期することになる。
(ハ)発明が解決しようとする課題 しかしながら、上述の同期回路によると、コンポジット
信号C8Yから分離して水平同期信号H8Yと垂直同期
信号■sYとを得る際に微分回路や積分回路といったア
ナログ回路が主に用いられるため、これらのアナログ回
路の遅延を十分に考慮することが必要である。このよう
なアナログ回路に於る遅延量は、温度依存性があり、遅
延量を十分に考慮してアナログ回路の各パラメータヲ決
定することは、極めて困難である。
また、水平同期信号H3Yを得る際には、水平同期信号
H8Yの半分の周期を有する等価パルスEQPを区別す
るために、コンポジット信号C8Yの立ち下がりに従っ
て水平走査周期で動作するカウンタをもちいてストロー
ブを立て、等価パルスEQPを除去しているが、水平走
査期間中に動作するカウンタは、ビート雑音の発生原因
となるため、映像信号に周期性の雑音が重畳して再生画
面上に縦縞を発生させる問題を有している。
そこで本発明は、アナログ回路を使用することなく、安
定して水平同期信号H3Y及び垂直同期信号■SYの分
離を行うと共に、映像信号への雑音の重畳を防止し、テ
レビカメラの動作を容易に同期させることを目的とする
(ニ)課題を解決するための手段 本発明は、上述の課題を解決するために成されたもので
、その特徴は、水平及び垂直方向に走査される撮像素子
が搭載されるテレビカメラに、垂直同期及び水平同期成
分を含むコンボジント信号を与え、テレビカメラの動作
を所定のタイミングに同期させるテレビカメラの同期回
路に於て、上記コンポジット信号の立ち下がり或いは立
ち上がりを検知する検知回路、この検知回路の出力から
上記撮像素子の水平走査周期より短い周期の出力を除去
し、残余の出力より水平走査タイミングを得る第1の分
離回路、上記コンポジット信号の立ち下がり或いは立ち
上がりの前後の変化を検知して上記撮像素子の垂直走査
タイミングを得る第2の分離回路、垂直走査タイミング
でリセットされ水平走査タイミングでカウント動作する
計数回路を備え、上記計数回路の出力に従って垂直走査
の有効映像期間に上記第1の分離回路の動作を停止する
ことにある。
(ホ)作用 本発明によれば、コンポシフト信号の立ち下がり或いは
立ち上がりをを検知し、この検知出力に対して垂直走査
の帰線期間内でハーフキラー回路を働かせることで、テ
レビカメラに与えられるコンポジット信号から水平同期
信号と垂直同期信号とが、温度特性が小さく動作の安定
したデジタル回路を用いて映像出力の有効期間内に計数
回路を動作させることなく分離される。
(へ)実施例 本発明の一実施例を図面に従って説明する。
第1図は本発明の同期回路の構成を示すブロック図、第
2図はその動作を示すタイミング図であり、NTSC方
式の場合を示す。
水平同期信号H9Y、垂直同期信号VSY及び等価パル
スEQPを含むコンポジット信号C3Yは、映像信号と
の分離が成されたのちに立ち下がり検知回路(lO)に
人力され、その出力csy’がハーフキラー回路(l 
1)に与えられる。このハーフキラー回路(11)は、
基準クロックMCKに従い水平走査周期でカウンタ動作
するもので、水平走査周期の1/2周期の信号、即ち等
価パルスEQPを除去して水平同期信号H8Yを出力す
る。
また、垂直同期信号分離回路(12)では、立ち下がり
検知回路(lO)の出力C8Y″から垂直同期成分が分
離され、その立ち下がりのタイミングが垂直同期信号V
SYを得るカウンタ(13)のリセット信号RESに用
いられる。この垂直同期信号分離回路(12)は、コン
ポシフト信号C8Yの立ち下がりに対して一定の期間遅
れたストローブ信号に従いコンポシフト信号C8Yをサ
ンプリングするように構成されている。即ち、コンポジ
ット信号C3Yは、第5図に示すように垂直同期信号V
sYのブランキング期間で立ち上がりのタイミングがず
れるため、コンポシフト信号csYの立ち下がりに対し
て一定の期間(水平走査のブランキング期間を含む期間
)遅れたタイミングでコンポジット信号C8Yをサンプ
リングするとコンポシフト信号C8Yから垂直同期信号
VsYを得ることができる。
カウンタ(13)は、リセット信号RESでリセットさ
れて水平同期信号H3Yをカウントし、カウント8力C
NTをデコーダ(14)に与える。ここでは、リセット
信号RESのタイミングでカウンタ(13)に「3」が
セントされ、カウンタ出力CNTがr262Jになった
ときにカウンタ(13)をリセットするように設定され
る。
そして、デコーダ(14)は、リセット信号RESのタ
イミングで立ち下がり、所定の期間の後に立ち上がる垂
直同期信号VSYを発生すると共に、垂直走査のブラン
キング期間に限ってハーフキラー回路(+1)の動作を
許可するイネール信号ENBを発生する。垂直同期信号
分離回路(I2)はイネーブル信号ENBに従って動作
する用に構成されており、等価パルスEQPが存在する
垂直走査のブランキング期間内に動作する。NTSC方
式の場合には等価パルスEQPのある9H期間に亘って
ハーフキラー回路(11)が動作するようにイネーブル
信号ENBが設定される。
従って、ハーフキラー回路CI+)のカウンタ動作が垂
直走査のブランキング期間に限定され、カウンタ動作に
よる電源ノイズが映像出力の有効期間に発生することが
なくなる。
第3図は、ハーフキラー回路(11)の構成を示すブロ
ック図で、第4図は、その動作タイミング図である。
ハーフキラー回路(11)は、カウンタ(21)、デコ
ーダ(22)及びゲート回路(23)からなり、イネー
ブル信号ENBに従って基準クロックMCKをカウント
するカウンタ(21)の出力をデコーダ(22)に供給
し、デコーダ(22)の出力DECに従ってゲート回路
(23)を開閉するように構成されている。デコーダ(
22)は、水平走査周期で動作するカウンタ(21)の
出力から水平走査期間の1/2期間毎に反転するデコー
ド出力DEC作成し、その出力をゲート回路(23)に
供給する。従って、水平同期信号H8Yの1/2の周期
を有する等価パルスEQPは1周期おきに間引かれて水
平同期信号H3Yに一致することになる。
ところで、NTSC方式の場合、水平同期信号H8Yと
垂直同期信号VSYとが偶数フィールドと奇数フィール
ドとで水平走査期間の1/2期間ずれるため、水平走査
期間の1/2期間毎に反転するデコーダ(22)の出力
DECを垂直同期信号分離回路(12)からのリセット
信号RESのタイミングでラッチすればフィールドを識
別することができる。そこで、デコーダ(22)の出力
DECをD入力に受けるフリップフロップ(24)を接
続し、このフリップフロップ(24)のT入力に垂直同
期信号分離回路(12)からのリセット信号RESを与
えることで、フリップフロップ(24)のQ出力からフ
ィールド識別信号FLDを得ることができる。このよう
に得られるフィールド識別信号FLDは、コンポジット
信号C8Yから直接得られるために、水平同期信号H8
Yと垂直同期信号VSYとの位相比較によりフィールド
を識別する場合より素早くフィールドの識別ができる。
従って、フィールドを認識して動作する各回路が素早く
コンポジット信号C8Yに同期して動作可能な状態とな
るために、装置の立ち上がりが早くなる。
(ト)発明の効果 本発明によれば、再生画面上に表れるようなノイズが映
像信号に重畳することなく、コンポジット信から水平同
期信号と垂直同期信号とをアナログ回路に比して安定し
た動作を得られるデジタル回路を用いて分離することが
できる。
また、フィールドの識別が早(なり、各回路の動作が素
早くコンポジット信号に同期するため、装置の立ち上が
りを早くできる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の動作を示す動作タイミング図、第3図はハーフ
キラー回路の構成を示すブロック図、第4図は第3図の
動作を示す動作タイミング図、第5図はコンポジット信
号の波形図、第6図は従来の同期回路を示すブロック図
である。 (1)・・・・同期信号分離回路、(2)・・・・水平
垂直分離回路、(3)・・・・■C01(4)・・・・
位相比較器、+5)、 (13)、 (2+)・・・・
カウンタ、(6)、 (141,(22)・・・・デコ
ーダ、(10)・・・・立ち下がり検知回路、(11)
・・・・ハーフキラー回路、  (12)・・・・垂直
同期信号分離回路(12)、(23)・・・・ゲート回
路、  +24)・・・・フリップフロップf24)。

Claims (2)

    【特許請求の範囲】
  1. (1)水平及び垂直方向に走査される撮像素子が搭載さ
    れるテレビカメラに、垂直同期及び水平同期成分を含む
    コンポジット信号を与え、 テレビカメラの動作を所定のタイミングに同期させるテ
    レビカメラの同期回路に於て、 上記コンポジット信号の立ち下がり或いは立ち上がりを
    検知する検知回路、 この検知回路の出力から上記撮像素子の水平走査周期よ
    り短い周期の出力を除去し、残余の出力より水平走査タ
    イミングを得る第1の分離回路、上記コンポジット信号
    の立ち下がり或いは立ち上がりの前後の変化を検知して
    上記撮像素子の垂直走査タイミングを得る第2の分離回
    路、 垂直走査タイミングでリセットされ水平走査タイミング
    でカウント動作する計数回路 を備え、 上記計数回路の出力に従って垂直走査の有効映像期間に
    上記第1の分離回路の動作を停止することを特徴とする
    テレビカメラの同期回路。
  2. (2)上記第1の分離回路は、 垂直走査の帰線期間内に水平走査周期で動作するカウン
    タと、 このカウンタの出力に基づき上記検知回路の出力を所定
    の期間停止し、水平走査周期より短い周期の上記検知回
    路の出力を除去するゲートと、を備えたことを特徴とす
    る請求項第1項記載のテレビカメラの同期回路。
JP2136458A 1990-04-27 1990-05-25 テレビカメラの同期回路 Expired - Lifetime JP2517441B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2136458A JP2517441B2 (ja) 1990-05-25 1990-05-25 テレビカメラの同期回路
DE69129676T DE69129676T2 (de) 1990-04-27 1991-04-26 Synchronisierschaltung
EP91106819A EP0454153B1 (en) 1990-04-27 1991-04-26 Synchronizing circuit
KR1019910006775A KR0185695B1 (ko) 1990-04-27 1991-04-26 촬상시스템의 동기회로
US07/692,664 US5144432A (en) 1990-04-27 1991-04-29 Synchronizing circuit for an image pickup system
US07/875,397 US5226063A (en) 1990-04-27 1992-04-29 Counter for an image pickup system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2136458A JP2517441B2 (ja) 1990-05-25 1990-05-25 テレビカメラの同期回路

Publications (2)

Publication Number Publication Date
JPH0435272A true JPH0435272A (ja) 1992-02-06
JP2517441B2 JP2517441B2 (ja) 1996-07-24

Family

ID=15175587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2136458A Expired - Lifetime JP2517441B2 (ja) 1990-04-27 1990-05-25 テレビカメラの同期回路

Country Status (1)

Country Link
JP (1) JP2517441B2 (ja)

Also Published As

Publication number Publication date
JP2517441B2 (ja) 1996-07-24

Similar Documents

Publication Publication Date Title
US4464679A (en) Method and apparatus for operating a microprocessor in synchronism with a video signal
KR100639522B1 (ko) 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템
US6727957B1 (en) External synchronizing system and camera system using thereof
JPH0435272A (ja) テレビカメラの同期回路
EP0966153B1 (en) Video signal synchronizing apparatus
JP2621534B2 (ja) 同期信号発生装置
US7405769B2 (en) Method and system for 3D comb synchronization and alignment of standard and non-standard video signals
JP2517443B2 (ja) テレビカメラの同期回路
JP2861143B2 (ja) 画像処理用固体撮像テレビカメラ
US7298418B2 (en) Method and system for processing in a non-line locked system
JP3106477B2 (ja) ビデオカメラの信号処理回路
JP2730031B2 (ja) 固体撮像素子の駆動回路
JP2638948B2 (ja) 動き検出回路
JP2877376B2 (ja) テレビカメラの同期回路
JP3253451B2 (ja) コンポジット同期信号の遅延回路
JP2535449B2 (ja) 自動合焦信号検出装置
JP2000092373A (ja) カメラシステムおよびその制御方法
JP3475773B2 (ja) 映像信号処理装置及び液晶表示装置
JPS6218871A (ja) 位相同期装置
JPS6143345Y2 (ja)
KR920001109B1 (ko) Vdp정지신호 검출회로
KR950000207Y1 (ko) 텔레비젼 수상기의 인터리이브 검출회로
JPS6187475A (ja) 水平同期回路
JPH0514762A (ja) 画像処理装置
JP2000156793A (ja) 外部同期システムおよびこれを用いたカメラシステム