JP2535449B2 - 自動合焦信号検出装置 - Google Patents
自動合焦信号検出装置Info
- Publication number
- JP2535449B2 JP2535449B2 JP2404601A JP40460190A JP2535449B2 JP 2535449 B2 JP2535449 B2 JP 2535449B2 JP 2404601 A JP2404601 A JP 2404601A JP 40460190 A JP40460190 A JP 40460190A JP 2535449 B2 JP2535449 B2 JP 2535449B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- focusing
- focus
- detection area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テレビカメラその他の
光学装置に用いられる自動合焦信号検出装置に関する。
光学装置に用いられる自動合焦信号検出装置に関する。
【０００２】
【従来の技術】カメラから入力される映像信号よりコン
トラストを検出し、このコントラスト検出信号より合焦
信号を検出して自動合焦を行うようにした自動合焦信号
検出装置が知られている。本出願人の出願にかかる特開
昭６２−６０３６９号公報及び特開昭６３−２５３７７
３号公報記載のものはこの種自動合焦信号検出装置の一
つである。
トラストを検出し、このコントラスト検出信号より合焦
信号を検出して自動合焦を行うようにした自動合焦信号
検出装置が知られている。本出願人の出願にかかる特開
昭６２−６０３６９号公報及び特開昭６３−２５３７７
３号公報記載のものはこの種自動合焦信号検出装置の一
つである。
【０００３】自動合焦信号検出装置では、合焦しようと
する被写体領域を限定するために撮像画面中に合焦検出
領域を設定し、この領域内の映像信号から合焦信号を検
出する必要がある。上記特開昭６３−２５３７７３号公
報記載のものは、映像信号から分離された水平同期信号
間において発振器からの基準パルスを０からカウントす
るカウンタと、マイクロコンピュータからのタイミング
データｔ1，ｔ2をラッチするｔ1ラッチ回路及びｔ2ラッ
チ回路と、ラッチされたタイミングデータｔ1，ｔ2と上
記カウンタのカウント値とを比較してそれぞれタイミン
グｔ1，ｔ2で信号を出力する二つのコンパレータと、こ
の二つのコンパレータの出力をゲート信号として出力
し、ｔ1〜ｔ2を検出領域として設定するゲート信号発生
回路とを有してなる。このｔ1〜ｔ2は水平方向の検出域
を限定するものであり、これと共に走査線をを限定する
ことにより合焦検出領域が設定されるようになってい
る。
する被写体領域を限定するために撮像画面中に合焦検出
領域を設定し、この領域内の映像信号から合焦信号を検
出する必要がある。上記特開昭６３−２５３７７３号公
報記載のものは、映像信号から分離された水平同期信号
間において発振器からの基準パルスを０からカウントす
るカウンタと、マイクロコンピュータからのタイミング
データｔ1，ｔ2をラッチするｔ1ラッチ回路及びｔ2ラッ
チ回路と、ラッチされたタイミングデータｔ1，ｔ2と上
記カウンタのカウント値とを比較してそれぞれタイミン
グｔ1，ｔ2で信号を出力する二つのコンパレータと、こ
の二つのコンパレータの出力をゲート信号として出力
し、ｔ1〜ｔ2を検出領域として設定するゲート信号発生
回路とを有してなる。このｔ1〜ｔ2は水平方向の検出域
を限定するものであり、これと共に走査線をを限定する
ことにより合焦検出領域が設定されるようになってい
る。
【０００４】
【発明が解決しようとする課題】しかし、上記出願にか
かる発明にはまだ改良の余地がある。すなわち、発振器
から出力される基準パルスと水平同期信号との間には何
等の相関関係もなく、走査域が１パルス分ずれる場合が
ある。また、水平同期信号はカメラごとに若干周波数が
異なるので、これによっても走査域がずれる場合があ
る。
かる発明にはまだ改良の余地がある。すなわち、発振器
から出力される基準パルスと水平同期信号との間には何
等の相関関係もなく、走査域が１パルス分ずれる場合が
ある。また、水平同期信号はカメラごとに若干周波数が
異なるので、これによっても走査域がずれる場合があ
る。
【０００５】本発明は、かかる点を改良するためになさ
れたもので、合焦信号検出領域を設定するための基準信
号の位相を水平同期信号の位相と合致させることによ
り、合焦信号を得るための走査域のずれを防止すること
ができる自動合焦信号検出装置を提供することを目的と
する。
れたもので、合焦信号検出領域を設定するための基準信
号の位相を水平同期信号の位相と合致させることによ
り、合焦信号を得るための走査域のずれを防止すること
ができる自動合焦信号検出装置を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明は、合焦検出領域
設定手段が、被写体の撮像画面上の水平位置を設定する
検出域設定部と、被写体の撮像画面上の垂直位置を設定
する走査線設定部と、映像信号より分離した水平同期信
号が入力され、この水平同期信号と同位相の周波数パル
スを出力して上記走査線設定部及び検出域設定部に入力
するＰＬＬ回路とを有していることを特徴とする。
設定手段が、被写体の撮像画面上の水平位置を設定する
検出域設定部と、被写体の撮像画面上の垂直位置を設定
する走査線設定部と、映像信号より分離した水平同期信
号が入力され、この水平同期信号と同位相の周波数パル
スを出力して上記走査線設定部及び検出域設定部に入力
するＰＬＬ回路とを有していることを特徴とする。
【０００７】
【作用】ＰＬＬ回路内の位相比較器に、映像信号から分
離された水平同期信号と電圧制御発振器の発振出力信号
を入力すると、位相比較器は両者の偏差を検出し、ＰＬ
Ｌ回路は両者の偏差がなくなるように動作する。上記電
圧制御発振器の発振出力は、これを基準パルスとして検
出領域を設定するためのカウンタに入力し、これをカウ
ントする。ＰＬＬ回路の介在により、上記基準パルスは
水平同期信号と同期する。
離された水平同期信号と電圧制御発振器の発振出力信号
を入力すると、位相比較器は両者の偏差を検出し、ＰＬ
Ｌ回路は両者の偏差がなくなるように動作する。上記電
圧制御発振器の発振出力は、これを基準パルスとして検
出領域を設定するためのカウンタに入力し、これをカウ
ントする。ＰＬＬ回路の介在により、上記基準パルスは
水平同期信号と同期する。
【０００８】
【実施例】図１において、カメラ１１の位置はＣＰＵ２
２の制御によりモータ３１を介して制御される。カメラ
１１は、撮像レンズを通して被写体を撮像し、映像信号
を出力する。この映像信号は、バッファ１２を介し、撮
像画面上の合焦検出領域を設定する合焦検出領域設定手
段１と、映像信号より合焦信号を発生する合焦信号発生
手段２に入力される。
２の制御によりモータ３１を介して制御される。カメラ
１１は、撮像レンズを通して被写体を撮像し、映像信号
を出力する。この映像信号は、バッファ１２を介し、撮
像画面上の合焦検出領域を設定する合焦検出領域設定手
段１と、映像信号より合焦信号を発生する合焦信号発生
手段２に入力される。
【０００９】合焦検出領域設定手段１は次のような構成
になっている。カメラ１１からの映像信号は上記バッフ
ァ１２を介して同期信号分離回路１３で同期信号成分の
みが取り出され、水平同期分離回路１４、垂直同期分離
回路１５により水平同期信号と垂直同期信号に分離され
る。フィールド検出回路１８は、上記水平同期信号と垂
直同期信号のタイミングから第１フィールドと第２フィ
ールドのどちらかを検出する。カメラ１１からの映像信
号は第１フィールドのものと第２フィールドのものが交
互に繰り返される。上記水平同期信号はＰＬＬ（フェイ
ズ・ロックド・ループ）回路１９を介して検出域設定部
３に含まれるカウンタ３２と、走査線設定部４に含まれ
るカウンタ３３と、制御回路２１に入力される。上記垂
直同期信号とフィールド検出回路１８の出力も制御回路
２１に入力される。制御回路２１は検出域設定部３と走
査線設定部４の両方に属する。
になっている。カメラ１１からの映像信号は上記バッフ
ァ１２を介して同期信号分離回路１３で同期信号成分の
みが取り出され、水平同期分離回路１４、垂直同期分離
回路１５により水平同期信号と垂直同期信号に分離され
る。フィールド検出回路１８は、上記水平同期信号と垂
直同期信号のタイミングから第１フィールドと第２フィ
ールドのどちらかを検出する。カメラ１１からの映像信
号は第１フィールドのものと第２フィールドのものが交
互に繰り返される。上記水平同期信号はＰＬＬ（フェイ
ズ・ロックド・ループ）回路１９を介して検出域設定部
３に含まれるカウンタ３２と、走査線設定部４に含まれ
るカウンタ３３と、制御回路２１に入力される。上記垂
直同期信号とフィールド検出回路１８の出力も制御回路
２１に入力される。制御回路２１は検出域設定部３と走
査線設定部４の両方に属する。
【００１０】上記ＰＬＬ回路１９は、周知のように、ま
た図９に示すように、ループを形成する位相比較器１９
１とローパスフィルタ１９２と電圧制御発振器１９３と
分周器１９４とからなる。電圧制御発振器１９３は水平
同期分離回路１４で分離された水平同期信号のほぼｎ倍
（例えば２５６倍）の周波数の信号を発振する。この信
号がＰＬＬ回路１９の出力信号であり、基準パルスとし
て検出域設定部３及び走査線設定部４に入力される。電
圧制御発振器１９３の出力信号はまた分周器１９４で１
／ｎに、従って水平同期信号とほぼ同じ周波数に分周さ
れ、この分周信号が水平同期信号として出力される。位
相比較器１９１には分周器１９４から出力される水平同
期信号が入力され、この水平同期信号と上記分周器１９
４で分周された信号の位相が位相比較器１９１で比較さ
れ、両者の位相差が検出される。この位相差がなくなる
ように電圧制御発振器１９３の出力周波数が制御され、
その結果、ＰＬＬ回路１９の出力信号である基準パルス
の位相は水平同期信号の位相と同位相になる。
た図９に示すように、ループを形成する位相比較器１９
１とローパスフィルタ１９２と電圧制御発振器１９３と
分周器１９４とからなる。電圧制御発振器１９３は水平
同期分離回路１４で分離された水平同期信号のほぼｎ倍
（例えば２５６倍）の周波数の信号を発振する。この信
号がＰＬＬ回路１９の出力信号であり、基準パルスとし
て検出域設定部３及び走査線設定部４に入力される。電
圧制御発振器１９３の出力信号はまた分周器１９４で１
／ｎに、従って水平同期信号とほぼ同じ周波数に分周さ
れ、この分周信号が水平同期信号として出力される。位
相比較器１９１には分周器１９４から出力される水平同
期信号が入力され、この水平同期信号と上記分周器１９
４で分周された信号の位相が位相比較器１９１で比較さ
れ、両者の位相差が検出される。この位相差がなくなる
ように電圧制御発振器１９３の出力周波数が制御され、
その結果、ＰＬＬ回路１９の出力信号である基準パルス
の位相は水平同期信号の位相と同位相になる。
【００１１】図１において、前記検出域設定部３は、カ
ウンタ３２と、二つのデジタルコンパレータ３４，３５
と、二つのラッチ回路３８，３９とを有してなる。カウ
ンタ３２は、水平同期信号の入力と同時にＰＬＬ回路１
９から入力される水平同期信号のｎ倍の周波数の信号を
カウントし始め、１本の水平方向の走査線に相当する所
定のカウント値に達するとカウントアップし、改めて初
めからカウントする。カウンタ３２によるカウント値
は、デジタルコンパレータ３４において、ＣＰＵ２２に
よって設定されかつラッチ回路３８でラッチされた水平
位置設定信号と比較され、比較が一致したとき水平位置
信号ｈ１が出力される。同様に、デジタルコンパレータ
３５において、カウンタ３２によるカウント値とＣＰＵ
２２によって設定されかつラッチ回路３９でラッチされ
た水平位置設定信号と比較され、比較が一致したとき水
平位置信号ｈ２が出力される。これら水平位置信号ｈ
１，ｈ２は、合焦信号を得ようとする水平方向の領域を
限定するためのもので、それぞれ制御回路２１に入力さ
れる。
ウンタ３２と、二つのデジタルコンパレータ３４，３５
と、二つのラッチ回路３８，３９とを有してなる。カウ
ンタ３２は、水平同期信号の入力と同時にＰＬＬ回路１
９から入力される水平同期信号のｎ倍の周波数の信号を
カウントし始め、１本の水平方向の走査線に相当する所
定のカウント値に達するとカウントアップし、改めて初
めからカウントする。カウンタ３２によるカウント値
は、デジタルコンパレータ３４において、ＣＰＵ２２に
よって設定されかつラッチ回路３８でラッチされた水平
位置設定信号と比較され、比較が一致したとき水平位置
信号ｈ１が出力される。同様に、デジタルコンパレータ
３５において、カウンタ３２によるカウント値とＣＰＵ
２２によって設定されかつラッチ回路３９でラッチされ
た水平位置設定信号と比較され、比較が一致したとき水
平位置信号ｈ２が出力される。これら水平位置信号ｈ
１，ｈ２は、合焦信号を得ようとする水平方向の領域を
限定するためのもので、それぞれ制御回路２１に入力さ
れる。
【００１２】前記走査線設定部４も同様にカウンタ３３
と、二つのデジタルコンパレータ３６，３７と、二つの
ラッチ回路４０，４１とを有してなる。カウンタ３３
は、ＰＬＬ回路１９から入力される水平同期信号をカウ
ントし、１画面分に相当するカウント値に達するとカウ
ントアップし、改めて初めからカウントする。カウンタ
３３によるカウント値は、デジタルコンパレータ３６に
おいて、ＣＰＵ２２によって設定されかつラッチ回路４
０でラッチされた走査線設定信号と比較され、比較が一
致したとき走査線信号ｖ１が出力される。同様に、デジ
タルコンパレータ３７において、カウンタ３３によるカ
ウント値とＣＰＵ２２によって設定されかるラッチ回路
４１でラッチされた走査線設定信号と比較され、比較が
一致したとき走査線信号ｖ２が出力される。これら走査
線信号ｖ１，ｖ２は、合焦信号を得ようとする垂直方向
の領域を限定するためのもので、それぞれ制御回路２１
に入力される。
と、二つのデジタルコンパレータ３６，３７と、二つの
ラッチ回路４０，４１とを有してなる。カウンタ３３
は、ＰＬＬ回路１９から入力される水平同期信号をカウ
ントし、１画面分に相当するカウント値に達するとカウ
ントアップし、改めて初めからカウントする。カウンタ
３３によるカウント値は、デジタルコンパレータ３６に
おいて、ＣＰＵ２２によって設定されかつラッチ回路４
０でラッチされた走査線設定信号と比較され、比較が一
致したとき走査線信号ｖ１が出力される。同様に、デジ
タルコンパレータ３７において、カウンタ３３によるカ
ウント値とＣＰＵ２２によって設定されかるラッチ回路
４１でラッチされた走査線設定信号と比較され、比較が
一致したとき走査線信号ｖ２が出力される。これら走査
線信号ｖ１，ｖ２は、合焦信号を得ようとする垂直方向
の領域を限定するためのもので、それぞれ制御回路２１
に入力される。
【００１３】前記検出域設定部３及び走査線設定部４か
らの水平位置信号ｈ１，ｈ２及び走査線信号ｖ１，ｖ２
によって設定された処理の対象となる走査線部分になる
と、制御回路２１が、前記合焦信号発生手段２に含まれ
るゲート２４を開き、前記映像信号を合焦信号発生手段
２に取り込む。合焦信号発生手段２は、取り込まれた映
像信号から高周波成分を取り出すＨＰＦ３２１と、この
高周波成分のピーク値をホールドするピークホールド回
路２５１と、上記ピーク値を所定のタイミングで取り出
すサンプルホールド回路６１１と、上記高周波成分を積
分する積分回路２６１と、この積分値を所定のタイミン
グで取り出すサンプルホールド回路６２１とよりなる１
組の検出回路を有する。合焦信号発生手段２はまた、Ｈ
ＰＦ２３２と、ピークホールド回路２５２と、サンプル
ホールド回路６１２と、積分回路２６２と、サンプルホ
ールド回路６２１とにより上記検出回路と同様に構成さ
れた他の１組の検出回路を有する。このような検出回路
と同様に構成された検出回路がｎ組ある。図１において
ＨＰＦ２３ｎ、ピークホールド回路２５ｎ、サンプルホ
ールド回路６１ｎ、積分回路２６ｎ、サンプルホールド
回路６２ｎによって上記ｎ組目の検出回路が構成されて
いる。各組のピークホールド回路、サンプルホールド回
路、積分回路の動作タイミングは制御回路２１の通じて
制御される。各検出回路に属するＨＰＦ２３１，２３
２，２３ｎの各低減カットオフ周波数は段階的に異なっ
ていて、上記各ＨＰＦから映像信号のコントラスト値に
対応する合焦検出信号が出力される。
らの水平位置信号ｈ１，ｈ２及び走査線信号ｖ１，ｖ２
によって設定された処理の対象となる走査線部分になる
と、制御回路２１が、前記合焦信号発生手段２に含まれ
るゲート２４を開き、前記映像信号を合焦信号発生手段
２に取り込む。合焦信号発生手段２は、取り込まれた映
像信号から高周波成分を取り出すＨＰＦ３２１と、この
高周波成分のピーク値をホールドするピークホールド回
路２５１と、上記ピーク値を所定のタイミングで取り出
すサンプルホールド回路６１１と、上記高周波成分を積
分する積分回路２６１と、この積分値を所定のタイミン
グで取り出すサンプルホールド回路６２１とよりなる１
組の検出回路を有する。合焦信号発生手段２はまた、Ｈ
ＰＦ２３２と、ピークホールド回路２５２と、サンプル
ホールド回路６１２と、積分回路２６２と、サンプルホ
ールド回路６２１とにより上記検出回路と同様に構成さ
れた他の１組の検出回路を有する。このような検出回路
と同様に構成された検出回路がｎ組ある。図１において
ＨＰＦ２３ｎ、ピークホールド回路２５ｎ、サンプルホ
ールド回路６１ｎ、積分回路２６ｎ、サンプルホールド
回路６２ｎによって上記ｎ組目の検出回路が構成されて
いる。各組のピークホールド回路、サンプルホールド回
路、積分回路の動作タイミングは制御回路２１の通じて
制御される。各検出回路に属するＨＰＦ２３１，２３
２，２３ｎの各低減カットオフ周波数は段階的に異なっ
ていて、上記各ＨＰＦから映像信号のコントラスト値に
対応する合焦検出信号が出力される。
【００１４】上記合焦信号発生手段２はまた、前記ＣＰ
Ｕ２２からの指令によって上記各組の検出回路中のサン
プルホールド回路６１１，６１２，６１ｎの出力の一
つ、又はサンプルホールト回路６２１，６２２，６２ｎ
の出力の一つを選択するマルチプレクサ２９を有し、ま
た、このマルチプレクサ２９の出力をデジタル信号に変
換するアナログ・デジタル変換回路３０を有する。アナ
ログ・デジタル変換回路３０で変換されたデジタル信号
はＣＰＵ２２に入力される。
Ｕ２２からの指令によって上記各組の検出回路中のサン
プルホールド回路６１１，６１２，６１ｎの出力の一
つ、又はサンプルホールト回路６２１，６２２，６２ｎ
の出力の一つを選択するマルチプレクサ２９を有し、ま
た、このマルチプレクサ２９の出力をデジタル信号に変
換するアナログ・デジタル変換回路３０を有する。アナ
ログ・デジタル変換回路３０で変換されたデジタル信号
はＣＰＵ２２に入力される。
【００１５】図２に示すように、ＣＰＵ２２は、アナロ
グ・デジタル変換回路３０でデジタル信号に変換された
合焦検出信号を記憶するメモリ２２１と、このメモリ２
２１に記憶された合焦信号から合焦位置を演出する合焦
位置検出部２２２と、これらメモリ２２１と合焦位置検
出部２２２を制御する制御部２２３とを有してなる。Ｃ
ＰＵ２２は一つあるいは複数の上記サンプルホールド回
路の出力をマルチプレクサ２９によって走査線ごとに選
択し、これをアナログ・デジタル変換回路３０を介して
随時取り込み、メモリ２２１に記憶する。ＣＰＵ２２
は、走査線ごとの合焦検出信号をメモリ２２１内で演算
処理し、１画面単位の合焦信号を得、これに基づいて前
記モータ３１を制御するようになっている。
グ・デジタル変換回路３０でデジタル信号に変換された
合焦検出信号を記憶するメモリ２２１と、このメモリ２
２１に記憶された合焦信号から合焦位置を演出する合焦
位置検出部２２２と、これらメモリ２２１と合焦位置検
出部２２２を制御する制御部２２３とを有してなる。Ｃ
ＰＵ２２は一つあるいは複数の上記サンプルホールド回
路の出力をマルチプレクサ２９によって走査線ごとに選
択し、これをアナログ・デジタル変換回路３０を介して
随時取り込み、メモリ２２１に記憶する。ＣＰＵ２２
は、走査線ごとの合焦検出信号をメモリ２２１内で演算
処理し、１画面単位の合焦信号を得、これに基づいて前
記モータ３１を制御するようになっている。
【００１６】次に、上記実施例の動作について説明す
る。図１に示すバッファ１２を経て入力される映像信号
はゲート２４によって合焦信号を検出しようとする領域
のみが合焦信号発生手段２に取り込まれ、取り込まれた
映像信号から各ＨＰＦ２３１〜２３ｎにより高周波成分
が取り出される。これらの高周波成分は各ピークホール
ド回路２５１〜２５ｎでピーク値が検出され、サンプル
ホールド回路６１１〜６１ｎで所定のタイミングで上記
ピーク値がホールドされる。また、上記各高周波成分は
それぞれ積分回路２６１〜２６ｎで積分され、サンプル
ホールド回路６２１〜６２ｎで所定のタイミングで上記
積分値がホールドされる。
る。図１に示すバッファ１２を経て入力される映像信号
はゲート２４によって合焦信号を検出しようとする領域
のみが合焦信号発生手段２に取り込まれ、取り込まれた
映像信号から各ＨＰＦ２３１〜２３ｎにより高周波成分
が取り出される。これらの高周波成分は各ピークホール
ド回路２５１〜２５ｎでピーク値が検出され、サンプル
ホールド回路６１１〜６１ｎで所定のタイミングで上記
ピーク値がホールドされる。また、上記各高周波成分は
それぞれ積分回路２６１〜２６ｎで積分され、サンプル
ホールド回路６２１〜６２ｎで所定のタイミングで上記
積分値がホールドされる。
【００１７】ＣＰＵ２２の制御によりマルチプレクサ２
９がサンプルホールド回路６１１〜６１ｎのうちの一つ
か複数の出力、又はサンプルホールド回路６２１〜６２
ｎの一つか複数の出力を選択し、ＣＰＵ２２内のメモリ
２２１に記憶する。メモリ２２１に記憶されたデータは
被写体像のコントラストに相当するもので、このデータ
が合焦信号としてＣＰＵ２２内で処理される。図４、図
５はＣＰＵ２２内での処理動作を示す。まず、走査線ご
とに、図４に示すように、サンプルホールド回路６１１
〜６１ｎ、６２１〜６２ｎのうち一つあるいは複数のデ
ータを取り込む。ＨＰＦ２３１〜２３ｎはそれぞれ出力
電圧特性が異なるので、サンプルホールド回路６１１〜
６１ｎ、６２１〜６２ｎのデータを取り込む際に、ＣＰ
Ｕ２２においてサンプルホールト回路ごとに係数を掛け
て加算し、所望の出力電圧特性を得る。係数を掛ける手
段としては、図１０に示すように、各ピークホールド回
路２５１〜２６ｎと各サンプルホールド回路６１１〜６
２ｎの間にそれぞれ可変ゲインアンプ５を介在させるこ
とによって実現できるし、ＣＰＵ２２内に係数をメモリ
しておきこれを掛けることによっても実現できる。加算
したデータはｈデータに加算して走査線ごとの処理を終
わる。次に、図５に示すような画面ごとの処理を行う。
ここでは、ｈデータをｖデータにコピーしたあとｈデー
タをゼロにし、ｖデータ有効フラグを立てて終了する。
図６は、以上のようなＣＰＵ２２内でのデータの流れを
示す。このようにして、ＣＰＵ２２は走査線１ラインご
とのデータを１画面分加算しながら随時メモリ２２１に
ｈデータメモリとして記憶する。また、上記１画面分の
データを随時メモリ２２１にｖデータメモリとして記憶
する。
９がサンプルホールド回路６１１〜６１ｎのうちの一つ
か複数の出力、又はサンプルホールド回路６２１〜６２
ｎの一つか複数の出力を選択し、ＣＰＵ２２内のメモリ
２２１に記憶する。メモリ２２１に記憶されたデータは
被写体像のコントラストに相当するもので、このデータ
が合焦信号としてＣＰＵ２２内で処理される。図４、図
５はＣＰＵ２２内での処理動作を示す。まず、走査線ご
とに、図４に示すように、サンプルホールド回路６１１
〜６１ｎ、６２１〜６２ｎのうち一つあるいは複数のデ
ータを取り込む。ＨＰＦ２３１〜２３ｎはそれぞれ出力
電圧特性が異なるので、サンプルホールド回路６１１〜
６１ｎ、６２１〜６２ｎのデータを取り込む際に、ＣＰ
Ｕ２２においてサンプルホールト回路ごとに係数を掛け
て加算し、所望の出力電圧特性を得る。係数を掛ける手
段としては、図１０に示すように、各ピークホールド回
路２５１〜２６ｎと各サンプルホールド回路６１１〜６
２ｎの間にそれぞれ可変ゲインアンプ５を介在させるこ
とによって実現できるし、ＣＰＵ２２内に係数をメモリ
しておきこれを掛けることによっても実現できる。加算
したデータはｈデータに加算して走査線ごとの処理を終
わる。次に、図５に示すような画面ごとの処理を行う。
ここでは、ｈデータをｖデータにコピーしたあとｈデー
タをゼロにし、ｖデータ有効フラグを立てて終了する。
図６は、以上のようなＣＰＵ２２内でのデータの流れを
示す。このようにして、ＣＰＵ２２は走査線１ラインご
とのデータを１画面分加算しながら随時メモリ２２１に
ｈデータメモリとして記憶する。また、上記１画面分の
データを随時メモリ２２１にｖデータメモリとして記憶
する。
【００１８】自動合焦時は、図１に示すカメラ１１の距
離リングをモータ３１で駆動しながら上記ｖデータ有効
フラグ見て、有効なときのｖデータをデータテーブルに
コピーし、ピーク位置を探す。図７はレンズ位置とｖデ
ータの出力電圧との関係を示すもので、出力電圧のピー
ク位置が合焦位置であるから、ピーク位置で距離リング
を停止させる。図１について説明したように、被写体の
映像信号をカットオフ周波数が異なる複数のＨＰＦを介
して加算することにより合焦信号を得るため、図７に示
すように、すそが広くて鋭いピークをもつ出力電圧特性
が得られる。従って、自動合焦時にレンズの移動方向が
容易にわかり、合焦時間を短縮することができると共
に、焦点を鋭敏に合わせることができる。図３はこの自
動合焦動作を示すもので、合焦信号を入力しながらカメ
ラ又はその距離リングをステップ状に繰り返し移動さ
せ、この間に上記のように出力電圧のピーク位置を合焦
位置として検出し、この合焦位置にカメラ又はその距離
リングを移動させることにより、自動合焦動作が完了す
る。
離リングをモータ３１で駆動しながら上記ｖデータ有効
フラグ見て、有効なときのｖデータをデータテーブルに
コピーし、ピーク位置を探す。図７はレンズ位置とｖデ
ータの出力電圧との関係を示すもので、出力電圧のピー
ク位置が合焦位置であるから、ピーク位置で距離リング
を停止させる。図１について説明したように、被写体の
映像信号をカットオフ周波数が異なる複数のＨＰＦを介
して加算することにより合焦信号を得るため、図７に示
すように、すそが広くて鋭いピークをもつ出力電圧特性
が得られる。従って、自動合焦時にレンズの移動方向が
容易にわかり、合焦時間を短縮することができると共
に、焦点を鋭敏に合わせることができる。図３はこの自
動合焦動作を示すもので、合焦信号を入力しながらカメ
ラ又はその距離リングをステップ状に繰り返し移動さ
せ、この間に上記のように出力電圧のピーク位置を合焦
位置として検出し、この合焦位置にカメラ又はその距離
リングを移動させることにより、自動合焦動作が完了す
る。
【００１９】図１に示す実施例では、各ピークホールド
回路２５１〜２５ｎと平行して積分回路２６１〜２６ｎ
が配置されている。被写体の映像信号のコントラストが
低い場合は、ＨＰＦ２３１〜２３ｎを経ることによって
得られる被写体の映像信号の高周波成分を走査線ごとに
積分回路２６１〜２６ｎで積分し、この積分値をサンプ
ルホールド回路６２１〜６２ｎで所定のタイミングで取
り出し、合焦信号としてＣＰＵ２２での処理に供する。
いま、ＨＰＦ２３１の出力、従って、ピークホールド回
路２５１及び積分回路２６１の入力信号が図８（ａ）の
ような信号であるとする。ピークホールド回路２５１の
出力は図８（ｂ）のように入力信号のプラス側の最大値
とマイナス側の最大値との差となる。これは、走査線中
最もコントラストの高い部分に対応した量となる。これ
に対して積分回路２６１の積分出力は、図８（ｃ）に示
すように、入力信号成分の量と共に増加し、走査線全体
のコントラストに対応した大きな出力が得られる。他の
積分回路２３２，２３ｎについても同様である。従っ
て、映像信号のコントラストが低く、ピークホールド回
路出力が低い場合は、積分回路から合焦信号を得るよう
にすることによって正確な合焦位置検出信号を得ること
ができる。また、ピーク値と積分値とを加算して合焦信
号としてもよい。その場合、ピーク値と積分値との重み
付け（係数）を均等にしてもよいし、一方に偏らせても
よい。
回路２５１〜２５ｎと平行して積分回路２６１〜２６ｎ
が配置されている。被写体の映像信号のコントラストが
低い場合は、ＨＰＦ２３１〜２３ｎを経ることによって
得られる被写体の映像信号の高周波成分を走査線ごとに
積分回路２６１〜２６ｎで積分し、この積分値をサンプ
ルホールド回路６２１〜６２ｎで所定のタイミングで取
り出し、合焦信号としてＣＰＵ２２での処理に供する。
いま、ＨＰＦ２３１の出力、従って、ピークホールド回
路２５１及び積分回路２６１の入力信号が図８（ａ）の
ような信号であるとする。ピークホールド回路２５１の
出力は図８（ｂ）のように入力信号のプラス側の最大値
とマイナス側の最大値との差となる。これは、走査線中
最もコントラストの高い部分に対応した量となる。これ
に対して積分回路２６１の積分出力は、図８（ｃ）に示
すように、入力信号成分の量と共に増加し、走査線全体
のコントラストに対応した大きな出力が得られる。他の
積分回路２３２，２３ｎについても同様である。従っ
て、映像信号のコントラストが低く、ピークホールド回
路出力が低い場合は、積分回路から合焦信号を得るよう
にすることによって正確な合焦位置検出信号を得ること
ができる。また、ピーク値と積分値とを加算して合焦信
号としてもよい。その場合、ピーク値と積分値との重み
付け（係数）を均等にしてもよいし、一方に偏らせても
よい。
【００２０】映像信号を合焦信号発生手段２に導くゲー
ト２４は制御回路２１によって制御されるが、制御回路
２１は、検出域設定部３と走査線設定部４の両者で限定
される合焦検出領域でのみ映像信号が通過するようにゲ
ート２４を制御する。この制御回路２１の制御動作を模
式的に示したのが図１１であって、検出域設定部３によ
る走査域の設定を６、走査線設定部４による走査線の設
定を７としたとき、アンド回路８より走査域の設定６と
走査線の設定７とのよりアンドがとられ、ゲート制御信
号としてゲート２４に入力される。
ト２４は制御回路２１によって制御されるが、制御回路
２１は、検出域設定部３と走査線設定部４の両者で限定
される合焦検出領域でのみ映像信号が通過するようにゲ
ート２４を制御する。この制御回路２１の制御動作を模
式的に示したのが図１１であって、検出域設定部３によ
る走査域の設定を６、走査線設定部４による走査線の設
定を７としたとき、アンド回路８より走査域の設定６と
走査線の設定７とのよりアンドがとられ、ゲート制御信
号としてゲート２４に入力される。
【００２１】図１について説明したように、水平同期分
離回路１４で分離された水平同期信号はＰＬＬ回路１９
を経てカウンタ３２，３３及び制御回路２１に入力され
る。仮りに、ＰＬＬ回路１９がないとすれば、制御回路
の基準クロックと水平同期信号との間には相関関係がな
く、走査域が１パルス分ずれる場合がある。また、水平
同期信号はカメラごとに若干周波数が異なるので、これ
によっても走査域がずれる場合がある。しかし、上記Ｐ
ＬＬ回路１９を介在させることにより、基準クロックと
水平同期信号との位相を同位相にすることができ、走査
域のずれを防止することができる。図１２、図１３はこ
のＰＬＬ回路１９の動作を示す。図１２に示すように、
水平同期信号の位相が電圧制御発振器１９３の出力信号
の位相に対してずれ、従って、分周器１９４（図９参
照）による１／ｎＶＣＯ出力の位相に対してもずれてい
る場合は、水平同期信号と１／ｎＶＣＯ出力との位相の
ずれに相当する分だけ位相比較器１９１から信号が周力
される。この信号に応じたレベルの信号がローパスフィ
ルタ１９２から出力され、これに基づいて電圧制御発振
器１９３の出力が制御され、最終的には、図１３に示す
ように水平同期信号と１／ｎＶＣＯ出力が同位相となる
状態に保持される。電圧制御発振器１９３から出力され
る水平同期信号のｎ倍の信号が基準クロックとしてカウ
ンタ３２，３３及び制御回路２１に入力される。この基
準クロックと水平同期信号の位相は完全に同位相となる
ため、走査域がずれることはない。
離回路１４で分離された水平同期信号はＰＬＬ回路１９
を経てカウンタ３２，３３及び制御回路２１に入力され
る。仮りに、ＰＬＬ回路１９がないとすれば、制御回路
の基準クロックと水平同期信号との間には相関関係がな
く、走査域が１パルス分ずれる場合がある。また、水平
同期信号はカメラごとに若干周波数が異なるので、これ
によっても走査域がずれる場合がある。しかし、上記Ｐ
ＬＬ回路１９を介在させることにより、基準クロックと
水平同期信号との位相を同位相にすることができ、走査
域のずれを防止することができる。図１２、図１３はこ
のＰＬＬ回路１９の動作を示す。図１２に示すように、
水平同期信号の位相が電圧制御発振器１９３の出力信号
の位相に対してずれ、従って、分周器１９４（図９参
照）による１／ｎＶＣＯ出力の位相に対してもずれてい
る場合は、水平同期信号と１／ｎＶＣＯ出力との位相の
ずれに相当する分だけ位相比較器１９１から信号が周力
される。この信号に応じたレベルの信号がローパスフィ
ルタ１９２から出力され、これに基づいて電圧制御発振
器１９３の出力が制御され、最終的には、図１３に示す
ように水平同期信号と１／ｎＶＣＯ出力が同位相となる
状態に保持される。電圧制御発振器１９３から出力され
る水平同期信号のｎ倍の信号が基準クロックとしてカウ
ンタ３２，３３及び制御回路２１に入力される。この基
準クロックと水平同期信号の位相は完全に同位相となる
ため、走査域がずれることはない。
【００２２】以上説明した実施例によれば、ＰＬＬ回路
１９に水平同期信号を入力して水平同期信号と同位相の
周波数パルスを出力し、これを検出域設定用及び走査線
設定用パルスとして検出域設定部３及び走査線設定部４
に入力するようにしたため、水平同期信号と検出域設定
用及び走査線設定用パルスとが完全に同位相となり、走
査域がずれることなく常に一定となり、また、カメラご
との水平同期信号周期のばらつきなどがあっても走査域
のずれを防止できるという利点がある。
１９に水平同期信号を入力して水平同期信号と同位相の
周波数パルスを出力し、これを検出域設定用及び走査線
設定用パルスとして検出域設定部３及び走査線設定部４
に入力するようにしたため、水平同期信号と検出域設定
用及び走査線設定用パルスとが完全に同位相となり、走
査域がずれることなく常に一定となり、また、カメラご
との水平同期信号周期のばらつきなどがあっても走査域
のずれを防止できるという利点がある。
【００２３】なお、図１に示すマルチプレクサ２９をサ
ンプルホールド回路６１１〜６１ｎの前に配置し、サン
プルホールド回路を１個にしてもよい。ただし、この場
合、複数のデータを処理することはできない。また、各
サンフルホールド回路６１１〜６１ｎごとにアナログ・
デジタル変換回路を設けてもよい。本発明におけるＰＬ
Ｌ回路の利用態様と同様の態様で、画像処理装置のアナ
ログ・デジタル変換用ドットクロック発生器にＰＬＬ回
路を適用することができる。図示の実施例ではカウンタ
３２がＰＬＬ回路１９から独立しているが、カウンタ３
２はＰＬＬ回路１９内の分周器１９４で代替することも
可能である。
ンプルホールド回路６１１〜６１ｎの前に配置し、サン
プルホールド回路を１個にしてもよい。ただし、この場
合、複数のデータを処理することはできない。また、各
サンフルホールド回路６１１〜６１ｎごとにアナログ・
デジタル変換回路を設けてもよい。本発明におけるＰＬ
Ｌ回路の利用態様と同様の態様で、画像処理装置のアナ
ログ・デジタル変換用ドットクロック発生器にＰＬＬ回
路を適用することができる。図示の実施例ではカウンタ
３２がＰＬＬ回路１９から独立しているが、カウンタ３
２はＰＬＬ回路１９内の分周器１９４で代替することも
可能である。
【００２４】
【発明の効果】本発明によれば、ＰＬＬ回路に水平同期
信号を入力して水平同期信号と同位相の周波数パルスを
出力し、これを検出域設定用及び走査線設定用パルスと
して検出域設定部及び走査線設定部に入力するようにし
たため、水平同期信号と検出域設定用及び走査線設定用
パルスとが完全に同位相となり、走査域がずれることな
く常に一定となり、また、カメラごとの水平同期信号周
期のばらつきなどがあっても走査域のずれを防止できる
という効果を奏する。
信号を入力して水平同期信号と同位相の周波数パルスを
出力し、これを検出域設定用及び走査線設定用パルスと
して検出域設定部及び走査線設定部に入力するようにし
たため、水平同期信号と検出域設定用及び走査線設定用
パルスとが完全に同位相となり、走査域がずれることな
く常に一定となり、また、カメラごとの水平同期信号周
期のばらつきなどがあっても走査域のずれを防止できる
という効果を奏する。
【図１】本発明にかかる自動合焦信号検出装置の実施例
を示すブロック図である。
を示すブロック図である。
【図２】上記実施例中のＣＰＵの内部構成を示すブロッ
ク図である。
ク図である。
【図３】上記実施例の自動合焦動作を示すフローチャー
トである。
トである。
【図４】走査線ごとの合焦信号加算動作を示すフローチ
ャートである。
ャートである。
【図５】１画面ごとの合焦信号取り込み動作を示すフロ
ーチャートである。
ーチャートである。
【図６】上記走査線ごとの合焦信号加算動作と１画面ご
との合焦信号取り込み動作の様子を示す概念図である。
との合焦信号取り込み動作の様子を示す概念図である。
【図７】レンズ位置と合焦信号出力電圧との関係を示す
線図である。
線図である。
【図８】入力信号とピークホールド出力と積分出力との
関係を示す波形図である。
関係を示す波形図である。
【図９】上記実施例中のＰＬＬ回路の内部構成を示すブ
ロック図である。
ロック図である。
【図１０】合焦信号発生手段の変形例を示すブロック図
である。
である。
【図１１】上記実施例中の制御回路によるゲート制御信
号出力を模式的に示すブロック図である。
号出力を模式的に示すブロック図である。
【図１２】上記ＰＬＬ回路の動作を示すタイミングチャ
ートである。
ートである。
【図１３】上記ＰＬＬ回路の別の動作を示すタイミング
チャートである。
チャートである。
１ 合焦検出領域設定手段 ２ 合焦信号発生手段 ３ 検出域設定部 ４ 走査線設定部 １９ ＰＬＬ回路
Claims (1)
- 【請求項１】撮像された被写体の映像信号が入力され、
この映像信号より合焦信号を発生する合焦信号発生手段
と、撮像画面上の合焦検出領域を設定する合焦検出領域
設定手段とを備え、上記合焦信号に基づき、上記合焦検
出領域設定手段で設定された領域における被写体の合焦
位置を検出する自動合焦信号検出装置であって、 上記合焦検出領域設定手段は、被写体の撮像画面上の水
平位置を設定する検出域設定部と、被写体の撮像画面上
の垂直位置を設定する走査線設定部と、上記映像信号よ
り分離した水平同期信号が入力され、この水平同期信号
と同位相の周波数パルスを出力して上記走査線設定部及
び検出域設定部に入力するＰＬＬ回路とを有することを
特徴とする自動合焦信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404601A JP2535449B2 (ja) | 1990-12-04 | 1990-12-04 | 自動合焦信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404601A JP2535449B2 (ja) | 1990-12-04 | 1990-12-04 | 自動合焦信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04208781A JPH04208781A (ja) | 1992-07-30 |
| JP2535449B2 true JP2535449B2 (ja) | 1996-09-18 |
Family
ID=18514265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404601A Expired - Fee Related JP2535449B2 (ja) | 1990-12-04 | 1990-12-04 | 自動合焦信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535449B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6663686B1 (en) | 2000-06-27 | 2003-12-16 | Agrium, Inc. | Controlled release fertilizer and method for production thereof |
-
1990
- 1990-12-04 JP JP2404601A patent/JP2535449B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04208781A (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007514B1 (ko) | 자동초점 조절장치 | |
| KR100639522B1 (ko) | 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템 | |
| JP2708904B2 (ja) | オートフォーカスカメラ | |
| JPS60183879A (ja) | 焦点検出装置 | |
| JP2535449B2 (ja) | 自動合焦信号検出装置 | |
| US4891713A (en) | Method of sampling picture signals and apparatus therefor | |
| US5357280A (en) | Automatic focusing apparatus using scanning line weighting of a video signal to determine an in-focus condition | |
| JP2647558B2 (ja) | 自動合焦信号検出装置 | |
| JP2535454B2 (ja) | 自動合焦装置 | |
| US4737848A (en) | Driving apparatus for charge-coupled image sensor producing controlled transfer pulses | |
| EP0596444A1 (en) | Automatic focusing apparatus including improved digital high-pass filter | |
| JPH04208779A (ja) | 自動合焦信号検出装置 | |
| JP5892053B2 (ja) | 撮像装置、撮像方法及びプログラム | |
| EP0454153B1 (en) | Synchronizing circuit | |
| JP2892234B2 (ja) | 自動合焦位置検出装置及びこれを備えた自動合焦装置 | |
| KR20040082645A (ko) | 안정된 영상을 획득할 수 있는 영상획득시스템 및 그안정화 방법 | |
| JPH0232681A (ja) | 自動合焦装置 | |
| JP2786894B2 (ja) | オートフォーカスカメラ | |
| JPH03285467A (ja) | オートフォーカス装置 | |
| JP2837170B2 (ja) | オートフォーカス装置 | |
| JP3642953B2 (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| JP2730416B2 (ja) | 信号電荷蓄積型光電変換素子の信号電荷蓄積時間制御回路 | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| JPS58156271A (ja) | レンズの絞り値検出装置 | |
| JPH06165017A (ja) | 自動焦点検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960528 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |