JP2001211228A - 電話端末装置 - Google Patents
電話端末装置Info
- Publication number
- JP2001211228A JP2001211228A JP2000016701A JP2000016701A JP2001211228A JP 2001211228 A JP2001211228 A JP 2001211228A JP 2000016701 A JP2000016701 A JP 2000016701A JP 2000016701 A JP2000016701 A JP 2000016701A JP 2001211228 A JP2001211228 A JP 2001211228A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- terminal device
- telephone terminal
- telephone
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Telephonic Communication Services (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】ＰＣと電話交換網のクロックのずれによりデジ
タル音声データがとぎれたり、送りきれないデータを切
り捨てたりすることにより発生していたノイズを除去す
る電話端末装置を提供する。 【解決手段】ＰＣ１とＵＳＢバス２により接続され、更
に電話交換網４との間に接続される電話端末装置３は、
ＵＳＢインタフェース１１、複数のメモリ（ＦＩＦＯ）
１０１〜２０４、ＰＣＭ変調回路１２、ＰＣＭ復調回路
１３、ＣＯＤＥＣ１４、１５、回線インタフェース回路
１６およびメモリ１０１〜２０４に蓄えられたデータ量
に応じてクロック速度を切り替え可能なクロック生成切
替回路１７を有する。
タル音声データがとぎれたり、送りきれないデータを切
り捨てたりすることにより発生していたノイズを除去す
る電話端末装置を提供する。 【解決手段】ＰＣ１とＵＳＢバス２により接続され、更
に電話交換網４との間に接続される電話端末装置３は、
ＵＳＢインタフェース１１、複数のメモリ（ＦＩＦＯ）
１０１〜２０４、ＰＣＭ変調回路１２、ＰＣＭ復調回路
１３、ＣＯＤＥＣ１４、１５、回線インタフェース回路
１６およびメモリ１０１〜２０４に蓄えられたデータ量
に応じてクロック速度を切り替え可能なクロック生成切
替回路１７を有する。
Description
【０００１】
【発明の属する技術分野】本発明は電話端末装置、特に
パーソナルコンピュータ（ＰＣ）と電話交換網間に接続
され、両者間で音声の送受信を行う電話端末装置に関す
る。
パーソナルコンピュータ（ＰＣ）と電話交換網間に接続
され、両者間で音声の送受信を行う電話端末装置に関す
る。
【０００２】
【従来の技術】ＰＣは、オフィスのみならず家庭にも広
く普及し、またＰＣの用途も多種多様である。そこで、
複数のＰＣ間で電話端末装置を介してデータのみならず
音声信号の送受信を行う必要も生じている。従来、ＰＣ
から電話端末装置へ音声信号（データ）の送受信を行う
ときは、電話交換網のクロックを抽出し、そのクロック
を基本クロックとして音声データのサンプリング（標本
化）する方式を採用している。具体的には、電話端末装
置はＰＬＬ（フェーズロックループ）回路を使用して、
電話交換網のクロックに同期化させる方式を採用してい
る。
く普及し、またＰＣの用途も多種多様である。そこで、
複数のＰＣ間で電話端末装置を介してデータのみならず
音声信号の送受信を行う必要も生じている。従来、ＰＣ
から電話端末装置へ音声信号（データ）の送受信を行う
ときは、電話交換網のクロックを抽出し、そのクロック
を基本クロックとして音声データのサンプリング（標本
化）する方式を採用している。具体的には、電話端末装
置はＰＬＬ（フェーズロックループ）回路を使用して、
電話交換網のクロックに同期化させる方式を採用してい
る。
【０００３】
【発明が解決しようとする課題】斯かる従来技術では、
同一回線上に接続する全ての機器のクロックを同期させ
る必要があるため、ＵＳＢ（ユニバーサルシリアルバ
ス）インタフェースを介してＰＣのクロックを電話交換
網のクロックに同期させる必要があった。しかしなが
ら、ＰＣのクロックは、外部から制御することができな
いため、ＰＣの同期は困難又は不可能であった。
同一回線上に接続する全ての機器のクロックを同期させ
る必要があるため、ＵＳＢ（ユニバーサルシリアルバ
ス）インタフェースを介してＰＣのクロックを電話交換
網のクロックに同期させる必要があった。しかしなが
ら、ＰＣのクロックは、外部から制御することができな
いため、ＰＣの同期は困難又は不可能であった。
【０００４】クロックが完全に同期していないと、音声
信号をデジタル化するＰＣのクロックと電話交換網の伝
送クロックとがそれぞれ自走することになる。この場合
には、ＰＣのクロック周波数が電話交換網の伝送クロッ
クの周波数と比較して高周波数側にずれていた場合に
は、ＰＣで生成したデジタル信号を電話交換網に送りき
れなくなる。反対に、ＰＣのクロック周波数が電話交換
網の伝送クロック周波数と比較して低周波数側にずれて
いた場合には、電話交換網に送るデータが欠落すること
になる。このような場合には、送受信される音声信号に
ノイズが発生することになる。
信号をデジタル化するＰＣのクロックと電話交換網の伝
送クロックとがそれぞれ自走することになる。この場合
には、ＰＣのクロック周波数が電話交換網の伝送クロッ
クの周波数と比較して高周波数側にずれていた場合に
は、ＰＣで生成したデジタル信号を電話交換網に送りき
れなくなる。反対に、ＰＣのクロック周波数が電話交換
網の伝送クロック周波数と比較して低周波数側にずれて
いた場合には、電話交換網に送るデータが欠落すること
になる。このような場合には、送受信される音声信号に
ノイズが発生することになる。
【０００５】
【発明の目的】従って、本発明の目的は、電話交換網に
ＰＣを接続し、ＰＣおよび電話交換網間で音声信号デー
タを送受信する際に、音声信号データのスリップ等によ
るノイズの発生を防止可能にする電話端末装置を提供す
ることである。
ＰＣを接続し、ＰＣおよび電話交換網間で音声信号デー
タを送受信する際に、音声信号データのスリップ等によ
るノイズの発生を防止可能にする電話端末装置を提供す
ることである。
【０００６】
【課題を解決するための手段】本発明による電話端末装
置は、ＰＣおよび電話交換網間に接続され、ＰＣと電話
交換網間でデジタル音声信号を送受信する装置であっ
て、ＰＣと接続するＵＳＢバストのＵＳＢインタフェー
スおよび電話交換網との回線インタフェース回路を含
み、ＰＣとの接続はＵＳＢバスのアイソクロナスモード
で行う。
置は、ＰＣおよび電話交換網間に接続され、ＰＣと電話
交換網間でデジタル音声信号を送受信する装置であっ
て、ＰＣと接続するＵＳＢバストのＵＳＢインタフェー
スおよび電話交換網との回線インタフェース回路を含
み、ＰＣとの接続はＵＳＢバスのアイソクロナスモード
で行う。
【０００７】本発明の電話端末装置の好適実施形態例に
よると、ＰＣおよび電話交換網のデジタル音声信号をア
ナログ信号に変換する変調回路、復調回路およびＣＯＤ
ＥＣを含む。ＰＣのデジタル音声信号をアナログ信号に
変換する際に、速度の異なる複数のクロックを切り替え
て速度の整合をとるクロック生成切替回路を有する。ま
た、ＰＣのデジタル音声信号をアナログ信号に変換する
際に、データを一時的に蓄えるメモリを有し、このメモ
リに蓄えられたデータ量に応じてクロック生成切替回路
のクロック速度を切り替え、速度の整合をとる。更に、
メモリとして、ＦＩＦＯを使用する。また、このＦＩＦ
Ｏを複数部分に分割し、各ＦＩＦＯ部分に蓄えられたデ
ータの充満又は空乏状態を判定し、クロック生成切替回
路のクロック速度を切り替え、速度の整合をとる。
よると、ＰＣおよび電話交換網のデジタル音声信号をア
ナログ信号に変換する変調回路、復調回路およびＣＯＤ
ＥＣを含む。ＰＣのデジタル音声信号をアナログ信号に
変換する際に、速度の異なる複数のクロックを切り替え
て速度の整合をとるクロック生成切替回路を有する。ま
た、ＰＣのデジタル音声信号をアナログ信号に変換する
際に、データを一時的に蓄えるメモリを有し、このメモ
リに蓄えられたデータ量に応じてクロック生成切替回路
のクロック速度を切り替え、速度の整合をとる。更に、
メモリとして、ＦＩＦＯを使用する。また、このＦＩＦ
Ｏを複数部分に分割し、各ＦＩＦＯ部分に蓄えられたデ
ータの充満又は空乏状態を判定し、クロック生成切替回
路のクロック速度を切り替え、速度の整合をとる。
【０００８】
【発明の実施の形態】以下、本発明による電話端末装置
の好適実施形態例の構成および動作を、添付図を参照し
て詳細に説明する。
の好適実施形態例の構成および動作を、添付図を参照し
て詳細に説明する。
【０００９】先ず、図１は、本発明による電話端末装置
の好適実施形態例のブロック図を、関連するパーソナル
コンピュータ（ＰＣ）１およびこのＰＣ１と電話端末装
置３とを相互接続するＵＳＢバス２と共に示す。この電
話端末装置３は、ＵＳＢインタフェース１１、ＰＣＭ変
調回路１２、ＰＣＭ復調回路１３、ＣＯＤＥＣ（符号器
・復号器）１４、１５、回線インタフェース回路１６、
クロック生成切替回路１７、クロック供給回路１８およ
びクロック抽出回路１９を備える。更に、ＵＳＢインタ
フェース１１およびＰＣＭ（パルスコード変調）変調回
路１２間には、複数（この特定例では４個）のＦＩＦＯ
（先入れ先出しメモリ）１０１〜１０４が接続されてい
る。同様に、ＵＳＢインタフェース１１およびＰＣＭ復
調回路１３間にも、複数のＦＩＦＯ２０１〜２０４が接
続されている。そして、電話端末装置３は、回線インタ
フェース回路１６を介して、電話交換網４に接続されて
いる。
の好適実施形態例のブロック図を、関連するパーソナル
コンピュータ（ＰＣ）１およびこのＰＣ１と電話端末装
置３とを相互接続するＵＳＢバス２と共に示す。この電
話端末装置３は、ＵＳＢインタフェース１１、ＰＣＭ変
調回路１２、ＰＣＭ復調回路１３、ＣＯＤＥＣ（符号器
・復号器）１４、１５、回線インタフェース回路１６、
クロック生成切替回路１７、クロック供給回路１８およ
びクロック抽出回路１９を備える。更に、ＵＳＢインタ
フェース１１およびＰＣＭ（パルスコード変調）変調回
路１２間には、複数（この特定例では４個）のＦＩＦＯ
（先入れ先出しメモリ）１０１〜１０４が接続されてい
る。同様に、ＵＳＢインタフェース１１およびＰＣＭ復
調回路１３間にも、複数のＦＩＦＯ２０１〜２０４が接
続されている。そして、電話端末装置３は、回線インタ
フェース回路１６を介して、電話交換網４に接続されて
いる。
【００１０】即ち、この電話端末装置３は、ＵＳＢバス
２を介してＰＣ１と接続され、ＵＳＢインタフェース１
１、例えば１６バイト×４のＦＩＦＯ１０１〜１０４お
よび２０１〜２０４、ＰＣＭ変調回路１２、ＰＣＭ復調
回路１３、ＰＣ１側のＣＯＤＥＣ１４、このＣＯＤＥＣ
１４を動作するクロック生成切替回路１７、回線インタ
フェース１６側のＣＯＤＥＣ１５、回線インタフェース
回路１６からクロックを抽出するクロック抽出回路１９
およびＣＯＤＥＣ１５を動作するクロック供給回路１８
を有する。
２を介してＰＣ１と接続され、ＵＳＢインタフェース１
１、例えば１６バイト×４のＦＩＦＯ１０１〜１０４お
よび２０１〜２０４、ＰＣＭ変調回路１２、ＰＣＭ復調
回路１３、ＰＣ１側のＣＯＤＥＣ１４、このＣＯＤＥＣ
１４を動作するクロック生成切替回路１７、回線インタ
フェース１６側のＣＯＤＥＣ１５、回線インタフェース
回路１６からクロックを抽出するクロック抽出回路１９
およびＣＯＤＥＣ１５を動作するクロック供給回路１８
を有する。
【００１１】このＰＣ１でデジタル変換された音声デー
タは、ＵＳＢバス２のアイソクロナスモードで電話端末
装置３に供給される。そして、ＵＳＢインタフェース１
１は、ＵＳＢバス２の１ｍｓのフレーム毎に１６バイト
の音声データをＦＩＦＯ１０１に供給する。このＦＩＦ
Ｏ１０１に供給された音声データは、自動的にＦＩＦＯ
１０２、ＦＩＦＯ１０３およびＦＩＦＯ１０４へ順次伝
送され、ＦＩＦＯ１０４から順番に音声データが蓄積さ
れる。次に、クロック生成切替回路１７は、ＦＩＦＯ１
０１〜１０４のデータ蓄積量に応じてＣＯＤＥＣ１４の
クロックを切り替えながら供給する。ＣＯＤＥＣ１４の
アナログ出力は、ＣＯＤＥＣ１５のアナログ入力に接続
され、回線インタフェース回路１６を介して１２５μｓ
のフレーム毎に８ビットのＰＣＭ（パルスコード変調）
信号として電話交換網４に出力する。
タは、ＵＳＢバス２のアイソクロナスモードで電話端末
装置３に供給される。そして、ＵＳＢインタフェース１
１は、ＵＳＢバス２の１ｍｓのフレーム毎に１６バイト
の音声データをＦＩＦＯ１０１に供給する。このＦＩＦ
Ｏ１０１に供給された音声データは、自動的にＦＩＦＯ
１０２、ＦＩＦＯ１０３およびＦＩＦＯ１０４へ順次伝
送され、ＦＩＦＯ１０４から順番に音声データが蓄積さ
れる。次に、クロック生成切替回路１７は、ＦＩＦＯ１
０１〜１０４のデータ蓄積量に応じてＣＯＤＥＣ１４の
クロックを切り替えながら供給する。ＣＯＤＥＣ１４の
アナログ出力は、ＣＯＤＥＣ１５のアナログ入力に接続
され、回線インタフェース回路１６を介して１２５μｓ
のフレーム毎に８ビットのＰＣＭ（パルスコード変調）
信号として電話交換網４に出力する。
【００１２】一方、電話交換網４からのＰＣＭ信号は、
ＣＯＤＥＣ１５でアナログ信号に変換され、ＣＯＤＥＣ
１４でＰＣＭ信号に変換される。このＰＣＭ信号は、Ｐ
ＣＭ復調回路１３で復調し、音声データとしてＦＩＦＯ
２０４に供給する。ＦＩＦＯ２０４に供給された音声デ
ータは、自動的にＦＩＦＯ２０３、ＦＩＦＯ２０２およ
びＦＩＦＯ２０１へ順次伝達され、ＦＩＦＯ２０１から
順番に音声データが蓄積される。クロック生成切替回路
１７は、ＦＩＦＯ２０１〜２０４のデータの蓄積量に応
じてＣＯＤＥＣ１４のクロックを切り替えながら供給す
る。ＵＳＢインタフェース１１は、アイソクロナスモー
ドでＰＣ１に音声データを送出する。
ＣＯＤＥＣ１５でアナログ信号に変換され、ＣＯＤＥＣ
１４でＰＣＭ信号に変換される。このＰＣＭ信号は、Ｐ
ＣＭ復調回路１３で復調し、音声データとしてＦＩＦＯ
２０４に供給する。ＦＩＦＯ２０４に供給された音声デ
ータは、自動的にＦＩＦＯ２０３、ＦＩＦＯ２０２およ
びＦＩＦＯ２０１へ順次伝達され、ＦＩＦＯ２０１から
順番に音声データが蓄積される。クロック生成切替回路
１７は、ＦＩＦＯ２０１〜２０４のデータの蓄積量に応
じてＣＯＤＥＣ１４のクロックを切り替えながら供給す
る。ＵＳＢインタフェース１１は、アイソクロナスモー
ドでＰＣ１に音声データを送出する。
【００１３】以下、本発明による電話端末装置の好適実
施形態例の動作を説明する。図１のクロック生成切替回
路１７は、電話端末装置３を介してＰＣ１でデジタル変
換されたデータを電話交換網４に送出する場合には、図
２の動作説明図に基づいて動作する。即ち、図２には、
左側にＦＩＦＯ１０１〜１０４のデータの空乏又は充満
状態を示し、右側にクロック生成切替回路１７の状態を
示す。第１行に示す如く、ＦＩＦＯ１０１および１０２
が空乏で、ＦＩＦＯ１０３および１０４が充満の場合に
は、クロック生成切替回路１７は、普通速度のクロック
で動作を開始する。第２行に示す如く、ＦＩＦＯ１０１
〜１０３が空乏でＦＩＦＯ１０４が充満の場合には、ク
ロック生成切替回路１７は、遅い速度のクロックに切り
替えられる。第３行に示す如く、ＦＩＦＯ１０１のみが
空乏で、ＦＩＦＯ１０２〜１０４が充満の場合には、ク
ロック生成切替回路１７は、速いクロックに切り替えら
れる。最後に、第４行に示す如く、ＦＩＦＯ１０１およ
び１０２が空乏で、ＦＩＦＯ１０３および１０４が充満
の状態に戻ると、クロック生成切替回路１７は、普通速
度のクロックに切り替えられる。
施形態例の動作を説明する。図１のクロック生成切替回
路１７は、電話端末装置３を介してＰＣ１でデジタル変
換されたデータを電話交換網４に送出する場合には、図
２の動作説明図に基づいて動作する。即ち、図２には、
左側にＦＩＦＯ１０１〜１０４のデータの空乏又は充満
状態を示し、右側にクロック生成切替回路１７の状態を
示す。第１行に示す如く、ＦＩＦＯ１０１および１０２
が空乏で、ＦＩＦＯ１０３および１０４が充満の場合に
は、クロック生成切替回路１７は、普通速度のクロック
で動作を開始する。第２行に示す如く、ＦＩＦＯ１０１
〜１０３が空乏でＦＩＦＯ１０４が充満の場合には、ク
ロック生成切替回路１７は、遅い速度のクロックに切り
替えられる。第３行に示す如く、ＦＩＦＯ１０１のみが
空乏で、ＦＩＦＯ１０２〜１０４が充満の場合には、ク
ロック生成切替回路１７は、速いクロックに切り替えら
れる。最後に、第４行に示す如く、ＦＩＦＯ１０１およ
び１０２が空乏で、ＦＩＦＯ１０３および１０４が充満
の状態に戻ると、クロック生成切替回路１７は、普通速
度のクロックに切り替えられる。
【００１４】そこで、ＰＣ１がデータ送出を開始してか
ら、ＦＩＦＯ１０３とＦＩＦＯ１０４がデータで充満さ
れると、クロック生成切替回路１７は、ＣＯＤＥＣ１４
に１２５μｓの普通速度のフレームパルスを供給する。
ここで、ＰＣ１のクロックがクロック生成切替回路１７
のクロックより速く又はＵＳＢバス２のフレームパルス
のジッタの影響によりＦＩＦＯ１０２までが充満される
と、ＣＯＤＥＣ１４に供給するクロックを速いクロック
に切り替える。反対に、ＰＣ１のクロックが遅くＦＩＦ
Ｏ１０４のみが充満の状態の時には、遅いクロックに切
り替える。ここで、速いクロックおよび遅いクロックと
は、普通速度のクロックに対する相対速度であり、ＰＣ
１のクロックがＵＳＢインタフェース１１のフレームク
ロックの誤差である５％を吸収できる範囲のものをい
う。１例として、遅いクロックとして１１７μｓおよび
速いクロックとして１３２μｓを使用する。
ら、ＦＩＦＯ１０３とＦＩＦＯ１０４がデータで充満さ
れると、クロック生成切替回路１７は、ＣＯＤＥＣ１４
に１２５μｓの普通速度のフレームパルスを供給する。
ここで、ＰＣ１のクロックがクロック生成切替回路１７
のクロックより速く又はＵＳＢバス２のフレームパルス
のジッタの影響によりＦＩＦＯ１０２までが充満される
と、ＣＯＤＥＣ１４に供給するクロックを速いクロック
に切り替える。反対に、ＰＣ１のクロックが遅くＦＩＦ
Ｏ１０４のみが充満の状態の時には、遅いクロックに切
り替える。ここで、速いクロックおよび遅いクロックと
は、普通速度のクロックに対する相対速度であり、ＰＣ
１のクロックがＵＳＢインタフェース１１のフレームク
ロックの誤差である５％を吸収できる範囲のものをい
う。１例として、遅いクロックとして１１７μｓおよび
速いクロックとして１３２μｓを使用する。
【００１５】一方、電話端末装置３を介して電話交換網
４のＰＣＭ信号をＰＣ１に伝送してアナログ変換し音声
を再生する場合を説明する。この場合には、図１のクロ
ック生成切替回路１７は、図３の動作説明図に基づいて
動作する。即ち、図３には、左側にＦＩＦＯ２０１〜２
０４のデータ充満又は空乏状態を示し、右側に各状態に
対応するクロック生成切替回路１７の動作出力を示す。
第１行では、ＦＩＦＯ２０１および２０２が充満で、Ｆ
ＩＦＯ２０３および２０４が空乏であるので、クロック
生成切替回路１７は、普通速度（例えば１２５μｓ）の
クロックで動作か開始する。第２行では、ＦＩＦＯ２０
１のみが充満で、他のＦＩＦＯ２０２〜２０４が空乏で
あるので、クロック生成切替回路１７は、遅いクロック
（例えば１１７μｓ）に切り替えられる。第３行では、
ＦＩＦＯ２０１〜２０３が充満で、ＦＩＦＯ２０４のみ
が空乏であるので、速いクロック（例えば１３２μｓ）
に切り替えられる。第４行では、第１行と同じ状態であ
るので、普通速度（例えば１２５μｓ）のクロックに切
り替わる。
４のＰＣＭ信号をＰＣ１に伝送してアナログ変換し音声
を再生する場合を説明する。この場合には、図１のクロ
ック生成切替回路１７は、図３の動作説明図に基づいて
動作する。即ち、図３には、左側にＦＩＦＯ２０１〜２
０４のデータ充満又は空乏状態を示し、右側に各状態に
対応するクロック生成切替回路１７の動作出力を示す。
第１行では、ＦＩＦＯ２０１および２０２が充満で、Ｆ
ＩＦＯ２０３および２０４が空乏であるので、クロック
生成切替回路１７は、普通速度（例えば１２５μｓ）の
クロックで動作か開始する。第２行では、ＦＩＦＯ２０
１のみが充満で、他のＦＩＦＯ２０２〜２０４が空乏で
あるので、クロック生成切替回路１７は、遅いクロック
（例えば１１７μｓ）に切り替えられる。第３行では、
ＦＩＦＯ２０１〜２０３が充満で、ＦＩＦＯ２０４のみ
が空乏であるので、速いクロック（例えば１３２μｓ）
に切り替えられる。第４行では、第１行と同じ状態であ
るので、普通速度（例えば１２５μｓ）のクロックに切
り替わる。
【００１６】電話交換網４からのデータを受信してＣＯ
ＤＥＣ１５が動作を開始すると、クロック生成切替回路
１７は、普通のクロックでＣＯＤＥＣ１４を動作する。
ＦＩＦＯ２０１およびＦＩＦＯ２０２の両方がデータで
充満されると、ＵＳＢインタフェース１１は、ＰＣ１に
データをアイソクロナスモードで転送を開始する。ここ
で、ＰＣ１のクロックがクロック生成切替回路１７のク
ロックより速く又はＵＳＢバス２のフレームパルスのジ
ッタの影響によりＦＩＦＯ２０３まで（即ち、ＦＩＦＯ
２０１〜２０３）が充満されると、ＣＯＤＥＣ１４に供
給するクロックを速いクロックに切り替える。反対に、
ＰＣ１のクロックが遅くＦＩＦＯ２０１のみが充満の状
態の時には、遅いクロックに切り替える。
ＤＥＣ１５が動作を開始すると、クロック生成切替回路
１７は、普通のクロックでＣＯＤＥＣ１４を動作する。
ＦＩＦＯ２０１およびＦＩＦＯ２０２の両方がデータで
充満されると、ＵＳＢインタフェース１１は、ＰＣ１に
データをアイソクロナスモードで転送を開始する。ここ
で、ＰＣ１のクロックがクロック生成切替回路１７のク
ロックより速く又はＵＳＢバス２のフレームパルスのジ
ッタの影響によりＦＩＦＯ２０３まで（即ち、ＦＩＦＯ
２０１〜２０３）が充満されると、ＣＯＤＥＣ１４に供
給するクロックを速いクロックに切り替える。反対に、
ＰＣ１のクロックが遅くＦＩＦＯ２０１のみが充満の状
態の時には、遅いクロックに切り替える。
【００１７】ＰＣ１から電話交換網４へのデータ送信
と、電話交換網４からＰＣ１へのデータの受信とを同時
に行う場合には、図２又は図３のいずれか一方の動作説
明図に基づいて動作する。即ち、ＰＣ１のクロックと電
話交換網４のクロックとが同期されていなくても、電話
端末装置３に内蔵するクロックを用いてデータを余すと
ころなく、更にとぎれることもなく音声データを送受信
することを可能にする。
と、電話交換網４からＰＣ１へのデータの受信とを同時
に行う場合には、図２又は図３のいずれか一方の動作説
明図に基づいて動作する。即ち、ＰＣ１のクロックと電
話交換網４のクロックとが同期されていなくても、電話
端末装置３に内蔵するクロックを用いてデータを余すと
ころなく、更にとぎれることもなく音声データを送受信
することを可能にする。
【００１８】以上、本発明による電話端末装置の好適実
施形態例の構成および動作を説明した。しかし、斯かる
実施形態例は、本発明の単なる例示に過ぎず、何ら本発
明を限定するものではないことに注意されたい。
施形態例の構成および動作を説明した。しかし、斯かる
実施形態例は、本発明の単なる例示に過ぎず、何ら本発
明を限定するものではないことに注意されたい。
【００１９】
【発明の効果】以上の説明から理解される如く、本発明
の電話端末装置によると、ＰＣのクロックと電話交換網
のクロックとが同期されていなくても、電話端末装置に
内蔵するクロックを用いてデータを余すところ無く、ま
たとぎれることなく音声データを送受信することがで
き、ノイズのない良好な音声データを伝送することが可
能であるという実用上の顕著な効果が得られる。
の電話端末装置によると、ＰＣのクロックと電話交換網
のクロックとが同期されていなくても、電話端末装置に
内蔵するクロックを用いてデータを余すところ無く、ま
たとぎれることなく音声データを送受信することがで
き、ノイズのない良好な音声データを伝送することが可
能であるという実用上の顕著な効果が得られる。
【図１】本発明による電話端末装置の好適実施形態例の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１に示す本発明の電話端末装置により音声デ
ータ送信時の動作説明図である。
ータ送信時の動作説明図である。
【図３】図１に示す本発明の電話端末装置により音声デ
ータ受信時の動作説明図である。
ータ受信時の動作説明図である。
１ パーソナルコンピュータ（ＰＣ） ２ ＵＳＢバス ３ 電話端末装置 ４ 電話交換網 １１ ＵＳＢインタフェース １２ ＰＣＭ変調回路 １３ ＰＣＭ復調回路 １４、１５ ＣＯＤＥＣ １６ 回線インタフェース回路 １７ クロック生成切替回路 １８ クロック供給回路 １９ クロック抽出回路 １０１〜２０４ メモリ（ＦＩＦＯ）
Claims (6)
- 【請求項１】パーソナルコンピュータ（ＰＣ）および電
話交換網間に接続され、前記ＰＣと前記電話交換機網と
の間でデジタル音声信号として送受信する電話端末装置
において、 前記ＰＣと接続するＵＳＢ（ユニバーサルシリアルバ
ス）バスとのＵＳＢインタフェースおよび前記電話交換
網との回線インタフェース回路とを含み、前記ＰＣとの
接続は前記ＵＳＢバスのアイソクロナスモードで行うこ
とを特徴とする電話端末装置。 - 【請求項２】前記ＰＣおよび前記電話交換網のデジタル
音声信号をアナログ信号に変換する変調回路、復調回路
およびＣＯＤＥＣを含むことを特徴とする請求項１に記
載の電話端末装置。 - 【請求項３】前記ＰＣのデジタル音声信号をアナログ信
号に変換する際に、速度の異なる複数のクロックを切り
替えて速度の整合をとるクロック生成切替回路を有する
ことを特徴とする請求項２に記載の電話端末装置。 - 【請求項４】前記ＰＣのデジタル音声信号をアナログ信
号に変換する際に、データを一時的に蓄えるメモリを有
し、該メモリに蓄えられたデータの量に応じて、前記ク
ロック生成切替回路のクロック速度を切り替えて速度の
整合をとることを特徴とする請求項３に記載の電話端末
装置。 - 【請求項５】前記メモリとして先入れ先出しメモリ（Ｆ
ＩＦＯ）を使用することを特徴とする請求項４に記載の
電話端末装置。 - 【請求項６】前記ＦＩＦＯを複数部分に分割し、該各Ｆ
ＩＦＯ部分に蓄えられたデータの充満又は空乏状態を判
定して、前記クロック生成切替回路のクロック速度を切
り替えて速度の整合をとることを特徴とする請求項５に
記載の電話端末装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016701A JP3465227B2 (ja) | 2000-01-26 | 2000-01-26 | 電話端末装置 |
| US09/767,963 US6456702B2 (en) | 2000-01-26 | 2001-01-24 | Clock adjustment method and apparatus |
| AU16702/01A AU1670201A (en) | 2000-01-26 | 2001-01-29 | Clock adjustment method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016701A JP3465227B2 (ja) | 2000-01-26 | 2000-01-26 | 電話端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001211228A true JP2001211228A (ja) | 2001-08-03 |
| JP3465227B2 JP3465227B2 (ja) | 2003-11-10 |
Family
ID=18543799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016701A Expired - Fee Related JP3465227B2 (ja) | 2000-01-26 | 2000-01-26 | 電話端末装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6456702B2 (ja) |
| JP (1) | JP3465227B2 (ja) |
| AU (1) | AU1670201A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006251931A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | Ｃｐｕ間通信システム |
| JP2007266856A (ja) * | 2006-03-28 | 2007-10-11 | Aiphone Co Ltd | 音声同期式送受信装置、信号処理システムおよび当該音声同期式送受信装置に組み込んで使用される信号処理装置 |
| JP2008250460A (ja) * | 2007-03-29 | 2008-10-16 | Kyocera Corp | 無線通信端末、無線通信システム及び無線通信プログラム |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7114086B2 (en) * | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
| US6931461B2 (en) * | 2002-06-14 | 2005-08-16 | Intel Corporation | Bus optimization based on network device communication |
| US7243253B1 (en) * | 2002-06-21 | 2007-07-10 | Redback Networks Inc. | Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster |
| US7278047B2 (en) * | 2002-10-14 | 2007-10-02 | Lexmark International, Inc. | Providing different clock frequencies for different interfaces of a device |
| JP2004221951A (ja) * | 2003-01-15 | 2004-08-05 | Alps Electric Co Ltd | 伝送データのジッター補正方法 |
| US7231468B2 (en) * | 2003-06-06 | 2007-06-12 | Intel Corporation | Future activity list for peripheral bus host controller |
| US7478260B2 (en) * | 2003-10-20 | 2009-01-13 | Hewlett-Packard Development Company, L.P. | System and method for setting a clock rate in a memory card |
| KR101090440B1 (ko) * | 2003-12-08 | 2011-12-06 | 삼성전자주식회사 | 데이터 통신 시스템의 수신기에서 버퍼 데이터량 조정장치및 방법, 적응적 클럭 동기부를 갖는 실시간 데이터재생장치 및 방법 |
| DE102004006510A1 (de) * | 2004-02-10 | 2005-09-08 | Infineon Technologies Ag | Verfahren und Schaltung zur Differenztakt-Kompensation zwischen zwei Taktsystemen |
| US7500123B2 (en) * | 2004-06-28 | 2009-03-03 | Ati Technologies Ulc | Apparatus and method for reducing power consumption in a graphics processing device |
| TW200731702A (en) * | 2005-07-29 | 2007-08-16 | Koninkl Philips Electronics Nv | Data stream synchronization |
| US8250394B2 (en) * | 2006-03-31 | 2012-08-21 | Stmicroelectronics International N.V. | Varying the number of generated clock signals and selecting a clock signal in response to a change in memory fill level |
| DE102006025133A1 (de) * | 2006-05-30 | 2007-12-06 | Infineon Technologies Ag | Speicher- und Speicherkommunikationssystem |
| US20080062892A1 (en) * | 2006-09-07 | 2008-03-13 | Honeywell International Inc. | High speed bus protocol with programmable scheduler |
| US9929972B2 (en) | 2011-12-16 | 2018-03-27 | Qualcomm Incorporated | System and method of sending data via a plurality of data lines on a bus |
| US9753522B2 (en) * | 2015-03-02 | 2017-09-05 | Sandisk Technologies Llc | Dynamic clock rate control for power reduction |
| US9467150B2 (en) | 2015-03-02 | 2016-10-11 | Sandisk Technologies Llc | Dynamic clock rate control for power reduction |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2301978A (en) * | 1995-06-09 | 1996-12-18 | Ibm | Voice processing system |
-
2000
- 2000-01-26 JP JP2000016701A patent/JP3465227B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-24 US US09/767,963 patent/US6456702B2/en not_active Expired - Fee Related
- 2001-01-29 AU AU16702/01A patent/AU1670201A/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006251931A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | Ｃｐｕ間通信システム |
| JP4716001B2 (ja) * | 2005-03-08 | 2011-07-06 | 日本電気株式会社 | Ｃｐｕ間通信システム |
| JP2007266856A (ja) * | 2006-03-28 | 2007-10-11 | Aiphone Co Ltd | 音声同期式送受信装置、信号処理システムおよび当該音声同期式送受信装置に組み込んで使用される信号処理装置 |
| JP2008250460A (ja) * | 2007-03-29 | 2008-10-16 | Kyocera Corp | 無線通信端末、無線通信システム及び無線通信プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| AU1670201A (en) | 2001-08-02 |
| US6456702B2 (en) | 2002-09-24 |
| JP3465227B2 (ja) | 2003-11-10 |
| US20010014924A1 (en) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001211228A (ja) | 電話端末装置 | |
| US6628679B1 (en) | SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique | |
| US6128317A (en) | Transmitter and receiver supporting differing speed codecs over single links | |
| JPH0621932A (ja) | 送信機とその動作方法 | |
| US5014271A (en) | Pulse insertion circuit | |
| CA1218773A (en) | Apparatus and method for providing a transparent interface across a satellite communications link | |
| GB2220327A (en) | Telephone exchange synchronized with digital network | |
| US20050157657A1 (en) | Data transmission apparatus and data transmission method | |
| EP1102489A4 (en) | IMAGE SWITCH DEVICE AND IMAGE OUTPUT DEVICES | |
| GB2377866A (en) | Transmission of digital information of varying sample rates over a synchronous network | |
| US6092142A (en) | Method and apparatus to introduce programmable delays when replaying isochronous data packets | |
| CN101502036B (zh) | 半导体集成电路和具有该电路的发送装置 | |
| US5477533A (en) | Burst transfer device and burst transfer system | |
| CN1286296C (zh) | 可编程电信网接口 | |
| EP1178636B1 (en) | Synchronous data transmission system | |
| JP2001230837A (ja) | 電話端末装置 | |
| JP2956795B2 (ja) | ディジタル加入者線伝送端局装置のクロック同期方法 | |
| JP3070546B2 (ja) | 警報転送回路 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| JPH10243045A (ja) | マルチプロトコルインタフェース回路 | |
| JP3316708B2 (ja) | 多地点テレビ会議制御装置 | |
| JPH0622287A (ja) | 映像信号多重伝送装置 | |
| JPH0530069A (ja) | 制御信号伝送方式 | |
| JPH04100335A (ja) | 多チャンネル音声信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |