JPH10243045A - マルチプロトコルインタフェース回路 - Google Patents
マルチプロトコルインタフェース回路Info
- Publication number
- JPH10243045A JPH10243045A JP9042256A JP4225697A JPH10243045A JP H10243045 A JPH10243045 A JP H10243045A JP 9042256 A JP9042256 A JP 9042256A JP 4225697 A JP4225697 A JP 4225697A JP H10243045 A JPH10243045 A JP H10243045A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layer
- interface
- reference model
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 ＯＳＩ（開放型システム相互接続）参照モデ
ルの物理層に関するインタフェース回路において、イン
タフェースの変更を行う度に、実装する基板を取り変え
て再設定する使い勝手性の悪さを解消し、かつ低価格の
マルチプロトコルインタフェース回路を提供する。 【解決手段】 ＩＳＯ（国際標準化機構）とＣＣＩＴＴ
（国際電信電話諮問委員会）が示す一般通信プロトコル
を７段階に分けたＯＳＩ参照モデルの第一層にあたる物
理層におけるデータ信号回路、制御信号回路、同期信号
回路に関するインタフェース回路において、ＲＳ−４２
２Ａ（Ｖ．１１）とＲＳ−２３２Ｃ（登録商標）（Ｖ．
２４／２８）を規定する異なる複数種の物理的インタフ
ェース回路を同一基板に実装し、ソフトウェアにより設
定を変更することによって、自由に物理的インタフェー
ス回路を選択できるようにする。
ルの物理層に関するインタフェース回路において、イン
タフェースの変更を行う度に、実装する基板を取り変え
て再設定する使い勝手性の悪さを解消し、かつ低価格の
マルチプロトコルインタフェース回路を提供する。 【解決手段】 ＩＳＯ（国際標準化機構）とＣＣＩＴＴ
（国際電信電話諮問委員会）が示す一般通信プロトコル
を７段階に分けたＯＳＩ参照モデルの第一層にあたる物
理層におけるデータ信号回路、制御信号回路、同期信号
回路に関するインタフェース回路において、ＲＳ−４２
２Ａ（Ｖ．１１）とＲＳ−２３２Ｃ（登録商標）（Ｖ．
２４／２８）を規定する異なる複数種の物理的インタフ
ェース回路を同一基板に実装し、ソフトウェアにより設
定を変更することによって、自由に物理的インタフェー
ス回路を選択できるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＳＯ（Internat
ional Organization for Standardization：国際標準化
機構）と、ＣＣＩＴＴ（International Telegraph and
Consultative Committee：国際電信電話諮問委員会）が
示す一般通信プロトコルを７段階に分けたＯＳＩ（Open
Systems Interconnection：開放型システム間相互接
続）参照モデルにおいて、第一層にあたる物理層におけ
るデータ信号回路、制御信号回路、同期信号回路を有す
るインタフェース回路に関するもので、更に詳しくは、
シリアル伝送インタフェースのＲＳ−４２２Ａ（Ｖ．１
１）と、ＲＳ−２３２Ｃ（Ｖ．２４／２８）を規定する
マルチプロトコルのインタフェース回路に関するもので
ある。
ional Organization for Standardization：国際標準化
機構）と、ＣＣＩＴＴ（International Telegraph and
Consultative Committee：国際電信電話諮問委員会）が
示す一般通信プロトコルを７段階に分けたＯＳＩ（Open
Systems Interconnection：開放型システム間相互接
続）参照モデルにおいて、第一層にあたる物理層におけ
るデータ信号回路、制御信号回路、同期信号回路を有す
るインタフェース回路に関するもので、更に詳しくは、
シリアル伝送インタフェースのＲＳ−４２２Ａ（Ｖ．１
１）と、ＲＳ−２３２Ｃ（Ｖ．２４／２８）を規定する
マルチプロトコルのインタフェース回路に関するもので
ある。
【０００２】
【従来の技術】従来の技術では、例えば、ＯＳＩ参照モ
デルの第一層を規定したＲＳ−４２２Ａ（Ｖ．１１）
と、ＲＳ−２３２Ｃ（Ｖ．２４／２８）は、信号の伝送
方式が異なるため、これらのインタフェースに応じた複
数種の基板を必要とし、同期信号はスイッチの設定によ
って変更していた。このため、インタフェースを変更す
るときは、基板を取り変えて再設定しなければならなか
った。
デルの第一層を規定したＲＳ−４２２Ａ（Ｖ．１１）
と、ＲＳ−２３２Ｃ（Ｖ．２４／２８）は、信号の伝送
方式が異なるため、これらのインタフェースに応じた複
数種の基板を必要とし、同期信号はスイッチの設定によ
って変更していた。このため、インタフェースを変更す
るときは、基板を取り変えて再設定しなければならなか
った。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
インタフェース回路においては、インタフェースを変更
する度に、実装する基板を取り変え、再設定することが
必要で、使い勝手性が悪い上、コストが高くなる問題が
有った。
インタフェース回路においては、インタフェースを変更
する度に、実装する基板を取り変え、再設定することが
必要で、使い勝手性が悪い上、コストが高くなる問題が
有った。
【０００４】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、例えば、ＲＳ−４２２Ａ（Ｖ．１１）と
ＲＳ−２３２Ｃ（Ｖ．２４／２８）というように、異な
る複数種の物理的インタフェース回路を同一基板に納
め、ソフトウェアにより該物理的インタフェースを択一
的に選択し、各種設定ができるようにしたものである。
また、ＯＳＩ参照モデルの第二層以上は、第一層に左右
されないので、同じ通信用ＬＳＩを使用し、基板の部品
実装面積を少なくし、物理的インタフェースのＲＳ−４
２２Ａ（Ｖ．１１）と、ＲＳ−２３２Ｃ（Ｖ．２４／２
８）のデータ信号回路、制御信号回路、同期信号回路を
ソフトウェアのビット操作で切り換えが出来る回路構成
にしたものである。高速のデータ伝送においては、同期
をとる必要があり、送信側と受信側が同一のタイミング
で動作するため、同期のマスターを送信側か受信側かを
決める必要がある。このため、同期信号回路は、送信側
同期、受信側同期をソフトウェアのビット操作で切り換
えが出来る回路構成にしたものである。その結果、例え
ば、複数チャネルのＲＳ−４２２Ａ（Ｖ．１１）と、Ｒ
Ｓ−２３２Ｃ（Ｖ．２４／２８）というように、異なる
複数種の物理的インタフェース回路を同一基板に納める
ことによって、製作する基板が減り、装置の基板実装ス
ペースが小さくなり、制作費を削減することができる。
解決するため、例えば、ＲＳ−４２２Ａ（Ｖ．１１）と
ＲＳ−２３２Ｃ（Ｖ．２４／２８）というように、異な
る複数種の物理的インタフェース回路を同一基板に納
め、ソフトウェアにより該物理的インタフェースを択一
的に選択し、各種設定ができるようにしたものである。
また、ＯＳＩ参照モデルの第二層以上は、第一層に左右
されないので、同じ通信用ＬＳＩを使用し、基板の部品
実装面積を少なくし、物理的インタフェースのＲＳ−４
２２Ａ（Ｖ．１１）と、ＲＳ−２３２Ｃ（Ｖ．２４／２
８）のデータ信号回路、制御信号回路、同期信号回路を
ソフトウェアのビット操作で切り換えが出来る回路構成
にしたものである。高速のデータ伝送においては、同期
をとる必要があり、送信側と受信側が同一のタイミング
で動作するため、同期のマスターを送信側か受信側かを
決める必要がある。このため、同期信号回路は、送信側
同期、受信側同期をソフトウェアのビット操作で切り換
えが出来る回路構成にしたものである。その結果、例え
ば、複数チャネルのＲＳ−４２２Ａ（Ｖ．１１）と、Ｒ
Ｓ−２３２Ｃ（Ｖ．２４／２８）というように、異なる
複数種の物理的インタフェース回路を同一基板に納める
ことによって、製作する基板が減り、装置の基板実装ス
ペースが小さくなり、制作費を削減することができる。
【０００５】
【発明の実施の形態】以下、本発明の一実施例を図１と
図２を参照して説明する。図１に示す様に、ＯＳＩ参照
モデルの第三層から第七層までは、ＭＰＵ７で制御す
る。ＯＳＩ参照モデルの第二層は、通信用ＬＳＩ１で制
御する。ＯＳＩ参照モデルの第一層は、各切り換え回路
４〜６で行い設定をする。ＭＰＵ７は、通信用ＬＳＩ１
と各切り換え回路４〜６を設定することによって、ＯＳ
Ｉ参照モデルの第一層から第七層を制御することが出来
る。
図２を参照して説明する。図１に示す様に、ＯＳＩ参照
モデルの第三層から第七層までは、ＭＰＵ７で制御す
る。ＯＳＩ参照モデルの第二層は、通信用ＬＳＩ１で制
御する。ＯＳＩ参照モデルの第一層は、各切り換え回路
４〜６で行い設定をする。ＭＰＵ７は、通信用ＬＳＩ１
と各切り換え回路４〜６を設定することによって、ＯＳ
Ｉ参照モデルの第一層から第七層を制御することが出来
る。
【０００６】図２において、データ信号線８と制御信号
線９と受信同期信号線１０は、直接ＲＳ−４２２Ａ
（Ｖ．１１）インタフェース２とＲＳ−２３２Ｃ（Ｖ．
２４／２８）インタフェース３に接続され、送信同期信
号線１１はＲＳ−４２２Ａ（Ｖ．１１）インタフェース
２に直接接続されるが、ＲＳ−２３２Ｃ（Ｖ．２４／２
８）インタフェース３については、送信同期信号切り換
え回路１４によって、送信同期信号の送信線１２と送信
同期信号の受信線１３を切り換えてＲＳ−２３２Ｃ
（Ｖ．２４／２８）インタフェース３に接続される。こ
のＲＳ−４２２Ａ（Ｖ．１１）インタフェース２とＲＳ
−２３２Ｃ（Ｖ．２４／２８）インタフェース３の切り
換えは、インタフェースの切り換え線１５によって行
う。使用しないインタフェースは、入出力端子をハイイ
ンピーダンス状態にして、他への影響を行さないように
する。インタフェースの切り換えは、例えば、２ビット
を設定するだけでよい。
線９と受信同期信号線１０は、直接ＲＳ−４２２Ａ
（Ｖ．１１）インタフェース２とＲＳ−２３２Ｃ（Ｖ．
２４／２８）インタフェース３に接続され、送信同期信
号線１１はＲＳ−４２２Ａ（Ｖ．１１）インタフェース
２に直接接続されるが、ＲＳ−２３２Ｃ（Ｖ．２４／２
８）インタフェース３については、送信同期信号切り換
え回路１４によって、送信同期信号の送信線１２と送信
同期信号の受信線１３を切り換えてＲＳ−２３２Ｃ
（Ｖ．２４／２８）インタフェース３に接続される。こ
のＲＳ−４２２Ａ（Ｖ．１１）インタフェース２とＲＳ
−２３２Ｃ（Ｖ．２４／２８）インタフェース３の切り
換えは、インタフェースの切り換え線１５によって行
う。使用しないインタフェースは、入出力端子をハイイ
ンピーダンス状態にして、他への影響を行さないように
する。インタフェースの切り換えは、例えば、２ビット
を設定するだけでよい。
【０００７】更に、受信同期信号線１０に、クロック周
波数測定回路を挿入することによりクロック周波数を測
定し、ＭＰＵ７に取り込むことによって、送信の同期速
度を自動変更することが可能となる。したがって、一方
の送信の同期速度を変更すれば、他方の送信の同期速度
を容易に変更でき、遠隔地からの設定変更を行うことが
できる。
波数測定回路を挿入することによりクロック周波数を測
定し、ＭＰＵ７に取り込むことによって、送信の同期速
度を自動変更することが可能となる。したがって、一方
の送信の同期速度を変更すれば、他方の送信の同期速度
を容易に変更でき、遠隔地からの設定変更を行うことが
できる。
【０００８】
【発明の効果】以上説明したように本発明によれば、基
板の共通化による調整作業の統一化を図ることができ
る。また、ＯＳＩ参照モデルの第一層はハードウェア重
視の設定であるが、本発明により、ソフトウェアで設定
できるようになるため、ＯＳＩ参照モデルの第一層から
第七層まで、全てソフトウェアで管理することが出来
る。さらに、シリアル伝送インタフェースの同期信号の
設定を変更するとき、ソフトウェアの初期設定を変更す
ればよいので、遠隔からの設定変更が可能となる。
板の共通化による調整作業の統一化を図ることができ
る。また、ＯＳＩ参照モデルの第一層はハードウェア重
視の設定であるが、本発明により、ソフトウェアで設定
できるようになるため、ＯＳＩ参照モデルの第一層から
第七層まで、全てソフトウェアで管理することが出来
る。さらに、シリアル伝送インタフェースの同期信号の
設定を変更するとき、ソフトウェアの初期設定を変更す
ればよいので、遠隔からの設定変更が可能となる。
【図１】本発明の一実施例のインタフェース回路を示す
ブロック図。
ブロック図。
【図２】本発明の一実施例のインタフェース切り換え回
路を示すブロック図。
路を示すブロック図。
１：通信用ＬＳＩ（ＯＳＩ参照モデルの第二層を決定す
る）、２：ＲＳ−４２２Ａ（Ｖ．１１）インタフェー
ス、３：ＲＳ−２３２Ｃ（Ｖ．２４／２８）インタフェ
ース、４：データ信号切り換え回路、 ５：制御信号
切り換え回路、６：同期信号切り換え回路、 ７：
ＭＰＵ(メインプロセッサユニット)、８：データ信号
線、 ９：制御信号線、１０：受信同期信
号線、 １１：送信同期信号線、１２：送信同
期信号の送信線、 １３：送信同期信号の受信線、１
４：送信同期信号の切り換え線回路、１５：インタフェ
ースの切り換え線。
る）、２：ＲＳ−４２２Ａ（Ｖ．１１）インタフェー
ス、３：ＲＳ−２３２Ｃ（Ｖ．２４／２８）インタフェ
ース、４：データ信号切り換え回路、 ５：制御信号
切り換え回路、６：同期信号切り換え回路、 ７：
ＭＰＵ(メインプロセッサユニット)、８：データ信号
線、 ９：制御信号線、１０：受信同期信
号線、 １１：送信同期信号線、１２：送信同
期信号の送信線、 １３：送信同期信号の受信線、１
４：送信同期信号の切り換え線回路、１５：インタフェ
ースの切り換え線。
Claims (1)
- 【請求項１】 一般通信プロトコルを７段階に分けたＯ
ＳＩ参照モデルの第一層にあたる物理層におけるデータ
信号回路、制御信号回路、同期信号回路を有するインタ
フェース回路において、 異なる複数種の物理的インタフェース回路を同一基板に
備え、上記異なる複数種の物理的インタフェース回路を
択一的に選択する選択手段を備えることを特徴とするマ
ルチプロトコルインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9042256A JPH10243045A (ja) | 1997-02-26 | 1997-02-26 | マルチプロトコルインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9042256A JPH10243045A (ja) | 1997-02-26 | 1997-02-26 | マルチプロトコルインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10243045A true JPH10243045A (ja) | 1998-09-11 |
Family
ID=12630958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9042256A Pending JPH10243045A (ja) | 1997-02-26 | 1997-02-26 | マルチプロトコルインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10243045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311315B1 (ko) * | 1999-08-31 | 2001-10-18 | 박원배 | 고속 데이터 전달 경로를 이용한 프로토콜 처리 시스템 |
| KR100621571B1 (ko) | 2004-06-25 | 2006-09-14 | 삼성전자주식회사 | 네트워크 중계장치 및 중계 방법 |
| US8010828B2 (en) | 2006-01-31 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method of providing interoperatibility of different network devices capable of error handling and network device using the same |
-
1997
- 1997-02-26 JP JP9042256A patent/JPH10243045A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311315B1 (ko) * | 1999-08-31 | 2001-10-18 | 박원배 | 고속 데이터 전달 경로를 이용한 프로토콜 처리 시스템 |
| KR100621571B1 (ko) | 2004-06-25 | 2006-09-14 | 삼성전자주식회사 | 네트워크 중계장치 및 중계 방법 |
| US8010828B2 (en) | 2006-01-31 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method of providing interoperatibility of different network devices capable of error handling and network device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890680B2 (en) | Physical layer device having a serdes pass through mode | |
| JP3521233B2 (ja) | Ｓｍｉｉ規格による装置間のデータ転送中継装置及びその方法 | |
| JP2001211228A (ja) | 電話端末装置 | |
| CN101641889A (zh) | 同步网络设备 | |
| JP2000269990A (ja) | 通信制御装置 | |
| JPH10243045A (ja) | マルチプロトコルインタフェース回路 | |
| US6744837B1 (en) | Clock switching circuit | |
| JP2006304011A (ja) | インタフェース回路 | |
| JP3792556B2 (ja) | 通信回線テスト方法 | |
| KR100315689B1 (ko) | 시분할 다중화 버스 공유장치 | |
| KR100197438B1 (ko) | 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 | |
| KR100376731B1 (ko) | 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JPH11184808A (ja) | シリアル通信方法 | |
| JP2871644B2 (ja) | Ｐｈｓコードレスホン | |
| JP2718746B2 (ja) | 端末インタフェースの受信データ制御回路 | |
| JPH03192993A (ja) | ボタン電話装置 | |
| KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
| JP2901379B2 (ja) | リング状ネットワーク通信装置 | |
| KR20010046131A (ko) | 동기식 광전송시스템에서의 유니트 통합 방법 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| KR20040069347A (ko) | 주변장치 ｉｃ에서 동작 파라미터를 설정하는 방법 및상기 방법을 실행하는 장치 | |
| JP2001308940A (ja) | 通信速度切替装置 | |
| JPH1188468A (ja) | データ伝送速度決定方法 | |
| JPH02180445A (ja) | データ通信切替方式 |