JP2001308940A

JP2001308940A - 通信速度切替装置

Info

Publication number: JP2001308940A
Application number: JP2000126093A
Authority: JP
Inventors: Isao Sonoda; 功園田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-04-26
Filing date: 2000-04-26
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】ハードウェアやソフトウェアの負担が少ない
同期通信方式における通信速度切替制御を実現する。【解決手段】比較的高速で通信する高速データ通信お
よび比較的低速で通信する低速データ通信の少なくとも
２種の通信速度を有し、クロックパルスに同期してデー
タの送受信を行う同期通信方式に用いられる通信速度切
替装置であって、クロック入力と速度切替信号とを入力
とし、この速度切替信号が入力されることにより、クロ
ック入力とパルス数の異なるクロック出力を得るクロッ
ク切替回路１を備えており、このクロック切替回路１
は、３個のＮＡＮＤゲート１１，１２，１３と、１個の
インバータ１４と、４個のＤタイプフリップフロップ１
５，１６，１７，１８と、１個のＡＮＤ回路１９とで構
成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック信号を有
し、クロック信号の立ち上がり若しくは立ち下がりに同
期してデータ通信を行う同期通信方式に用いられる通信
速度切替装置に係り、より詳細には、比較的高速で通信
する高速データ通信および比較的低速で通信する低速デ
ータ通信の少なくとも２種の通信速度を有する通信速度
切替装置に関する。

【０００２】

【従来の技術】従来より、クロック信号を切り替える技
術として、特開平７−３２１８７４号公報に記載のデー
タ通信装置がある。

【０００３】このデータ通信装置はモデム装置であっ
て、図１７に示すように、通信端末Ｔと電話回線Ｌ１，
Ｌ２との間に介挿されており、ＮＣＵ８１と、変復調回
路８２と、通信データを処理するデータ処理ＣＰＵ８３
と、一定周波数のクロックＣＫを発生するクロック発生
回路８４と、このクロックＣＫを基にしてデータ処理Ｃ
ＰＵ８３に動作クロックＸＩＮを供給するクロックコン
トロール回路８５と、このクロックコントロール回路８
５およびデータ処理ＣＰＵ８３のリセット信号ＲＳＴを
発生するリセット回路８６とを備えている。そして、ク
ロックコントロール回路８５は、クロック発生回路８４
より発生されるクロックＣＫを分周して分周クロックＣ
Ｋ１〜ＣＫ８を得る分周器８５ａ，８５ｂと、データ処
理ＣＰＵ８３から与えられたクロック切替信号（Ｐ１，
Ｐ２，Ｐ３）に応じて分周クロックＣＫ１〜ＣＫ８のい
ずれかを選択し、動作クロックＸＩＮとしてデータ処理
ＣＰＵ８３に出力するデータセレクタ８５ｃとから構成
されている。

【０００４】すなわち、このモデム装置は、データ処理
ＣＰＵ８３より使用する通信速度を取得し、その通信速
度に応じてクロック切替信号Ｐ１〜Ｐ３を変更する。ク
ロックコントロール回路８５は、このクロック切替信号
Ｐ１〜Ｐ３に応じて分周クロックＣＫ１〜ＣＫ８のいず
れかを選択し、通信速度が高速のときはデータ処理ＣＰ
Ｕ８３の動作クロックＸＩＮの周波数を高くし、通信速
度が低速のときにはデータ処理ＣＰＵ８３の動作クロッ
クＸＩＮの周波数を低くする。

【０００５】このような動作クロックＸＩＮの切り替え
を行うことにより、データ処理能力が過剰となることが
無く、かつ無駄な電力消費を抑えることができるデータ
通信装置を提供している。

【０００６】

【発明が解決しようとする課題】しかしながら、上記し
た従来のデータ通信装置では、データ処理ＣＰＵ８３の
クロック速度を、モデムの通信速度に応じて切り替える
構成となっているため、例えば、通信実行中にデータ量
が少なくなったような場合でも、モデムの通信速度に応
じたクロック速度を維持することになる。つまり、通信
実行中のデータ量に応じてリアルタイムに通信速度を変
更することができないといった問題があった。そのた
め、通信実行中のデータ量が少なくなっているにも関わ
らず、消費電力を低減することができないといった問題
があった。

【０００７】ところで、近年、インターネットの普及に
伴い、高速データ通信の需要が高まっている。インター
ネットの利用方法として一般にＷＷＷ（World Wide We
b）のブラウザと電子メールとがあるが、画像表示を伴
うＷＷＷブラウザは高速性が特に要求されるのに対し、
文字データが主体となる電子メールはＷＷＷブラウザと
比較した場合、高速性は余り重要ではない。また、将
来、動画の通信が普及した場合、通信の高速性に対する
要求は、「動画データ＞静止画データ＞文字データ」の
順となり、データ通信を行うユーザは、必要とするデー
タに応じて通信速度を変更するようになると考えられ
る。

【０００８】本発明は上記の問題点と今後生じるであろ
う上記の需要とに鑑みて創案されたもので、その目的
は、ハードウェアやソフトウェアの負担が少ない同期通
信方式における通信速度切替装置を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明の通信速度切替装置は、比較的高速で通信す
る高速データ通信および比較的低速で通信する低速デー
タ通信の少なくとも２種の通信速度を有し、クロックパ
ルスに同期してデータの送受信を行う同期通信方式に用
いられる通信速度切替装置であって、第１のクロックと
速度切替信号とを入力とし、この速度切替信号が入力さ
れることにより、前記第１のクロックとパルス数の異な
る第２のクロックを出力するクロック切替部を備え、こ
の第２のクロックに送受信データを乗せることにより、
通信すべきデータの間引きを行ってデータ通信速度を変
更することを特徴とする。

【００１０】クロックに同期してデータ通信を行う同期
通信方式において、通信速度を変更する方法としては、
（ａ）クロックを切り替える、（ｂ）データを間引いて
クロックに乗せる、といった２つの方法が考えられる。
（ａ）の方法では、通信速度の切り替えを行う場合、ク
ロック供給元がクロックを切り替える必要があり、その
ためのハードウェアが必要となる。また、（ｂ）の方法
では、ソフトウェアでデータを乗せるべきクロックを常
に監視する必要があり、ソフトウェアの負担が大きくな
る。また、通信はリアルタイムで行う必要があり、その
分ＣＰＵの負担も大きくなる。

【００１１】そこで、上記のような特徴を有する本発明
によれば、通信速度を切り替えるための速度切替信号
と、クロックパルスの数を変化させるためのハードウェ
アであるクロック切替部とを備えており、この速度切替
信号によりクロック切替部を切り替えて、データを乗せ
るべきクロックを出力するように構成することで、上記
（ｂ）の方法を、ソフトウェアの負担無しに、かつＣＰ
Ｕの負担も軽減して実現している。

【００１２】また、本発明の通信速度切替装置は、上記
構成において、前記クロック切替部を複数個備えるとと
もに、これらクロック切替部に入力される速度切替信号
の切替タイミングを調整することを特徴とする。

【００１３】このような特徴を有する本発明によれば、
各々の速度切替信号の切替タイミングを変更することに
より、クロックパルスの発生位置が異なる複数の信号を
生成することができる。また、クロック切替部を、Ｄタ
イプフリップフロップと、ＮＡＮＤゲートと、ＡＮＤゲ
ートと、インバータとで構成し、複数の信号のＡＮＤや
ＯＲをとること、および速度切替信号の切替タイミング
を制御することで、３種類以上の速度切替が可能とな
る。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００１５】図１は、本発明の通信速度切替装置の一実
施形態であるクロック切替回路を含む同期通信方式の通
信システムの概略構成図である。

【００１６】この通信システムは、電子機器Ａ、クロッ
ク切替回路１、電子機器Ｂからなる。すなわち、クロッ
ク切替回路１は、電子機器Ａから供給されるクロック入
力および速度切替信号に基づいて、このクロック入力と
パルス数の異なるクロック出力を生成し、これを電子機
器Ｂのクロックとして出力するようになっている。電子
機器Ａおよび電子機器Ｂは、このクロック切替回路１か
らのクロック出力に同期して互いにデータ交換を行う。

【００１７】電子機器Ａ、Ｂおよびクロック切替回路１
の接続は、電子機器Ａと電子機器Ｂとを、クロック切替
回路１を内蔵したケーブルで接続する構成とするのが一
般的であるが、図２に示すように、電子機器Ａの中にク
ロック切替回路１を内蔵するように構成してもよく、ま
た図３に示すように、電子機器Ｂの中にクロック切替回
路１を内蔵するように構成してもよい。図２は、クロッ
ク切替回路１を電子機器Ａに内蔵することで、速度切替
信号を内部制御（電子機器Ａ内部での制御）とした例を
示し、図３は、クロック切替回路１を電子機器Ｂに内蔵
することで、速度切替信号を外部制御（電子機器Ａから
の制御）とした例を示している。

【００１８】図４は、クロック切替回路１の一実施例を
示しており、通常の通信速度と、通常の１／２の通信速
度との切り替えを行うための回路構成例を示している。

【００１９】このクロック切替回路１は、３個のＮＡＮ
Ｄゲート１１，１２，１３と、１個のインバータ１４
と、４個のＤタイプフリップフロップ（以下、Ｄフリッ
プフロップという）１５，１６，１７，１８と、１個の
ＡＮＤ回路１９とで構成されている。

【００２０】すなわち、４個のＤフリップフロップ１
５，１６，１７，１８が並列に接続（すなわち、前段の
ＤフリップフロップのＱ出力が後段のＤフリップフロッ
プのＤ入力に接続）されており、最後のＤフリップフロ
ップ１８の出力が、ＡＮＤゲータ１９の一方の入力に導
かれている。また、Ｄフリップフロップ１８の出力は、
並列に接続された２個のＮＡＮＤゲート１１，１２のそ
れぞれの一方の入力にも導かれている。

【００２１】また、４個のＤフリップフロップ１５，１
６，１７，１８のクロック入力ＣＫには、電子機器Ａか
らのクロック入力が、インバータ１４を介して導かれて
いるとともに、このクロック入力はＡＮＤゲート１９の
他方の入力にも導かれている。また、４個のＤフリップ
フロップ１５，１６，１７，１８のコントロール入力Ｃ
ＬＲには、電子機器Ａからの速度切替信号が導かれてい
る。

【００２２】また、並列に接続された２個のＮＡＮＤゲ
ート１１，１２の出力が、他の１個のＮＡＮＤゲート１
３のそれぞれの入力に接続されており、ＮＡＮＤゲート
１３の出力が、最初のＤフリップフロップ１５のＤ入力
に接続されている。また、このＤフリップフロップ１５
のＱ出力は、ＮＡＮＤゲート１１の他方の入力にも接続
されており、ＮＡＮＤゲート１２の他方の入力はプルア
ップされている。すなわち、ＮＡＮＤゲート１２の他方
の入力は、常に”Ｈ”状態となっている。

【００２３】次に、上記構成のクロック切替回路１を用
いた通信速度の切り替え制御について、図５に示す各部
のタイミングチャート、および図６ないし図１４に示す
各タイミングでの出力信号例を参照して説明する。な
お、以下の説明では、通信すべきデータは、クロックの
立ち上がりで準備し、クロックの立ち下がりで確定する
ものとする。

【００２４】通信速度の切り替えは、各Ｄフリップフロ
ップ１５，１６，１７，１８のＣＬＲに入力される”
Ｌ”または”Ｈ”の速度切替信号によって行われる。以
下では、速度切替信号が”Ｌ”の場合と”Ｈ”の場合と
に分けて説明する。また、”Ｈ”の場合には、さらに各
Ｄフリップフロップ１５，１６，１７のＱ出力およびＤ
フリップフロップ１８の／Ｑ出力の状態に応じた〜
の状態に場合分けして説明する。

【００２５】（１）速度切替信号＝”Ｌ”の場合速度切替信号＝”Ｌ”の場合は、Ｄフリップフロップ１
８のＣＬＲ入力が”Ｌ”のため、Ｄフリップフロップ１
８の／Ｑ出力（ｄ）は”Ｈ”となる。このＤフリップフ
ロップ１８の／Ｑ出力（ｄ）は、ＡＮＤゲート１９の一
方の入力に接続されており、この入力が”Ｈ”となるた
め、ＡＮＤゲート１９の他方の入力に入力されるクロッ
ク入力がそのままクロック出力となる。すなわち、クロ
ック入力＝クロック出力となる。これは、図５に示すタ
イミングチャートでは期間Ｔ０に相当する。

【００２６】（２）速度切替信号＝”Ｈ”の場合次ち、速度切替信号＝”Ｈ”の場合について、上記した
ように状態〜状態に分けて説明する。

【００２７】［状態］状態は、速度切替信号を”
Ｌ”から”Ｈ”に切り替えてからクロック入力が最初に
立ち下がるまでの期間であり、図５では期間Ｔ１に相当
する。

【００２８】この期間Ｔ１は、ＣＬＲ入力は”Ｈ”であ
るが、各Ｄフリップフロップ１５，１６，１７のＱ出力
（ａ，ｂ，ｃ）およびＤフリップフロップ１８の／Ｑ出
力（ｄ）は、以前の状態が保持されているため、速度切
替信号＝”Ｌ”の状態と同じく、ａ＝”Ｌ”、ｂ＝”
Ｌ”、ｃ＝”Ｌ”、ｄ＝”Ｈ”であり（図６参照）、ク
ロック入力＝クロック出力となる。

【００２９】［状態］状態は、図５では期間Ｔ２に
相当する。すなわち、この期間Ｔ２は、各Ｄフリップフ
ロップ１５〜１８のＣＫ入力に立ち上がりパルスが供給
されているため、各Ｄフリップフロップ１５〜１８のＤ
入力の状態がＱ出力へシフトされる。その結果、ａ＝”
Ｈ”、ｂ＝”Ｌ”、ｃ＝”Ｌ”、ｄ＝”Ｈ”となり（図
７参照）、クロック入力＝クロック出力となる。

【００３０】［状態、状態］状態は、図５では期
間Ｔ３に相当し、状態は、図５では期間Ｔ４に相当す
る。すなわち、この期間Ｔ３，Ｔ４は、各Ｄフリップフ
ロップ１５〜１８のＣＫ入力に立ち上がりパルスが供給
されているため、各Ｄフリップフロップ１５〜１８のＤ
入力の状態がＱ出力へシフトされる。その結果、状態
（期間Ｔ３）では、ａ＝”Ｈ”、ｂ＝”Ｈ”、ｃ＝”
Ｌ”、ｄ＝”Ｈ”となり（図８参照）、状態（期間Ｔ
４）では、ａ＝”Ｈ”、ｂ＝”Ｈ”、ｃ＝”Ｈ”、ｄ
＝”Ｈ”となる（図９参照）。すなわち、いずれの状態
も、ｄ＝”Ｈ”であるため、クロック入力＝クロック出
力の状態を保つことになる。

【００３１】［状態］この状態は、図５では期間Ｔ
５に相当する。すなわち、この期間Ｔ５は、各Ｄフリッ
プフロップ１５〜１８のＣＫ入力に立ち上がりパルスが
供給されているため、各Ｄフリップフロップ１５〜１８
のＤ入力の状態がＱ出力へシフトされる。その結果、ａ
＝”Ｈ”、ｂ＝”Ｈ”、ｃ＝”Ｈ”、ｄ＝”Ｌ”となる
（図１０参照）。すなわち、ＡＮＤゲート１９の一方の
入力が”Ｌ”となるため、クロック出力は、ＡＮＤゲー
ト１９の他方の入力に与えられるクロック入力の状態に
関わらず”Ｌ”固定となる。また、ＡＮＤゲート１９の
クロック出力が”Ｈ”から”Ｌ”に変化することによっ
て、ＮＡＮＤゲート１３の出力が、”Ｈ”から”Ｌ”に
変化する。

【００３２】［状態〜状態］この状態〜状態
は、図５ではそれぞれ期間Ｔ６〜Ｔ８に相当する。すな
わち、これらの期間Ｔ６〜Ｔ８は、これまでの状態と同
様、各Ｄフリップフロップ１５〜１８のＣＫ入力に立ち
上がりパルスが供給されているため、各Ｄフリップフロ
ップ１５〜１８のＤ入力の状態がＱ出力へシフトされる
が、図５に示すように、ｄ＝”Ｌ”の状態を保つため、
クロック出力は、クロック入力の状態に関わらず”Ｌ”
固定となる（図１１〜図１３参照）。

【００３３】［状態］この状態は、図５では期間Ｔ
９に相当する。すなわち、この期間Ｔ９は、Ｄフリップ
フロップ１８のＤ入力の状態（ｃ＝”Ｌ”）がＱ出力に
シフトされることで、／Ｑ出力はｄ＝”Ｈ”となる（図
１４参照）。その結果、再び、クロック出力＝クロック
入力となる。また、状態は、状態と同じであり、速
度切替信号＝”Ｈ”の間は、クロック入力の立ち下がり
エッジで状態〜状態を繰り返す。なお、速度切替信
号を”Ｌ”にすると、即座にｄ＝”Ｌ”となり、クロッ
ク出力＝クロック入力となる。

【００３４】以上、説明した内容をまとめると、速度切
替信号＝”Ｈ”の状態では、状態〜状態の間（期間
Ｔ１〜期間Ｔ４の間）はｄ＝”Ｈ”であり、クロック出
力＝クロック入力となる。また、状態〜状態の間
（期間Ｔ５〜期間Ｔ８の間）はｄ＝”Ｌ”であり、クロ
ック出力＝”Ｌ”となる。また、状態以降は再びｄ
＝”Ｈ”となり、クロック出力＝クロック入力となる。
一方、速度切替信号＝”Ｌ”の状態では、常にクロック
出力＝クロック入力となる。

【００３５】ここで、図５に示す通り、状態〜状態
の間（期間Ｔ５〜期間Ｔ８の間）は、クロック出力は常
に”Ｌ”であり、立ち上がりエッジは無い。そのため、
状態の間（期間Ｔ４の間）に準備され、時刻ｔ５にお
いて確定したデータ（ｂ３）は、状態（期間Ｔ９）の
最初の立ち上がりエッジまで保持されることになる。見
方を変えると、データｂ０〜ｂ２は、１クロックで１ビ
ットのデータ転送を行っていたのに対し、データｂ３は
５クロックで１ビットのデータ転送を行ったことにな
る。すなわち、本来４ビットでデータ転送可能なｂ０〜
ｂ３のデータを、８クロックかけてデータ転送したこと
になり、これは１／２の通信速度でデータ転送したこと
になる。

【００３６】従って、このようなデータ転送機能を有す
る本発明のクロック切替回路１を装備したデータ端末
（電子機器）は、速度切替信号を”Ｌ”から”Ｈ”、”
Ｈ”から”Ｌ”に切り替えて、クロックの立ち上がりに
同期したデータ転送を行うことで、容易に２種の通信速
度を得ることができる。

【００３７】図１５は、本発明の通信速度切替装置の他
の実施形態を示しており、通常の通信速度、１／２の通
信速度、および１／４の通信速度の３種の通信速度を実
現する実施形態のシステム構成図である。

【００３８】この実施形態では、図４に示したクロック
切替回路１を並列に２個配置し、クロック入力を第１ク
ロック切替回路１ａおよび第２クロック切替回路１ｂに
入力するとともに、第１速度切替信号を第１クロック切
替回路１ａに入力し、第２速度切替信号を第２クロック
切替回路１ｂに入力している。また、第１クロック切替
回路１ａから出力される第１クロック出力を、ＡＮＤゲ
ート２１の一方の入力に導き、第２クロック切替回路１
ｂから出力される第２クロック出力をＡＮＤゲート２１
の他方の入力に導くことによって、ＡＮＤゲート２１か
ら第３クロック出力を導き出す構成となっている。

【００３９】上記構成において、第１速度切替信号を図
１６に示すタイミングで操作することにより、同図に示
すタイミングの第１クロック出力を得る。このタイミン
グでは、第２速度切替信号＝”Ｌ”のため、第２クロッ
ク出力＝クロック入力であり、従って、第３クロック出
力＝クロック入力である。この状態は、図５に示したタ
イミングチャートの状態と同じであり、第３クロック出
力に同期したデータ送受を行うことにより、クロック入
力の１／２の通信速度でデータ通信を行うことができ
る。

【００４０】また、第２速度切替信号を図１６に示すタ
イミングで操作することにより、同図に示すタイミング
の第２クロック出力を得る。この第２クロック出力は、
第１クロック出力と比較して、２クロック分遅延した信
号となる。従って、第２クロック出力と第１クロック出
力の論理積をとることにより、第３クロック出力は、図
１６に示すタイミングチャートに示す形となる。この第
３クロック出力は、クロック入力に対し、２クロック分
有効、６クロック分無効の信号である。従って、この第
３クロック出力に同期したデータ送受を行うことによ
り、クロック入力の１／４の通信速度でデータ通信を行
うことができる。

【００４１】なお、上記の実施形態では、通常の通信速
度、１／２の通信速度、１／４の通信速度の３種の通信
速度の場合を例示したが、第１および第２速度切替信号
の切替タイミングや第１および第２クロック出力の合成
を他のゲートで実施することにより、第３クロック出力
の出力パターンを様々に変化させることができる。言い
換えると、簡易な回路と第１および第２速度切替信号と
の組み合わせで、様々な通信速度でデータ通信を行うこ
とができる。

【００４２】

【発明の効果】本発明によれば、通信速度を切り替える
ための速度切替信号と、クロックパルスの数を変化させ
るためのハードウェアであるクロック切替部とを備えて
おり、この速度切替信号によりクロック切替部を切り替
えて、データを乗せるべきクロックを出力するように構
成している。すなわち、簡単なハードウェアと速度切替
信号とで、データを間引いてクロックに乗せるといった
方法による通信速度の切り替えを実現することができる
ので、ソフトウェアの負担を無くすとともに、ＣＰＵの
負担も軽減することができる。

【００４３】また、本発明によれば、クロック切替部を
複数個備えるとともに、これらクロック切替部に入力さ
れる速度切替信号の切替タイミングを調整することによ
り、クロックパルスの発生位置が異なる複数の信号を生
成することができる。また、本発明によれば、クロック
切替部を、Ｄタイプフリップフロップや、ＮＡＮＤゲー
ト、ＡＮＤゲート、インバータといった単機能の論理ゲ
ートの組み合わせで構成することができる。

【図面の簡単な説明】

【図１】本発明の通信速度切替装置の一実施形態である
クロック切替回路を含む同期通信方式の通信システムの
概略構成図である。

【図２】本発明の通信速度切替装置であるクロック切替
回路を含む同期通信方式の他の構成例を示す概略図であ
る。

【図３】本発明の通信速度切替装置であるクロック切替
回路を含む同期通信方式の他の構成例を示す概略図であ
る。

【図４】クロック切替回路の一実施例を示しており、通
常の通信速度と、通常の１／２の通信速度との切り替え
を行うための回路構成を示すブロック図である。

【図５】図４に示すクロック切替回路を用いた通信速度
の切り替え動作制御を示すタイミングチャートである。

【図６】切り替え動作制御の任意のタイミングでの出力
信号例を示す説明図である。

【図７】切り替え動作制御の任意のタイミングでの出力
信号例を示す説明図である。

【図８】切り替え動作制御の任意のタイミングでの出力
信号例を示す説明図である。

【図９】切り替え動作制御の任意のタイミングでの出力
信号例を示す説明図である。

【図１０】切り替え動作制御の任意のタイミングでの出
力信号例を示す説明図である。

【図１１】切り替え動作制御の任意のタイミングでの出
力信号例を示す説明図である。

【図１２】切り替え動作制御の任意のタイミングでの出
力信号例を示す説明図である。

【図１３】切り替え動作制御の任意のタイミングでの出
力信号例を示す説明図である。

【図１４】切り替え動作制御の任意のタイミングでの出
力信号例を示す説明図である。

【図１５】本発明の通信速度切替装置の他の実施形態を
示しており、通常の通信速度、１／２の通信速度、およ
び１／４の通信速度の３種の通信速度を実現する実施形
態のシステム構成図である。

【図１６】図１５に示すクロック切替回路を用いた通信
速度の切り替え動作制御を示すタイミングチャートであ
る。

【図１７】従来の通信速度切替装置のシステム構成を示
すブロック図である。

【符号の説明】

１クロック切替回路１ａ第１クロック切替回路１ｂ第２クロック切替回路１１，１２，１３ＮＡＮＤゲート１４インバータ１５，１６，１７，１８Ｄタイプフリップフロップ１９，２１ＡＮＤ回路Ａ，Ｂ電子機器

Claims

【特許請求の範囲】

【請求項１】比較的高速で通信する高速データ通信お
よび比較的低速で通信する低速データ通信の少なくとも
２種の通信速度を有し、クロックパルスに同期してデー
タの送受信を行う同期通信方式に用いられる通信速度切
替装置であって、第１のクロックと速度切替信号とを入力とし、この速度
切替信号が入力されることにより、前記第１のクロック
とパルス数の異なる第２のクロックを出力するクロック
切替部を備え、この第２のクロックに送受信データを乗
せることにより、通信すべきデータの間引きを行ってデ
ータ通信速度を変更することを特徴とする通信速度切替
装置。
【請求項２】前記クロック切替部を複数個備えるとと
もに、これらクロック切替部に入力される速度切替信号
の切替タイミングを調整することにより、複数の速度切
替が可能な請求項１に記載の通信速度切替装置。
【請求項３】前記クロック切替部が、Ｄタイプフリッ
プフロップと、ＮＡＮＤゲートと、ＡＮＤゲートと、イ
ンバータとで構成されていることを特徴とする請求項１
または２に記載の通信速度切替装置。