CN101641889A - 同步网络设备 - Google Patents

同步网络设备 Download PDF

Info

Publication number
CN101641889A
CN101641889A CN200880009142A CN200880009142A CN101641889A CN 101641889 A CN101641889 A CN 101641889A CN 200880009142 A CN200880009142 A CN 200880009142A CN 200880009142 A CN200880009142 A CN 200880009142A CN 101641889 A CN101641889 A CN 101641889A
Authority
CN
China
Prior art keywords
clock
port
source
recovered
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880009142A
Other languages
English (en)
Other versions
CN101641889B (zh
Inventor
奥兹戴尔·巴堪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN101641889A publication Critical patent/CN101641889A/zh
Application granted granted Critical
Publication of CN101641889B publication Critical patent/CN101641889B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node

Abstract

用于对同步设备的多个端口之间的时钟进行同步的物理层设备和方法，其中在控制系统时执行的步骤包括选择将成为总控时钟的源的端口(302)。所选端口被认为从其链接伙伴的传送中恢复出总控时钟。多端口PHY IC被配置成输出该总控源端口的RX_CLK(304)。用于该总控源端口的TX_CLK被配置成从本地振荡器中取得(306)，并且用于所有其他端口的TX_CLK被配置成从时钟同步器的输出中取得(308)。时钟同步器被配置成基于来自包括总控源端口的多端口PHY IC的恢复时钟来进行同步。

Description

同步网络设备
相关申请的交叉引用
本申请要求2007年3月20日递交的美国临时申请N0.60/895,861的优先权。上述申请的全部公开内容通过引用方式结合于此。
技术领域
本公开涉及同步网络设备，尤其涉及同步网络设备的多个端口之间的时钟的同步。
背景技术
这里提供的背景描述是为了一般地展示本公开的背景环境。当前署名的发明人的工作就其在该背景部分所描述的以及在提交时可以不另外被作为是现有技术的多个方面的描述而言既不明确地也不隐含地被认可为是本公开的现有技术。
现在参考图1，示出网络设备的单个端口的部分功能框图。用于该端口的物理层(PHY)模块102连接到物理介质104。例如，网络设备可以是以太网设备，物理介质104可包括光纤，PHY模块102可以是1000BASE-X兼容的。在另一示例中，物理介质104可包括双绞线，PHY可以是1000BASE-T兼容的。
PHY模块102包括通过物理介质104接收数据的接收器模块110。通过物理介质104接收的数据包括由时钟恢复模块(112)恢复的嵌入时钟。时钟恢复模块112将恢复时钟(RX_CLK)提供给接收器模块110。RX_CLK还从PHY模块102被输出。接收器模块110使用RX_CLK来锁住通过物理介质104接收的数据。被锁数据被发送到物理介质附接模块114。
物理介质附接模块114将数据发送到物理编码模块116并从物理编码模块116接收数据。物理编码模块116将数据发送到PHY模块102外部的媒体访问控制(MAC)模块118，并从媒体访问控制(MAC)模块118接收数据。PHY模块102包括从物理介质附接模块114通过物理介质104发送数据的发送器模块120。发送器模块120使用从PHY模块102外部接收的发送时钟TX_CLK来发送数据。
发明内容
一种物理层设备包括：第一端口，将第一时钟嵌入通过第一物理介质传送的数据中；第二端口，将第二时钟嵌入通过第二物理介质传送的数据中；第一选择模块，基于本地生成的时钟和恢复时钟之一，将所述第一时钟输出到所述第一端口；以及第二选择模块，基于所述本地生成的时钟和所述恢复时钟之一，将所述第二时钟输出到所述第二端口。
在其他特征中，物理层设备还包括控制模块，所述控制模块确定总控时钟的源，在所述第一端口是所述源时令所述第一选择模块输出所述本地生成的时钟，并在所述第二端口是所述源时令所述第二选择模块输出所述本地生成的时钟。物理层设备还包括第三选择模块，所述第三选择模块基于来自所述第一端口的第一恢复时钟和来自所述第二端口的第二恢复时钟来输出被选时钟。
在另外的特征中，第一端口从通过所述第一物理介质接收到的数据恢复所述第一恢复时钟，所述第二端口从通过所述第二物理介质接收到的数据恢复所述第二恢复时钟。物理层设备还包括控制模块，所述控制模块确定总控时钟的源，在所述第一端口是所述源时令所述第三选择模块基于所述第一恢复时钟来输出所述被选时钟，在所述第二端口是所述源时令所述第三选择模块基于所述第二恢复时钟来输出所述被选时钟。
在另外其他特征中，控制模块在所述第一端口是所述源时令所述第一选择模块输出所述本地生成的时钟，在所述第二端口是所述源时令所述第二选择模块输出所述本地生成的时钟。物理层设备还包括基于所述被选时钟生成所述恢复时钟的时钟同步器。所述第一端口、第二端口、所述第一选择模块、所述第二选择模块和所述第三选择模块以第一集成电路的形式实现。
在其他特征中，物理层设备还包括基于所述被选时钟生成所述恢复时钟、以第二集成电路形式实现的时钟同步器。物理层设备还包括第三集成电路，所述第三集成电路包括输出第二被选时钟的第四选择模块，其中所述时钟同步器基于所述被选时钟和所述第二被选时钟之一来生成所述恢复时钟。
在另外其他特征中，物理层设备还包括控制模块，所述控制模块确定总控时钟的源，在所述源来自所述第一集成电路时令所述时钟同步器基于所述被选时钟生成所述恢复时钟，在所述源来自所述第三集成电路时令所述时钟同步器基于所述第二被选时钟生成所述恢复时钟。第一选择模块和所述第二选择模块执行无中断切换(hitless switching)。
一种用于控制物理层设备的方法包括：将第一时钟嵌入通过第一物理介质传送的数据中；将第二时钟嵌入通过第二物理介质传送的数据中；基于本地生成的时钟和恢复时钟之一生成所述第一时钟；以及基于所述本地生成的时钟和所述恢复时钟之一生成所述第二时钟。
在其他特征中，所述方法还包括确定总控时钟的源；在所述第一物理介质是所述源时，基于所述本地生成的时钟来生成所述第一时钟；以及在所述第二物理介质是所述源时，基于所述本地生成的时钟来生成所述第二时钟。所述方法还包括基于所述第一恢复时钟和所述第二恢复时钟之一来生成被选时钟。
在另外的特征中，所述方法还包括从通过所述第一物理介质接收到的数据中恢复所述第一恢复时钟；以及从通过所述第二物理介质接收到的数据中恢复所述第二恢复时钟。所述方法还包括：确定总控时钟的源；在所述第一物理介质是所述源时，基于所述第一恢复时钟来生成所述被选时钟；以及在所述第二物理介质是所述源时，基于所述第二恢复时钟来生成所述被选时钟。
在另外其他特征中，所述方法还包括：在所述第一物理介质是所述源时，基于所述本地生成的时钟来生成所述第一时钟；以及在所述第二物理介质是所述源时，基于所述本地生成的时钟来生成所述第二时钟。所述方法还包括基于所述被选时钟来生成所述恢复时钟。所述方法还包括：基于第三物理介质来生成第二被选时钟；以及基于所述被选时钟和所述第二被选时钟之一来生成所述恢复时钟。
在其他特征中，所述方法还包括：确定总控时钟的源；在所述源是所述第一物理介质和所述第二物理介质之一时，基于所述被选时钟来生成所述恢复时钟；以及在所述源是所述第三物理介质时，基于所述第二被选时钟来生成所述恢复时钟。所述方法还包括对于生成所述第一时钟和所述第二时钟，执行无中断切换。
一种物理层设备包括：第一端口，将第一时钟嵌入通过第一物理介质传送的数据中；第二端口，将第二时钟嵌入通过第二物理介质传送的数据中；第一选择装置，基于本地生成的时钟和恢复时钟之一，将所述第一时钟输出到所述第一端口；以及第二选择装置，基于所述本地生成的时钟和所述恢复时钟之一，将所述第二时钟输出到所述第二端口。
在其他特征中，物理层设备还包括控制装置，所述控制装置用于确定总控时钟的源，以在所述第一端口是所述源时令所述第一选择装置输出所述本地生成的时钟，并在所述第二端口是所述源时令所述第二选择装置输出所述本地生成的时钟。物理层设备还包括第三选择装置，所述第三选择装置用于基于来自所述第一端口的第一恢复时钟和来自所述第二端口的第二恢复时钟之一来输出被选时钟。
在另外其他特征中，第一端口从通过所述第一物理介质接收到的数据恢复所述第一恢复时钟，所述第二端口从通过所述第二物理介质接收到的数据恢复所述第二恢复时钟。物理层设备还包括控制装置，所述控制装置用于确定总控时钟的源，以在所述第一端口是所述源时令所述第三选择装置基于所述第一恢复时钟来输出所述被选时钟，在所述第二端口是所述源时令所述第三选择装置基于所述第二恢复时钟来输出所述被选时钟。
在另外其他特征中，控制装置在所述第一端口是所述源时令所述第一选择装置输出所述本地生成的时钟，在所述第二端口是所述源时令所述第二选择装置输出所述本地生成的时钟。物理层设备还包括用于基于所述被选时钟生成所述恢复时钟的时钟同步装置。所述第一端口、第二端口、所述第一选择装置、所述第二选择装置和所述第三选择装置以第一集成电路的形式实现。
在其他特征中，物理层设备还包括用于基于所述被选时钟生成所述恢复时钟并且以第二集成电路形式实现的时钟同步装置。物理层设备还包括第三集成电路，所述第三集成电路包括输出第二被选时钟的第四选择装置。所述时钟同步装置基于所述被选时钟和所述第二被选时钟之一来生成所述恢复时钟。
在另外其他特征中，物理层设备还包括控制装置，所述控制装置用于确定总控时钟的源，以在所述源来自所述第一集成电路时令所述时钟同步装置基于所述被选时钟生成所述恢复时钟，在所述源来自所述第三集成电路时令所述时钟同步装置基于所述第二被选时钟生成所述恢复时钟。第一选择装置和所述第二选择装置执行无中断切换。
本公开的其他方面的可用性将通过下面提供的详细说明变明显。应该理解，详细说明和具体示例虽然表示本公开的优选实施例，但只是为了说明的目的，不打算限制本公开的范围。
附图说明
通过详细说明和附图，本公开将被更完全地理解，附图中：
图1是单个端口的部分功能框图；
图2是多个多端口PHY模块的功能框图；
图3是描述在控制图2的系统时执行的示例性步骤的流程图；
图4A是高清电视的功能框图；
图4B是机顶盒的功能框图；并且
图4C是城域以太网网络的框图。
具体实施方式
以下说明本质上仅是示例性的，绝不打算限制本公开、其应用或用途。为了清楚起见，在附图中使用相同的参考标号来标识类似元件。如这里所使用的，短语A、B、C中至少一个应理解为使用非排除逻辑“或”来指代逻辑“A或B或C”。应该理解，在不改变本公开的原理的前提下，方法内的步骤可以按不同的次序执行。
如这里所使用的，术语模块指代专用集成电路(ASCI)、电子电路、运行一个或多个软件或固件程序的处理器(共享的、专用的或集合)和存储器、组合逻辑电路以及/或者提供所述功能的其他适当组件。
为了允许网络设备具有诸如SONET(同步光网络)之类的同步网络的属性，网络设备中的设备的时钟被同步。仅作为示例，网络设备可以是有线以太网网络设备。一种同步方法是发送具有时间戳的分组。通过基于时间戳进行的对单向延迟和往返延迟的确定，网络中的设备可以同步它们的内部时钟。这些时间戳可以用来降低由协议栈引起的等待时间和变化性。诸如由流量拥塞造成的延迟之类的基于网络的延迟可能影响时间戳的准确性。
另一个时钟同步的方法涉及使用恢复时钟。在该方法中，单个节点被选作总控时钟的源。该节点可以因为其时钟的质量而被选择。例如，连接到原子钟或从原子钟接收时间信息的节点可被视为最希望的时钟源。该总控时钟随后被分派到其他节点。
当具有总控时钟源的节点与另一节点链接时，在发送数据时使用该总控时钟。该总控时钟随后被接收节点恢复。接收节点基于该总控时钟来调整其本地时钟，然后(使用由总控时钟调整过的时钟)将数据发送到与该第二节点链接的节点。这样，总控时钟可以被分派到所有节点。
节点可具有多个端口。总控时钟可以在一个端口上被接收并在其余节点上被发送。节点发送总控时钟的每个端口可称为同步主(synchronousmaster)，接收总控时钟的每个端口可称为同步从(synchronous slave)。同步主/从关系可独立于PHY模块来建立。例如，同步主/从关系可以针对双绞线物理介质和光纤物理介质来建立。
主/从关系可以由网络管理员手动配置。或者，在多个节点动态地确定将作为总控时钟源的节点和分派总控时钟源所经由的树的情况下，可定义协议。该协议可以与诸如生成树协议(spanning tree protocol)之类的防止产生循环回路的协议相结合。
在1000BASE-T中，另一种形式的主/从关系被定义。这是在IEEE802.3的条款40中定义的，其全部公开内容通过引用方式结合于此。根据条款40，希望建立链接的两个节点必须决定哪个是主哪个是从。通常，个人电脑选择为从，网络交换机选择为主。
若双方选择同一角色时，每一方可挑选随机数，利用随机数的比较来做出分配。除了选择为主，节点之一可被强制为主。这种情况下，该节点将成为主，除非其链接的伙伴也被强制为主。当两个节点都被强制承担同一角色时，可能不能建立链接。
条款40主/从关系与同步主/从关系可能不一致。若协议被定义为动态地确定总控时钟的分派，则条款40主/从关系将被指定为同时与同步关系相匹配。网络中的链接随后可以被断开并重新建立，从而针对同步安排和条款40二者建立希望的主/从关系。或者，条款40主/从关系可以被手动编程，例如当同步主/从关系被手动编程时。
简言之，图2示出允许对总控时钟分派进行编程控制的多端口PHY集成电路(IC)的集合，在图2的示例中，所有端口可被用作总控时钟的源。来自作为总控时钟源的端口的恢复时钟被提供到清除被恢复的总控时钟的时钟同步器。时钟同步器可执行诸如去除抖动、控制电压摆动和建立固定边缘速率(edge rate)之类的操作。改善的总控时钟随后可被提供给所有其他端口供发送使用。
当这些其他端口使用改善的总控时钟来进行发送时，它们的链接伙伴将接收总控时钟。接收总控时钟的节点的端口可使用本地振荡器来防止当恢复时钟被传递到时钟同步器并传回给同一端口时出现的环路。图3描述了操作图2的系统时执行的示例性步骤，并且图4A-4B提供可使用图2的系统的情况中的示例性环境。
现在参考图2，示出多端口PHY模块的功能框图。多端口PHY IC202-1包括多个PHY端口204-1。在图2的示例中，多端口PHY IC 202-1包括四个PHY端口204-1。
来自每个PHY端口204-1的RX_CLK被输出复用器220-1接收。输出复用器220-1由控制模块230控制。复用器220-1从多端口PHY IC 202-1中选择接收总控时钟的端口的RX_CLK。该选择可被编程到控制模块230中，例如通过设置控制寄存器中的值。
输出复用器220-1将所选RX_CLK发送到时钟同步器240。时钟同步器240清除收到的时钟并将改善的时钟发送到多端口PHY IC 202-1。多端口PHY IC 202-1还接收本地振荡器时钟。本地振荡器时钟可由外部的晶体振荡器250-1生成。在各种实施方式中，只有该晶体在多端口PHY IC 202-1外部，而该晶体的驱动电路位于PHY IC 202-1内部。在其他各种实施方式中，本地振荡器完全位于多端口PHY IC 202-1内部。
每个PHY端口204-1与输入复用器260-1相关联。输入复用器260-1从本地振荡器或来自时钟同步器240的改善的总控时钟中选择时钟作为用于端口204-1的TX_CLK。这些复用器260-1也受控制模块控制。若端口204-1被指定为总控时钟源，则复用器260-1将选择本地振荡器作为该端口的TX_CLK。否则，从时钟同步器240接收TX_CLK。
时钟同步器240可使用来自时钟参考270的稳定的参考时钟来处理被选时钟输入。参考时钟可被时钟同步器240内的锁相环使用。在各种实施方式中，多个多端口PHY IC可被使用。在图2中，N个多端口PHY IC202-1到202-N被示出。来自复用器220的被选输出RX_CLK被时钟同步器240接收。
控制模块230向时钟同步器240指示多端口PHY IC 202中的哪一个将成为总控时钟的源。来自该多端口PHY IC 202的RX_CLK将被时钟同步器240使用以向每个多端口PHY IC 202提供改善的时钟。若存在比时钟同步器240的输入更多的多端口PHY IC 202，则可使用附加的复用器。
复用器260可提供从一个时钟输入到另一个时钟输入的逐渐或无中断的切换。这可以防止在提供到端口204的TX_CLK中出现故障。复用器220也可提供无中断切换。另外，时钟同步器240在从多端口PHY IC 202接收的RX_CLK之间进行切换时可执行无中断切换。
现在参考图3，流程图描述控制图2的系统时执行的示例性步骤。控制开始于步骤302，其中选择作为总控时钟的源的端口。所选端口被认为从其链接伙伴的传送中恢复出总控时钟。在步骤304中控制继续，其中多端口PHY IC被配置为输出该总控源端口的RX_CLK。
在步骤306中控制继续，其中用于该总控源端口的TX_CLK被配置为从本地振荡器中取得。在步骤308中控制继续，其中用于所有其他端口的TX_CLK被配置为从时钟同步器的输出中取得。在步骤310中控制继续，其中时钟同步器被配置为基于来自包括总控源端口的多端口PHY IC的恢复时钟来进行同步。
在各种实施方式中，本地节点可以是总控时钟的原始源。这种情况下，总控时钟可从总控时钟源被提供到时钟同步器。例如，它可以来自原子钟或某些其他稳定的时钟。因此多端口PHY IC内没有端口将成为总控时钟源。每个端口因而利用时钟同步器的输出作为TX_CLK来进行发送。复用器选择的RX_CLK将无关紧要，因为时钟同步器使用本地总控时钟。
现在参考图4A-4B，示出结合了本公开的教导的各种示例性实施方式。现在参考图4A，本公开的教导可以在高清电视(HDTV)437的网络接口443中实现。HDTV 437包括HDTV控制模块438、显示器439、电源440、存储器441、存储设备442、网络接口443和外部接口445。若网络接口443包括无线局域网接口，则天线(未示出)可被包括。
HDTV 437可以从网络接口443和/或外部接口445接收输入信号，网络接口443和/或外部接口445可以经由线缆、宽带因特网和/或卫星收发数据。HDTV控制模块438可处理输入信号，包括编码、解码、过滤和/或格式化，并生成输出信号。输出信号可被传输到显示器439、存储器441、存储设备442、网络接口443和外部接口445中的一个或多个。
存储器441可包括随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可包括任何适当类型的半导体或固态存储器，如闪存(包括与非(NAND)和或非(NOR)闪存)、相变存储器、磁性RAM和其中每个存储器单元具有多于两个状态的多态存储器。存储设备442可包括光存储驱动器，如DVD驱动器和/或硬盘驱动器(HDD)。HDTV控制模块438经由网络接口443和/或外部接口445进行外部通信。电源440向HDTV 437的组件提供电力。
现在参考图4B，本公开的教导可以在机顶盒478的网络接口485中实现。机项盒478包括机项控制模块480、显示器481、电源482、存储器482、存储设备484和网络接口485。若网络接口485包括无线局域网接口，则天线(未示出)可被包括。
机顶控制模块480可从网络接口485和/或外部接口487接收输入信号，网络接口485和/或外部接口487可以经由线缆、宽带因特网和/或卫星收发数据。机项控制模块480可处理输入信号，包括编码、解码、过滤和/或格式化，并生成输出信号。输出信号可包括标准和/或高清晰格式的音频和/或视频信号。输出信号可被传输到网络接口485和/或显示器481。显示器481可包括电视、投影仪和/或监视器。
电源482向机顶盒478的组件提供电力。存储器483可包括随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可包括任何适当类型的半导体或固态存储器，如闪存(包括与非和或非闪存)、相变存储器、磁性RAM和其中每个存储器单元具有多于两个状态的多态存储器。存储设备484可包括光存储驱动器，如DVD驱动器和/或硬盘驱动器(HDD)。
现在参考图4C，本公开的教导可以在城域以太网450的网络交换机(例如，网络交换机454中的任一个或全部)中实现。一般地，城域以太网是基于以太网标准并覆盖城域范围的计算机网络。城域以太网通常用作城域接入网，以将用户和业务连接到诸如因特网之类的广域网。
在各种实施方式中，城域以太网450的每个网络交换机454包括多端口PHY模块456(例如，如图2所示)，以将总控时钟458分派到其他交换机454和/或端节点452。本公开的教导还可在其他类型的网络中实现，例如同步以太网。例如，利用这里公开的技术，某些或所有实验室设备可以被同步到同一时钟，或者某些或所有工厂车间机器可以被同步到同一时钟。
本公开的广泛教导可以通过各种形式来实现。因此，虽然该公开包括特定示例，但是公开的真实范围不应当如此被限制，这是因为通过研究附图、说明书和所附权利要求，其他修改将变得明显。

Claims (22)

1.一种物理层设备包括：
第一端口，将第一时钟嵌入通过第一物理介质传送的数据中；
第二端口，将第二时钟嵌入通过第二物理介质传送的数据中；
第一选择模块，基于本地生成的时钟和恢复时钟之一，将所述第一时钟输出到所述第一端口；以及
第二选择模块，基于所述本地生成的时钟和所述恢复时钟之一，将所述第二时钟输出到所述第二端口。
2.根据权利要求1所述的物理层设备，还包括控制模块，所述控制模块确定总控时钟的源，在所述第一端口是所述源时令所述第一选择模块输出所述本地生成的时钟，并在所述第二端口是所述源时令所述第二选择模块输出所述本地生成的时钟。
3.根据权利要求1所述的物理层设备，还包括第三选择模块，所述第三选择模块基于来自所述第一端口的第一恢复时钟和来自所述第二端口的第二恢复时钟来输出被选时钟。
4.根据权利要求3所述的物理层设备，其中所述第一端口从通过所述第一物理介质接收到的数据中恢复所述第一恢复时钟，所述第二端口从通过所述第二物理介质接收到的数据中恢复所述第二恢复时钟。
5.根据权利要求3所述的物理层设备，还包括控制模块，所述控制模块确定总控时钟的源，在所述第一端口是所述源时令所述第三选择模块基于所述第一恢复时钟来输出所述被选时钟，在所述第二端口是所述源时令所述第三选择模块基于所述第二恢复时钟来输出所述被选时钟。
6.根据权利要求5所述的物理层设备，其中所述控制模块在所述第一端口是所述源时令所述第一选择模块输出所述本地生成的时钟，在所述第二端口是所述源时令所述第二选择模块输出所述本地生成的时钟。
7.根据权利要求3所述的物理层设备，还包括基于所述被选时钟生成所述恢复时钟的时钟同步器。
8.根据权利要求3所述的物理层设备，其中所述第一端口、第二端口、所述第一选择模块、所述第二选择模块和所述第三选择模块以第一集成电路的形式实现。
9.根据权利要求8所述的物理层设备，还包括基于所述被选时钟生成所述恢复时钟并且以第二集成电路形式实现的时钟同步器。
10.根据权利要求9所述的物理层设备，还包括第三集成电路，所述第三集成电路包括输出第二被选时钟的第四选择模块，其中所述时钟同步器基于所述被选时钟和所述第二被选时钟之一来生成所述恢复时钟。
11.根据权利要求10所述的物理层设备，还包括控制模块，所述控制模块确定总控时钟的源，在所述源来自所述第一集成电路时令所述时钟同步器基于所述被选时钟生成所述恢复时钟，在所述源来自所述第三集成电路时令所述时钟同步器基于所述第二被选时钟生成所述恢复时钟。
12.根据权利要求1所述的物理层设备，其中所述第一选择模块和所述第二选择模块执行无中断切换。
13.一种用于控制物理层设备的方法，包括：
将第一时钟嵌入通过第一物理介质传送的数据中；
将第二时钟嵌入通过第二物理介质传送的数据中；
基于本地生成的时钟和恢复时钟之一，生成所述第一时钟；以及
基于所述本地生成的时钟和所述恢复时钟之一，生成所述第二时钟。
14.根据权利要求13所述的方法，还包括
确定总控时钟的源；
在所述第一物理介质是所述源时，基于所述本地生成的时钟来生成所述第一时钟；以及
在所述第二物理介质是所述源时，基于所述本地生成的时钟来生成所述第二时钟。
15.根据权利要求13所述的方法，还包括基于所述第一恢复时钟和所述第二恢复时钟之一来生成被选时钟。
16.根据权利要求15所述的方法，还包括：
从通过所述第一物理介质接收到的数据中恢复所述第一恢复时钟；以及
从通过所述第二物理介质接收到的数据中恢复所述第二恢复时钟。
17.根据权利要求15所述的方法，还包括：
确定总控时钟的源；
在所述第一物理介质是所述源时，基于所述第一恢复时钟来生成所述被选时钟；以及
在所述第二物理介质是所述源时，基于所述第二恢复时钟来生成所述被选时钟。
18.根据权利要求17所述的方法，还包括：
在所述第一物理介质是所述源时，基于所述本地生成的时钟来生成所述第一时钟；以及
在所述第二物理介质是所述源时，基于所述本地生成的时钟来生成所述第二时钟。
19.根据权利要求15所述的方法，还包括基于所述被选时钟来生成所述恢复时钟。
20.根据权利要求15所述的方法，还包括：
基于第三物理介质来生成第二被选时钟；以及
基于所述被选时钟和所述第二被选时钟之一来生成所述恢复时钟。
21.根据权利要求20所述的方法，还包括：
确定总控时钟的源；
在所述源是所述第一物理介质和所述第二物理介质之一时，基于所述被选时钟来生成所述恢复时钟；以及
在所述源是所述第三物理介质时，基于所述第二被选时钟来生成所述恢复时钟。
22.根据权利要求13所述的方法，还包括对于生成所述第一时钟和所述第二时钟，执行无中断切换。
CN2008800091427A 2007-03-20 2008-03-20 同步网络设备 Expired - Fee Related CN101641889B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US89586107P 2007-03-20 2007-03-20
US60/895,861 2007-03-20
PCT/US2008/003648 WO2008115537A1 (en) 2007-03-20 2008-03-20 Synchronous network device

Publications (2)

Publication Number Publication Date
CN101641889A true CN101641889A (zh) 2010-02-03
CN101641889B CN101641889B (zh) 2013-06-05

Family

ID=39616608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800091427A Expired - Fee Related CN101641889B (zh) 2007-03-20 2008-03-20 同步网络设备

Country Status (5)

Country Link
US (3) US8005178B2 (zh)
EP (1) EP2130316B1 (zh)
JP (2) JP5150652B2 (zh)
CN (1) CN101641889B (zh)
WO (1) WO2008115537A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166750A (zh) * 2011-12-14 2013-06-19 中兴通讯股份有限公司 时钟时间同步源配置方法及装置
CN110073632A (zh) * 2017-11-24 2019-07-30 华为技术有限公司 对网络设备进行同步的方法以及网络设备
CN114785371A (zh) * 2021-01-22 2022-07-22 瑞昱半导体股份有限公司 以太网络收发装置及以太网络物理层电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179901B2 (en) * 2008-02-11 2012-05-15 Vitesse Semiconductor Corporation System and method for squelching a recovered clock in an ethernet network
US9219938B2 (en) 2012-11-01 2015-12-22 Wheatstone Corporation System and method for routing digital audio data using highly stable clocks
US9294263B2 (en) * 2014-01-02 2016-03-22 Advanced Micro Devices, Inc. Methods and systems of synchronizer selection
US9608751B2 (en) 2015-03-18 2017-03-28 Accedian Networks Inc. Simplified synchronized Ethernet implementation
US9760515B2 (en) 2015-04-06 2017-09-12 Qualcomm Incorporated Shared control of a phase locked loop (PLL) for a multi-port physical layer (PHY)
US10255032B2 (en) 2016-12-13 2019-04-09 EVA Automation, Inc. Wireless coordination of audio sources
US10296285B2 (en) 2016-12-13 2019-05-21 EVA Automation, Inc. Source coordination of audio playback
US10862632B2 (en) * 2018-10-01 2020-12-08 Corning Optical Communications LLC Systems and methods for reducing redundant jitter cleaners in wireless distribution systems
TWI774197B (zh) * 2021-01-18 2022-08-11 瑞昱半導體股份有限公司 乙太網路收發裝置及乙太網路實體層電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059161A1 (en) * 1999-03-29 2000-10-05 Micro Linear Corporation Media independent interface between ieee 802.3 (ethernet) based physical layer devices
CN1533097A (zh) * 2003-03-20 2004-09-29 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN1612566A (zh) * 2003-10-27 2005-05-04 英特尔公司 网络协议引擎

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738223B2 (ja) * 1992-06-11 1998-04-08 日本電気株式会社 クロック供給方式
JP3298353B2 (ja) * 1995-03-20 2002-07-02 富士通株式会社 同期信号源選択方式
WO2001015389A1 (fr) * 1999-08-20 2001-03-01 Fujitsu Limited Procede de reglage d'horloge, dispositif de communication utilisant ce procede et systeme de communication
US6985550B2 (en) * 2001-04-30 2006-01-10 Agere Systems Inc. Jitter control processor and a transceiver employing the same
US6975653B2 (en) * 2001-06-12 2005-12-13 Agilent Technologies, Inc. Synchronizing clocks across sub-nets
US20030154285A1 (en) * 2002-02-13 2003-08-14 International Business Machines Corporation Method and system for assigning network addreses
CA2420151C (en) * 2002-03-01 2006-05-09 Nippon Telegraph And Telephone Corporation Hitless switching system and transmission apparatus
GB2387516B (en) * 2002-04-11 2005-03-09 Cambridge Broadband Ltd Communication system
JP2004320393A (ja) * 2003-04-16 2004-11-11 Nec Corp クロック供給システム及びそれに用いる通信データ処理装置
US7397823B2 (en) * 2003-06-04 2008-07-08 Agilent Technologies, Inc. Providing time synchronization across store-and-forward communication devices using protocol-enabled switches
US6882593B2 (en) * 2003-06-04 2005-04-19 Rambus Inc. Adjustable clock driver circuit
US7284143B2 (en) * 2003-12-29 2007-10-16 Texas Instruments Incorporated System and method for reducing clock skew
US7447931B1 (en) * 2005-12-09 2008-11-04 Rockwell Automation Technologies, Inc. Step time change compensation in an industrial automation network
US20080046774A1 (en) * 2006-08-15 2008-02-21 Tyan Computer Corporation Blade Clustering System with SMP Capability and Redundant Clock Distribution Architecture Thereof
US7474974B2 (en) * 2007-01-31 2009-01-06 Mcgill University Embedded time domain analyzer for high speed circuits
US20080219391A1 (en) * 2007-03-07 2008-09-11 Texas Instruments Incorporated Systems and Methods for Distributing a Clock Signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059161A1 (en) * 1999-03-29 2000-10-05 Micro Linear Corporation Media independent interface between ieee 802.3 (ethernet) based physical layer devices
CN1533097A (zh) * 2003-03-20 2004-09-29 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN1612566A (zh) * 2003-10-27 2005-05-04 英特尔公司 网络协议引擎

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE: "IEEE Std. 802.3-2005 Part 3: Carrier sens multiple access with collision detection (CSMA/CD) access method and physical layer specification -section Three", 《IEEE STD. 802.3 》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166750A (zh) * 2011-12-14 2013-06-19 中兴通讯股份有限公司 时钟时间同步源配置方法及装置
WO2013086833A1 (zh) * 2011-12-14 2013-06-20 中兴通讯股份有限公司 时钟时间同步源配置方法及装置
CN103166750B (zh) * 2011-12-14 2018-03-09 中兴通讯股份有限公司 时钟时间同步源配置方法及装置
CN110073632A (zh) * 2017-11-24 2019-07-30 华为技术有限公司 对网络设备进行同步的方法以及网络设备
CN110073632B (zh) * 2017-11-24 2021-05-04 华为技术有限公司 对网络设备进行同步的方法以及网络设备
US11272003B2 (en) 2017-11-24 2022-03-08 Huawei Technologies Co., Ltd. Network device synchronization method and network device
US11750698B2 (en) 2017-11-24 2023-09-05 Huawei Technologies Co., Ltd. Network device synchronization method and network device
CN114785371A (zh) * 2021-01-22 2022-07-22 瑞昱半导体股份有限公司 以太网络收发装置及以太网络物理层电路
CN114785371B (zh) * 2021-01-22 2024-02-20 瑞昱半导体股份有限公司 以太网络收发装置及以太网络物理层电路

Also Published As

Publication number Publication date
JP2010522481A (ja) 2010-07-01
US20080232527A1 (en) 2008-09-25
CN101641889B (zh) 2013-06-05
JP2013081214A (ja) 2013-05-02
JP5626693B2 (ja) 2014-11-19
EP2130316A1 (en) 2009-12-09
US20110299641A1 (en) 2011-12-08
US9054823B2 (en) 2015-06-09
US8005178B2 (en) 2011-08-23
JP5150652B2 (ja) 2013-02-20
WO2008115537A1 (en) 2008-09-25
US20130301657A1 (en) 2013-11-14
EP2130316B1 (en) 2018-05-23
US8488699B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
CN101641889B (zh) 同步网络设备
EP2047619B1 (en) Consistent distributed timestamp counters
US6061362A (en) Interface for a highly integrated ethernet network element
CN102110064B (zh) 低延时串行存储接口
US9215092B2 (en) Clock selection for synchronous Ethernet
US8036202B2 (en) Physical layer transceiver with integrated time synchronization
US20090150706A1 (en) Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same
CN104052561A (zh) 同步网络应用内的传输参考信号清理
JP2001211228A (ja) 電話端末装置
EP1249971B1 (en) Network Interface Using Programmable Delay and Frequency Doubler
EP2897312B1 (en) Clock synchronization method, system and device
EP1894370A1 (en) Electronic device, method for frame synchronization, and mobile device.
EP3618317A1 (en) Message sending method and message receiving method and apparatus
WO2008128544A1 (en) Low cost digital real-time link system
KR20140088121A (ko) 네트워크 내의 지연을 정확하게 추정하는 서비스들, 시스템들 및 방법들
US7684530B2 (en) Circuit arrangement and method for synchronised transmission of audio data streams in a bus system
CN114039622B (zh) 一种在射频单元上实现同步面在网口间可切换的方法
WO2016184018A1 (zh) 时钟输出方法及装置
KR20220108816A (ko) 클록 포트 속성 복원 방법, 디바이스, 및 시스템
JP2012253555A (ja) データ出力調整装置、データ出力調整方法、ｒｇｍｉｉネットワークシステム、及び、ｒｇｍｉｉネットワーク通信路切替方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200424

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200424

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200424

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20200320