KR20040069347A

KR20040069347A - 주변장치 ｉｃ에서 동작 파라미터를 설정하는 방법 및상기 방법을 실행하는 장치

Info

Publication number: KR20040069347A
Application number: KR10-2004-7010202A
Authority: KR
Inventors: 프리에드리치 헤이즈만; 토마스 슈와넨버저; 빠드리끄 로뻬즈
Original assignee: 톰슨 라이센싱 에스.에이.
Priority date: 2001-12-28
Filing date: 2002-12-14
Publication date: 2004-08-05
Also published as: JP2005520226A; MXPA04006379A; EP1459194B1; CN100511201C; US20050096755A1; CN1610897A; DE10164338A1; US8073982B2; AU2002358708A1; WO2003056443A1; EP1459194A1; DE60216509D1; DE60216509T2

Abstract

본 발명은 주변장치 IC(12)에서 동작 파라미터를 설정하는 방법에 관한 것이다. 이 방법에서, 동작 파라미터는 버스 접속(19)을 통해 중앙 IC(15)에서 주변장치 IC(12)로 전송된다. 상기 방법은 동작 파라미터가 주변장치 IC(12) 내의 프리레지스터(24)에서 초기 버퍼링되는 점과 상기 버퍼링된 동작 파라미터는 전송 신호가 버스 접속(19)을 통해 중앙 IC(15)로부터 전송되는 경우에만 작업 레지스터(25)에 전달되는 특징이 있다.

상기 방법은 예를 들어, 전송/수신단에서 수신 조건을 빨리 변경하는 경우에, 전송 또는 수신 이득 설정의 조정이 매우 플렉서블하여 탐지된 신호 섭동으로 인한 부정확한 설정을 방지하는 것이 용이한 이점이 있다.

본 발명은 또한 상기 방법을 실행하는 장치에 관한 것이다.

Description

주변장치 ＩＣ에서 동작 파라미터를 설정하는 방법 및 상기 방법을 실행하는 장치{METHOD FOR SETTING AN OPERATING PARAMETER IN A PERIPHERAL IC AND DEVICE FOR CARRYING OUT SAID METHOD}

가정 및 소비자 전자제품 분야에서는 전기 장치의 디지털화를 증가시키는 지속적이고 심지어 발전하는 경향이 있다. 이 발전의 일부로서, 가정에서의 서로 다른 디지털 장치를 네트워크화함으로써 그들의 기능을 더욱 증가시키려는 많은 노력이 또한 행해지고 있다. IEEE1394 버스, 전력선 버스, USB 버스, 이더넷 등과 같은 유선 기반 버스 시스템은 이미 규정되었으며 상당 기간동안 이용되어 왔다.

그러나, 가정에서 장치의 무선 네트워킹에 대한 표준 작업이 또한 활발히 행해지고 있다. 이른바 HIPERLAN 유형 2는 장치의 무선 네트워킹을 가능하게 하는 시스템의 일 예를 의미한다. 실제로, 이 시스템은 ETSI/BRAN 표준에 이미 규정되어 있다. 이 ETSI 표준의 정확한 타이틀은 광대역 무선 액세스 네트워크(BRAN); 고성능 무선 근거리 네트워크(HIPERLAN) 유형 2이다. 전체 표준은 다수의 부분을포함하며, 이 표준 각각은 최신 버전이 ETSI에서 주문될 수 있다. 이러한 시스템 당 데이터의 전송은 5㎓ 범위에서 발생한다. HIPERLAN2 장치는 기능을 송신 및 수신 모두를 제공하는 대응 HIPERLAN2 인터페이스를 포함한다. 이는 강력한 직교 주파수 분할 다중화(OFDM) 전송 방법을 사용하여 달성된다. 다음 디지털 변조 방법은 여러 서브캐리어: BPSK, QPSK, 16QAM 및 선택적으로 64QAM에 대하여 사용될 수 있다. 이들 디지털 변조 방법을 사용하여, 수신 시에 복조기 입력에서의 신호 크기가 정의된 방식으로 설정되는 것이 매우 중요하다. HIPERLAN2 인터페이스는 본질적으로 두개의 직접 회로로 구성되는 것이며, 이들 중 하나(이른바, 전단 IC)는 튜너와 믹서 회로를 구비한 아날로그 IC이고, 다른 하나(베이스밴드 프로세서)는 디지털 IC로서, 실제 신호 크기는 디지털 IC에서 결정되지만, 수신 이득은 아날로그 IC에서 설정되어야 한다. 따라서, 이러한 목적을 위해서는 디지털 IC로부터 아날로그 IC로의 데이터 전송이 가능해야 한다. 또한, 신뢰성 없는 설정값을 적용한 결과로서의 이득 설정의 섭동은 가능한 한 방지되어야 한다. 또한, 가능한 한 적은 선 또는 라인을 사용하여야 하는 디지털 IC와 아날로그 IC 간의 단순 버스 접속에 대한 요건이 있다. 이득 설정은 긴 지연없이 효과적으로 설정되는 것이 바람직하므로, 데이터 전송도 또한 매우 빨라야 한다.

본 발명은 동작 파라미터가 중앙 IC에서 주면 IC로 버스 접속을 통해 전송되는 주변장치 IC에서의 동작 파라미터를 설정하는 방법에 관한 것이다. 또한, 본 발명은 상기 방법을 실행하는 장치에 관한 것이다.

본 발명의 예시적인 실시예는 도면에서 도시되어 있으며 다음 설명에서 보다 상세하게 설명된다.

도 1은 본 발명에 따른 장치의 블록도.

도 2는 중앙 IC와 주변장치 IC 간의 데이터 전송을 위한 버스 인터페이스 및 이에 접속된 주변장치 IC 내의 제어 레지스터의 블록도

도 3은 중앙 IC로부터 주변장치 IC로의 데이터 전송의 신호도.

도 4는 중앙 IC로부터 주변장치 IC로의 데이터 전송의 신호도.

본 발명은 청구항 제1항 및 제4항에서 청구되는 바와 같은 대책을 사용하여 상기 요건을 만족한다. 상술한 설정 섭동은 수신 이득 설정에 대한 작업 레지스터에 더하여 아날로그 IC에서의 프리레지스터(이하, 주변장치 IC라고도 함)을 포함함으로써 신뢰성있게 방지된다. 상기 프리레지스터는 아날로그 IC와 디지털 IC 간의 버스 접속을 통해 전송되는 설정값을 버퍼할 수 있다. 이러한 설정값은 대응 전송 신호(유효 신호)가 디지털 IC(이하, 중앙 IC라고도 함)로부터 버스 접속을 통해 전송되는 경우에만 작업 레지스터에 전송된다. 만약, 설정값의 전송 중에, 베이스밴드 프로세서에서 전송되었던 설정값이 사실은 불안정하거나 또는 다른 설정값이 결정된 것이 명확하면, 베이스밴드 프로세서는 이전 설정값에 대한 전송 신호를 전송하는 대신 새로운 설정값을 아날로그 IC에 직접 전송하도록 결정한다. 그 후, 이 설정값은 프리레지스터의 내용을 덮어쓰기하는데 사용되며, 따라서, 이전에 기입된 값은 사용되지 않는다. 프리레지스터에 포함된 설정값은 작업 레지스터에 전송되며, 변경된 이득 설정은 전송 신호가 버스 접속을 통해 전달된 경우에만 유효하게 될 수 있다. 작업 레지스터에 대한 전송이 발생하지 않으면서, 하나의 설정값이 프리레지스터에 한 번 이상 연속적으로 기입되는 것이 가능하다. 결과적으로, 현재의 설정값은 항상 아날로그 IC에 포함되어, 변경된 수신 조건에 신속하게 응답할 수 있지만, 작업 레지스터에서 이전의 기존값을 보유하는 것이 명확하게 유리하면, 전송되었던 설정값은 신속하게 여전히 억제될 수 있다. 따라서, 수신 이득을 설정하는 프로세스는 디지털 변조 방법에 의해 획득한 바와 같이 매우 플렉서블하다.

종속항들은 본 발명에 따른 방법 및 장치에 대한 향상 및 개선의 효과를 포함한다. 주변장치 IC와 중앙 IC와의 버스 접속은 데이터 라인, 제어 라인 및 클록 라인과 직렬 버스로 접속되어 구현되는 이점이 있으며, 여기서, 전송 신호는 제어 라인을 통해 전송된다. 이러한 직렬 버스 접속은 단지 3개의 라인만을 요구하므로, 회로 복잡성을 낮추고 신호에 도입될 수 있는 간섭을 감소할 수 있게 한다. 직렬 버스 접속의 제어 라인은 또한, 중앙 IC로부터 주변장치 IC로의 데이터 전송에 대한 개시 신호를 전송하는 데 사용되는 이점이 있다. 따라서, 제어 라인은 듀얼 펑션을 갖는다.

도 1은 블록도에서 HIPERLAN2 인터페이스의 콤포넌트를 도시한다. 도면 번호(10)은 안테나 및 수신 모드와 송신 모드 간의 전환 스위치를 구비한 안테나 시스템을 나타낸다. 도면 번호(11)는 송신 및 수신 필터와 안테나 케이블(동죽 케이블)과 전단 IC(12) 사이의 균형(balancing) 변압기를 포함하는, RF 신호가 처리되는 개별 콤포넌트를 나타낸다. 전단 IC(12)는 중간 주파수를 생성하기 위해 RF 파트(13)와 컨버터 파트(14)로 나뉘어진다. 제1 및 제2 중간 주파수로의 변환을 사용하는 듀얼 변환 슈퍼헤테로다인 원리는 화상 주파수 수신을 신뢰성 있게 방지하기 위해서 수신 회로 내에 구현되는 것이 바람직하다. 송신 및 수신 경로는 별도의 필터 및 증폭기단을 구비한다. 두개의 개별 PLL 합성기 튜너는 송신 및 수신 경로에 대한 튜닝용으로 사용된다. 전단 IC(12)의 추가 콤포넌트는 베이스밴드 프로세서(15)로부터/로 데이터 전송을 위한 직렬 버스 인터페이스이다. 송신 경로에 대한 출력 증폭기는 도 1에서 도면 번호(18)로 표시되며, 외부 전단 IC에 대한 개별 콤포넌트이다. 상기 출력 증폭기는 아날로그 라인을 통해 베이스밴드 프로세서(15)에 의해 설정될 수 있다. 그러나, 수신 이득의 미세 조정은 전단 IC의 RF부(13)에서의 추가 송신 증폭기에 의해 달성된다. 수신 경로용 증폭기는 전단 IC에서 제공되며 조절가능하다. 전단 IC(12)는 관련 작업 레지스터에 설정값을 전송하는 전용 클럭 생성기를 갖지 않는다. 따라서, 이 클럭은 직렬 버스 접속(19)을 통해 전송된다.

중앙 IC(15)의 주요 콤포넌트는, 소프트웨어를 사용하여 HIPERLAN2 프로토콜의 상부 레이어를 구현하는 강력한 프로세서이다. 특히 이는 네트워크 레이어 상부의 레이어(데이터 링크 제어 레이어)를 관한 것이다. 동일한 프로세서가 또한 OFDM 방법을 사용하여 송신되거나 수신될 신호의 변조 및 복조를 담당한다. 주변장치 IC(15)의 다른 집적 콤포넌트는 AD 컨버터로서, 이는 전단 IC(12)에 의해 출력되는 중간 주파수 신호를 디지털 신호로 변화시키는 AD 컨버터이다. 중앙 IC(!5)는 유사하게 디지털 변조된 신호를 대응 아날로그 신호로 변환하는 DA 컨버터를 포함한다. 외부 SDRAM 메모리 모듈(16)은 데이터를 저장하는데 제공된다. 필요한 소프트웨어 프로그램은 역시 외장형이 플래시 메모리(17)에 저장된다.IEEE1394 버스 인터페이스 또는 이더넷 버스 인터페이스에 대한 버스 접속이 또한 중앙 IC 상에 제공된다.

도 2는 전단 IC(12)의 일부, 특히, 버스 인터페이스(20) 및 이에 접속되는 상태 및 설정 레지스터를 도시한다. 버스 인터페이스(20)는 8 비트의 레지스터 폭을 갖는 시프트 레지스터(21)와 상태 펑션으로서 대응 하드웨어를 사용하여 구현될 수 있는 버스 컨트롤러를 포함한다. 버스 구동기(23)는 또한 개별 콤포넌트로서 도시되어 있으며, 주변장치 IC에서 중앙 IC로의 송신 모드에 대하여 활성화된다. 상술한 바와 같이, 버스 접속 자체는 3개의 라인을 포함한다. 데이터 전송 라인 데이터는 시프트 레지스터(21)의 입력에 직접 접속된다. 버스 구동기(23)의 출력도 또한 이러한 데이터 라인에 접속된다. 반대로, 시프트 레지스터(21)의 출력은 버스 구동기(23)의 입력에 접속된다. 버스 접속의 제어 라인은 도 2에서 단어 개시로서 나타낸다. 이러한 라인은 컨트롤러(22)에 접속된다. 전단 IC는 전용 클럭 생성기를 포함하지 않기 대문에, 클럭 라인(CLK)은 RF 신호에 대한 간섭 효과를 방지하기 위해서 버스 접속 상에 제3의 라인으로서 제공된다. 이는 시프트 레지스터(21)와 버스 컨트롤러(22) 둘 모두의 클럭 입력에 접속된다. 2비트의 폭을 갖는 상태 레지스터(29)에 더하여, 전단 IC는 8비트폭을 갖는 PLL1 레지스터(27)와 4비트폭을 갖는 PLL 레지스터(28)를 포함한다. PLL1 레지스터(27)는 수신 모드 동안 RF 신호를 제1 중간 주파수 신호로 변환시키는 주파수를 안정화시키거나, 이들 전송 모드 동안 중간 주파수 신호를 RF 신호로 변화시키는 주파수로 안정화시키는 PLL을 설정하는데 사용된다.

PLL2 레지스터(28)에서의 설정값은 제1 중간 주파수에서 수신 신호를 제2 중간 주파수에서의 수신 신호로 변환시키는 믹서용 주파수를 안정화시키는 PLL을 설정하는데 적합한 것으로 사용된다. 전송 모드 동안, 설정값은 제2 중간 주파수에서의 전송 신호를 제1 주파수에서의 전송 신호로 변환시키는 경우 믹서용 주파수를 안정화시키는데 사용된다.

PLL 레지스터들(27 및 28) 둘 모두는 판독 전용 레지스터이다. 레지스터(27, 28)의 병렬 출력은 대응 프로그래머블 주파수 분할기(미도시)에 대하여 설치된다. 두 PLL에 대한 잠금 상태는 상태 레지스터(29)에 입력된다.

전단 IC(12)는 또한 TX 이득 레지스터(26)를 포함한다. 이는 마찬가지로 8비트의 폭을 갖는다. 설정 모드에 대한 이득 설정이 이 레지스터에 기입된다. 이에 따라, 레지스터의 병렬 출력은 서로 다른 전송 증폭기(미도시)에 설치된다.

또한, RX 이득 레지스터(25)는 수신 모드용으로 제공된다. 이는 수신 이득 설정에 대한 작업 레지스터이다. 또한, 이는 8비트의 폭을 갖는다. 이 레지스터(25)의 병렬 출력은 RF 경로(미도시)에서 대응 수신 증폭기에 설치된다. 본 발명에 따르면, 제2 레지스터가 또한 수신 이득 설정용으로 제공되며 프리레지스터로서 기능한다. 이는 도 2에서 RX이득 프리로드 레지스터(24)로서 도시되어 있다. 이는 RX이득 레지스터(25)와 같이 8비트의 폭을 갖는다. 이 프리레지스터(24)의 병렬 출력은 RX이득 레지스터(25)의 대응 병렬 입력에 접속된다. 레지스터(24, 26, 27 및 28)의 병렬 출력은 시프트 레지스터(21)의 병렬 출력에 접속된다. 이 구성에서, PLL2 레지스터(28)는 시프트 레지스터(21)의 4개의 최상위비트에만 접속된다. 시프트 레지스터(21)의 3개의 최하위 비트가 또한 버스 컨트롤러(22)에 개별적으로 접속된다. 이들 3개의 비트는 중앙 ID에서 주변장치 IC로의 데이터 전송 동안 레지스터 기입 주소를 전송하는데 사용된다. 기입 레지스터(24, 26, 27, 및 28) 중 하나에 대한 기입 동작은 이하 상세히 설명될 것이다. 기입 레지스터(24, 25, 26, 27 및 28)에 대한 주소 라인이 또한 도 2에 도시되어 있으며, 버스 컨트롤러(22)에서 관련 레지스터로 연결한다. 또한, 그들은 동시에 기입 가능 신호로서 동작하여, 병렬 입력에서의 데이터 대기(data waiting)가 레지스터에 전송될 수 있다.

상태 레지스터(29)의 경우, 이 레지스터에 대한 주소 라인 및 대응 판독 신호는 상태 레지스터의 병렬 출력이 시프트 레지스터(21)의 2개의 최상위 비트에 영구적으로 멀티플렉서를 통해 접속되며, 시프트 레지스터(21)로의 상태 레지스터 내용의 전송이 버스 컨트롤러(22) 종단으로부터 멀티플렉서로의 인에이블 신호(부하_상태)에 의해 영향을 받으므로 생략될 수 있다.

중앙 IC(15)에서 주변장치 IC(12)로의 동작 파라미터에 대한 데이터 전송 프로세스는 도 3의 신호도를 참조하여 이하 상세히 설명한다. 도 3의 상부 라인은 중앙 IC(15)가 동작하는 시스템 클럭을 나타낸다. 클럭 주파수는 160㎒이다. 이는 주변장치 IC와 중앙 IC 간의 데이터 전송용 클럭 CLK를 유도하는데 사용된다. 시스템 클럭은 이러한 목적을 위해 4의 인수로서 스텝 다운되며, 이에 의해 데이터 전송용 400㎒의 클럭 주파수를 제공한다. 데이터 전송은 개신 라인(Start) 상의 개시 펄스를 전송함으로써 중앙 IC(15)에 의해 개시된다. 도 3에 도시한 바와 같이, 개시 펄스의 길이는 40㎒에서 데이터 전송 클럭의 클럭 펄스 주기의 절반에 대응한다. 개시 펄스의 상승 에지는 클럭 라인 상의 하이 전계가 동시에 탐지되면 버스 컨트롤러(22)를 리셋한다. 개시 펄스의 상승 에지 후에 버스 클럭의 하강 에지를 사용하여 개시하면, 기입 동작을 위한 레지스터 기입 주소는 데이터 라인(Data) 상에 전송된다. 각 비트에 대한 샘플링 인스턴트는 수직 점선으로 표시된다. 각 경우에서 이 수직 점선은 버스 클럭(CLK)의 상승 에지와 마주치게 된다. 개시 펄스 후의 클럭 사이클은 버스 컨트롤러(22)에서 카운팅된다. 개시 펄스 후의 3개의 클럭 사이클의 하강 에지가 있으면, 시프트 레지스터(21)의 3개의 최하위 비트로 표시된 레지스터 기입 주소가 버스 컨트롤러(22) 내부적으로 디코딩되며, 대응 주소 라인에 대한 예약 플립플롭은 버스 컨트롤러(22)에서 내부적으로 설정된다. 레지스터 기입 주소의 데이터 전송 직후에는 동작 파라미터의 데이터 전송이 뒤따른다. 각 경우에서, 동작 파라미터로서 8개의 비트가 전송된다. 따라서, 총 11개의 비트가 시프트 레지스터(21)에 시프팅되며, 이들 중 단지 마지막 8개의 비트만이 데이터 전송이 완료될 때 남게된다. 레지스터 기입 주소에 관련된 첫 3비트는 이 시간에 의해 시프트 레지스터(21) 밖으로 이동되어 더이상 이용가능하지 않는다. 8개의 데이터 비트 전송의 마지막 클럭 사이클의 하강 에지에서, 버스 컨트롤러(22)는 기입 펄스 xxx_기입을 생성한다. 이 기입 펄스는 작업 레지스터(25)에 연결되는 주소 라인(rxg_valid)을 제외하면 모든 주소 라인에 병렬로 라우팅된다. 그러나, 기입 펄스는 주소를 디코딩할 때 예약 플립플롭을 설정하여 이전에 선택된 주소 라인 상으로만 가능하다. 결과적으로, 레지스터 기입 펄스는 단지 선택된 레지스터에만 도달하게 되어, 이러한 레지스터의 병렬 입력에서의 데이터 대기가 이 레지스터에 전송되게 한다. 선택된 레지스터가 프리레지스터(24)이면, 이러한 레지스터에서의 설정값은 이 대 수신 이득 설정 상에 어떤 영향도 아직 주지 않는다. 이 경우, 프리레지스터(24) 내에 유지된 값은 개시 라인 상의 단지 하나의 추가 펄스 후에 다음 레지스터(25)에 전송된다. 이 전송 펄스는 상술한 개시 라인 상의 개시 펄스와 다르지 않다. 그러나, 이 펄스가 생성될 경우 클럭 라인(CLK)이 로우로 스위칭 된다는 사실에 기인하여 개신 펄스로부터 식별될 수 있는 반면, 하이 전위가 유효 개시 펄스의 경우에 클럭 라인(CLK) 상에 존재한다는 사실이 인식되어야 한다. 따라서, 클럭 라인과 개시 라인을 논리적으로 결합함으로써 추가 라인(xxx_valid) 상에 복사 펄스를 생성할 수 있으며, 여기서, 이러한 복사 펄스는 이러한 목적을 위해 예약 플립플롭을 미리 설정하지 않고, 작업 레지스터(25)의 주소 라인에만 라우팅된다. 보안 또는 안전이 고려될 필요가 있는 경우, 복사 펄스는 프리레지스터용 예약 플리플롭이 이전에 설정된 경우에만 작업 레지스터의 주소 라인 상으로 허용되는 방식으로 또한 구현될 수 있다. 전체 기입 사이클 동안, 버스 컨트롤러(22)의 제어 라인 출력_인에이블이 비활성화, 즉 로우 전위가 된다.

주변장치 IC(12)에서 상태 정보를 판독하는 동작을 도 4를 참조하여 이하 상세히 설명한다. 이 데이터 전송은 또한 중앙 IC(15)에서 개시된다. 도 3과 동일한 표기가 도 4의 라인에 대하여 사용된다. 중앙 IC(15)는 개시 라인 상의 개시 펄스를 사용하여 데이터 전송을 다시 시작한다. 상태 레지스터 판독 주소는 그 후에주변장치 IC(12)에 전송된다. 버스 구동기(23)의 출력_인에이블 라인은 마지막 주소 비트가 전송되는 클럭 사이클의 하강 에지에 의해 활성화된다. 동시에, 제어 라인 부하_상태가 상태 레지스터(29)의 내용과 상태 레지스터(29)의 2개의 최상위 비트에 대하여 멀티플렉서를 스위칭하는데 사용되며, 상태 레지스터(29)의 내용은 버스 클럭의 다음 상승 에지에 시프트 레지스터(21)의 2개의 최상위 비트에 복사된다. 버스 구동기는 항상 온이기 때문에, 보다 높은 차수의 비트의 전송은 이러한 클럭 펄스와 동시에 버스 라인(데이터)를 통해 발생한다. 다음 클럭 펄스는 시프트 레지스터(21)에서 시프트 연산을 트리거하며 제2 상태 비트의 전송을 야기한다. 이 클럭 사이클의 하강 에지에서, 중앙 IC(15)로의 데이터 전송은 제어 라인 출력_인에이블이 로우로 리셋되고 그에 따라 버스 구동기(23)가 접속해제되기 때문에 종단된다. 상태 정보의 전송 동안, 버스 컨트롤러(22) 내의 내부 클럭 라인 xxx_기입과 xxx_유효는 비활성화, 즉 로우로 설정된다.

본 발명은 여기에 기재된 예시적인 실시예에 국한되지 않는다. 많은 다른 변형과 개발이 본 발명의 범위에 포함된다. 예를 들어, 본 발명은 요구시 추가 설정 레지스터를 위한 추가 프리레지스터를 특징으로 할 수 있다. 대응 버스 컨트롤러(22)는 이에 따라 적합해져야 할 것이다. 또한, 주변장치 IC와 중앙 IC 간의 직렬 버스 접속 대신 병렬 버스 접속을 사용할 수 있다. 클럭 라인이 없는 다른 직렬 버스 접속, 즉, 비동기 데이터 전송이 또한 가능하다. 설정 레지스터와 시프트 레지스터의 레지스터 폭도 또한 다른 애플리케이션에서 변형될 수 있다.

Claims

주변장치 IC(12)에서 동작 파라미터를 설정하는 방법에 있어서 - 상기 동작 파라미터는 중앙 IC(15)에서 상기 주변장치 IC(12)에 버스 접속(19)을 통해 전송됨 -,

상기 동작 파라미터는 상기 주변장치 IC(12)의 프리레지스터(24)에서 버퍼링되고,

상기 버퍼링된 동작 파라미터는 전송 신호가 상기 버스 접속(19)을 통해 상기 중앙 IC(12)로부터 전송된 경우에만 작업 레지스터(25)에 전송되는 동작 파라미터 설정 방법.
제1항에 있어서,

상기 버스 접속(19)은 데이터 라인(Data), 제어 라인(Start) 및 클럭 라인(CLK)을 구비한 직렬 버스 접속이고, 상기 전송 신호는 상기 제어 라인(Start)을 통해 상기 주변장치 IC(12)에 전송되는 동작 파라미터 설정 방법.
제1항 또는 제2항에 있어서,

상기 중앙 IC(15)에서 상기 주변장치 IC로의 데이터 전송의 개시는 상기 제어 라인(Start)을 통해 또한 전달되는 동작 파라미터 설정 방법.
중앙 IC(15)와 주변장치 IC(12)를 구비하고, 상기 중앙 IC(15)와 상기 주변장치 IC(12) 사이에 버스 접속(19)을 구비하며, 상기 주변장치 IC(12)가 동작 파라미터용 작업 레지스터(25)를 갖는, 제1항 내지 제3항 중 어느 한 항에 있어서의 방법을 실행하는 장치에 있어서,

상기 주변장치 IC(12)는 상기 버스 접속(19)을 통해 수신되는 동작 파라미터를 버퍼링하기 위한 프리레지스터(preregister; 24)를 더 구비하며, 상기 작업 레지스터(25)에 상기 버퍼링된 값을 전송하는 수단 - 상기 수단은 상기 버스 접속(19)을 통해 상기 중앙 IC(15)로부터 전송된 전송 신호에 응답함 - 을 갖는 장치.
제4항에 있어서,

상기 버스 접속(19)은 데이터 라인(Data), 제어 라인(Start) 및 클럭 라인(CLK)을 구비한 직렬 버스 접속이고, 상기 제어 라인(Start)은 상기 전송 신호를 전달하는데 사용되는 장치.
제5항에 있어서,

상기 제어 라인(Start)은 상기 중앙 IC(15)에서 상기 주변장치 IC(12)로의 데이터 전송을 위한 개시 신호를 전달하는데에도 사용되는 장치.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 주변장치 IC(12)는 무선 데이터 전송을 위한 통신 장치에서의 전단(front-end) IC에 관한 것이며 ,상기 중앙 IC(15)는 신호 처리 장치에 관한 것으로서, 상기 믹싱된 RF 입력 신호의 변조 또는 복조와 베이스밴드에서의 추가 신호 처리를 위한 수단을 구비한 장치.
제7항에 있어서,

상기 동작 파라미터는 상기 전단 IC(12)에서의 수신 이득에 대한 이득 설정에 관련되는 장치.
제1항 내지 제8항 중 어느 한 항에 있어서,

상기 장치는 HIPERLAN2 표준에 따른 무선 데이터 전송을 위한 전송 및 수신 장치로서 구성되는 장치.