SU1427355A1 - Устройство дл синхронизации вычислительной системы - Google Patents

Устройство дл синхронизации вычислительной системы Download PDF

Info

Publication number
SU1427355A1
SU1427355A1 SU864080485A SU4080485A SU1427355A1 SU 1427355 A1 SU1427355 A1 SU 1427355A1 SU 864080485 A SU864080485 A SU 864080485A SU 4080485 A SU4080485 A SU 4080485A SU 1427355 A1 SU1427355 A1 SU 1427355A1
Authority
SU
USSR - Soviet Union
Prior art keywords
sync
block
clock
output
blocks
Prior art date
Application number
SU864080485A
Other languages
English (en)
Inventor
Анатолий Николаевич Латышев
Юрий Анатольевич Ушаков
Владимир Юрьевич Игнатьев
Original Assignee
Предприятие П/Я М-5149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5149 filed Critical Предприятие П/Я М-5149
Priority to SU864080485A priority Critical patent/SU1427355A1/ru
Application granted granted Critical
Publication of SU1427355A1 publication Critical patent/SU1427355A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычис- лителбной технике и может быть использовано при проектировании кшкро- процессорных систем модульного типа. Целью изобретени   вл етс  повьшение надежности за счет сохранени  при выходе из стро  одного из блоков вьфа- ботки синхросигналов синхронной работы остальных групп блоков. Устройство дл  синхронизации вычислительной системы содержит п блоков (1,-1) выработки синхросигналов. Каждый блок 1; содержит задающий генератор 2, элемент задержки 3.3 ил. с

Description

6,
СЛ С
to
00
сл
СП
Фил.1
Изобретение относитс  к вычисли- тельи   1 технике и может быть использовано при проектировании микропро- цессорньрс систем модульного типа,
Цель изобретени  - повышение то,ч- ности за счет сохранени  при выходе из стро  одного из блоков вьфаботки синхросигналов синхронной работы отдельных групп блоков,
На фиг,1 лриведена схема устройства; на фиг.2 - схема синхронизируемого генератора тактовых им- пульсов1 на фиг.З - временна  диаграмма работы устройства,
Устройство содержит п блоков (1,-1„) выработки синхросигналов, Каждьп блок 1 содержит задающий генератор 2, элемент 3. задержки, синхровход 4, запускающий выход 5, тактовый выход 6,
Каждый генератор 2 содержит элементы И-НЕ 7, 8j 9, кварцевьш резонатор 10, резисторы 11, 12, Работа устройства заключаетс  в том, что им- пульсы, вырабатываемые синхронизируемым генератором 2 тактовых импульсов ,  вл ютс  синхронизирующими сигналами дн  работы синхронизируемого генератора 2ч тактовых импульсов, который , в свою очередь, синхронизирует работу следующего генератора 2 и так далее последовательно до генератора 2 тактовых импульсов.
Синхронизаци  осуществл етс  путем подачи на вход элемента И-НЕ 2 синхронизирующего отрицательного импульса длительностью t, сдвинутого на величину ,,, запрещающего формирование тактовых импульсов на врем  t, Генератор 2, таким образом будет генерировать тактовые импульсы, аналогичные тактовым импульсам, вырабатываемые генератором 2,: , но сдвинутые
по фазе
Элемент 3 задержки введен дл  того, чтобы исключить ситуацию одновременного обращени  процессоров к общим ресурсам, что может привести к воз- 50
никновению помех большой амплитуды по цеп м питани . Величина задержки выбираетс  по формуле
п
где п - максимальное количество процессорных модулейi Т - период формировани  импульсов синхронизации синхронизируемого генератора тактовых импульсов .
При отсутствии синхронизирующих отрицательных импульсов на синхро- входе 4 блока 1 на входе элемента И-НЕ 9 присутствует высокий логи4ес- кий уровень.

Claims (1)

  1. Формула изобретени 
    Устройство дл  синхронизации вычислительной системы, содержащее п о блоков вьфаботки синхросигналов (где п - число процессоров в системе, отлич-ающеес  тем, что, с целью повышени  надежности за счет сохранени  при выходе из стро  одного из блоков выработки синхросигналов синхронной работы отдельных групп блоков, каждый блок вьфаботки синхросигналов содержит задающий генератор и элемент задержки, причем.синхровход первого блока вьфаботки синхросигналов  вл етс  входом запуска устройства , тактовый вькод каждого блока вьфаботки синхросигналов  вл етс  i-M (где i 1,,,,п) выходом устройства , запускающий выход j-ro блока выработки Синхросигналов (где j 1,,,,,п-1) соединен с синхровхо- дом (j+1)-ro блока вьфаботки синхросигналов , причем в каждом блоке выработки синхросигналов синхровход задающего генератора  вл етс  син- хровходом блока, выход задающего генератора соединен с входом элемента задержки и  вл етс  тактовым выходом блока, выход элемента задержки  вл етс  запускающим выходом блока.
    Bbixod 6t
    dtnxodSf
    Фие. 2
    т
SU864080485A 1986-04-16 1986-04-16 Устройство дл синхронизации вычислительной системы SU1427355A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864080485A SU1427355A1 (ru) 1986-04-16 1986-04-16 Устройство дл синхронизации вычислительной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864080485A SU1427355A1 (ru) 1986-04-16 1986-04-16 Устройство дл синхронизации вычислительной системы

Publications (1)

Publication Number Publication Date
SU1427355A1 true SU1427355A1 (ru) 1988-09-30

Family

ID=21242524

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864080485A SU1427355A1 (ru) 1986-04-16 1986-04-16 Устройство дл синхронизации вычислительной системы

Country Status (1)

Country Link
SU (1) SU1427355A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 458825, кл. G 06 F 15/16, 1975. Авторское свидетельство СССР 809132, кл. G 06 F 1/04, 1979. *

Similar Documents

Publication Publication Date Title
SE8604262L (sv) Databehandlingsanordning bestaende av ett flertal parallellarbetande databehandlingsmoduler, multipel redundant klockanordning med ett antal inbordes sjelvsynkroniserande klockkretsar avsedd att anvendas i en sadan data
US5006979A (en) Phase synchronization system
KR100245077B1 (ko) 반도체 메모리 소자의 딜레이 루프 럭크 회로
US5881113A (en) Redundancy clock supply module for exchange system
SU1427355A1 (ru) Устройство дл синхронизации вычислительной системы
EP0225512B1 (en) Digital free-running clock synchronizer
US4977581A (en) Multiple frequency clock system
JPS57164689A (en) Pal system synchronizing signal generator
US5005193A (en) Clock pulse generating circuits
SU1676075A1 (ru) Устройство дл формировани импульсных сигналов
SU1290282A1 (ru) Устройство дл синхронизации вычислительной системы
JP3147129B2 (ja) タイミング発生装置
SU603983A1 (ru) Упарвл емый генератор синхроимпульсов
SU1005310A1 (ru) Распределитель
SU1465935A2 (ru) Генератор импульсов
SU1274127A1 (ru) Генератор импульсов
SU1684914A1 (ru) Генератор псевдослучайных чисел
SU892675A1 (ru) Генератор тактовых импульсов
SU553737A1 (ru) Устройство синхронизации
SU781801A1 (ru) Формирователь импульсов,сдвинутых во времени
SU1451841A1 (ru) Устройство дл вычитани и выделени импульсов
JP2548784B2 (ja) 周期信号発生装置
SU1190558A1 (ru) Трехканальный резервированный синхронизатор
SU632108A1 (ru) Резервированный формирователь тактовых импульсов
SU439911A1 (ru) Устройство дл синхронизации импульсов