SU1005310A1 - Распределитель - Google Patents

Распределитель Download PDF

Info

Publication number
SU1005310A1
SU1005310A1 SU813328460A SU3328460A SU1005310A1 SU 1005310 A1 SU1005310 A1 SU 1005310A1 SU 813328460 A SU813328460 A SU 813328460A SU 3328460 A SU3328460 A SU 3328460A SU 1005310 A1 SU1005310 A1 SU 1005310A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
trigger
clock
Prior art date
Application number
SU813328460A
Other languages
English (en)
Inventor
Юрий Иванович Куликов
Владислав Иргашевич Юлдашев
Original Assignee
Специальное Конструкторское Бюро "Титан"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро "Титан" filed Critical Специальное Конструкторское Бюро "Титан"
Priority to SU813328460A priority Critical patent/SU1005310A1/ru
Application granted granted Critical
Publication of SU1005310A1 publication Critical patent/SU1005310A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(5k) РАСПРЕДЕЛИТЕЛЬ

Claims (2)

  1. Изобретение относитс  к автомати ке и вычислительной -технике. Известны распределители,, содержа щие регистр, дешифратор, триггер и элементы И и НЕ 1 . К недостаткам этих устройств относитс  низка  надежность функциони ровани . .Наиболее близким техническим реше нием к данному  вл етс  распределитель , содержащий регистр, разр дные выходы которого соединены со входами дешифратора, выходы которого подключены к выходным шинам, дополнительный выход регистра соединен со своим информационным входом, а тактирующий вход подключен к тактирующей шине и через элемент НЕ - к пер аому входу элемента И, выход которого соединен с установочным входом регистра, а второй вход - с единичным выходом триггера С2. К недостаткам этого устройства относитс  низка  надежность функционировани .., Целью изобретени   вл етс  повышение надежности распределител . Указанна  цель достигаетс  тем. что в распределителе, содержащем регистр, разр дные выходы которого соединены со входами дешифратора, выходы которого подключены к выходным шинам, дополнительный выход регистра соединен со своим информационным входом, а тактирующий вход подключен к тактирующей шине и через элемент .НЕ - к первому входу элемента И, выход которого соединен с установочным входом регистра, а второй вход - с единичным выходом триггера , введены ждущий мультивибратор , источник импульсного питани  и элемент задержки, выход которого соединен со счетным входом триггера, а вход подключенк дополнительному выходу регистра и входу ждущего мультивибратора , первый выход которого соединен с нул-евым входом триггера, а второй выход подключен ко входу источника импульсного питани , выход которого соединен с шиной пита ,ни  триггера. На чертеже представлена функциональна  схема распределител . Схема содержит регистр 1,разр дные выходы которого соединены со входами дешифратора 2, выходы которого подключены к выходным шинам 3, дополнительный выход регистра 1 соединен со своим информационным, входом, а тактирующий вход подключен к тактирующей шине и через элемент 5 НЕ - к первому входу элемента 6 И, выход которого соединен с установочным входом регистра 1, п второй вход -с единичным выходом трИ1- гера7, элемент 8 задержки, выход ко торого соединен со счетным входом триггера 7, а вход подключен к допол нительному выходу регистра 1 и входу ждущего мультивибратора 9, первый выход которого соединен с нулевым вх дом триггера 7, а второй выход подключен ко входу источника 10 импульс ного питани , выход которого соедине со входом питани  триггера 7. Работа распределител  происходит следующим образом. На тактирующую шину поступает тактова  частота, периоды которой следует распределить во времени. На выходах дешифратора 2 по вл ютс  рас пределенные по времени сигналы в соответствии с изменением состо ний регистра 1. При по влении сигнала на дополнительном выходе регистра 1 про исходит запуск ждущего мультивибратора 9, который вырабатывает два опо ных импульса с длительност ми t и причем : О « Тд- период тактовой частоты. Импульс поступает на источник 10 импульсного питани ,который обеспечивает подачу питани  на триггер 7. Одновре менно на нулевом входе триггера 7 действует импульс обеспечива етс  принудительна  установка тригге ра 7 в нулевое состо ние при подаче .питани . Сигнал с дополнительного вы хода регистра 1 через элемент 8 задержки воздействует на счетный вход триггера 7. Дл  длительности задержки 1/J, реализуемой элементом 8 задер ки, должно выполн тьс  соотношение врем  триггер 7 под готовлен дл  срабатывани  по нулевому входу, а по счетному входу действует задержанный сигнал с дополнительного выхода регистра 1. В результате на выходе триггера 7 формируетс  сигнал , разрешающий работу элемента И 6, Так как на второй вход элемента И 6 с выхода элемента НЕ 5 поступает сигнал в противофазе с сигналом на тактирующем входе регистра 1 , то на выходе элемента И 6 образуетс  рабочий сигнал в паузах между импульсами входной тактовой частоты, который устанавливает регистр 1 в исходное состо ние, т.е. происходит исправление последующего цикла в случае сбо  в регистре 1. Так как врем  подачи напр жени  на триггер 7 равно примерно одному такту, то большую часть цикла триггер 7 не подвержен действию помех., Таким образом, в изобретении за счет введени  ждущего мультивибратора, источника импульсного питани  и элемента задержки, достигаетс , по сравнению с прототипом, повышение надежности распределител . Формула изобретени  Распределитель, содержащий регистр, разр дные выходы которого соединены с входами дешифратора, выходы которого подключены к выходным шинам, дополнительный выход регистра соединен со своим информационным входом, а тактирующий вход подключен к тактирующей шине и через элемент НЕ к первому вхо- i ду элемента И, выход которого соединен с установочным входом регистра, а второй вход - с единичным выходом триггера, отличающийс  тем, что, с целью повышени  надежности , в него введены ждущий мультивибратор , источник импульсного питани  и элемент задержки, выход которого соединен со счетным входом триггера, а вход подключен к дополнительному выходу регистра и входу ждущего мультивибратора , первый выход которого соединен с нулевым входом триггера, а второй выход подключен к входу источника импульсного питани , выход которого соединен с шиной питани  триггера. Источники информации, прин тые во внимание при экспертизе 1.Авторское Ьвидетельство СССР ff 83792, кл, Н 03 К 17/62, 01.06.73.
  2. 2.Авторское свидетельство СССР № 818013, кл„ Н 03 К 17/62, 27.1К78 ( прототип).
    J
    -Ak
SU813328460A 1981-08-14 1981-08-14 Распределитель SU1005310A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813328460A SU1005310A1 (ru) 1981-08-14 1981-08-14 Распределитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813328460A SU1005310A1 (ru) 1981-08-14 1981-08-14 Распределитель

Publications (1)

Publication Number Publication Date
SU1005310A1 true SU1005310A1 (ru) 1983-03-15

Family

ID=20973273

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813328460A SU1005310A1 (ru) 1981-08-14 1981-08-14 Распределитель

Country Status (1)

Country Link
SU (1) SU1005310A1 (ru)

Similar Documents

Publication Publication Date Title
KR19980078161A (ko) 반도체 메모리 소자의 딜레이 루프 럭크 회로
SU1005310A1 (ru) Распределитель
US3386036A (en) Delay line timing pulse generator
JPS5538604A (en) Memory device
SU1274127A1 (ru) Генератор импульсов
SU576662A1 (ru) Делитель на 7
SU1522383A1 (ru) Цифровой генератор импульсов
SU853814A1 (ru) Устройство дл контрол распре-дЕлиТЕл иМпульСОВ
SU387524A1 (ru) Распределитель импульсов
SU1465935A2 (ru) Генератор импульсов
SU1034184A1 (ru) Устройство выбора каналов
SU1335996A1 (ru) След щий умножитель частоты
SU494844A1 (ru) Формирователь одиночных импульсов
SU596946A1 (ru) Устройство дл микропрограммного управлени
SU1273923A1 (ru) Генератор импульсов со случайной длительностью
SU1256182A1 (ru) Умножитель частоты следовани импульсов
SU580633A1 (ru) Формирователь импульсов
SU999148A1 (ru) Формирователь одиночных импульсов
SU790217A1 (ru) Устройство дл задержки импульсов
SU1580535A2 (ru) Троичное счетное устройство
SU1370755A1 (ru) Устройство дл вычитани и добавлени импульсов
RU1803967C (ru) Формирователь импульсов
SU1190485A1 (ru) Формирователь импульсов по переднему и заднему фронтам входного сигнала
SU378830A1 (ru) УСТРОЙСТВО дл СИНХРОНИЗАЦИИ СИГНАЛОВ
SU1674114A1 (ru) Генератор псевдослучайной последовательности чисел