JPH0399519A - ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法 - Google Patents
ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法Info
- Publication number
- JPH0399519A JPH0399519A JP2228532A JP22853290A JPH0399519A JP H0399519 A JPH0399519 A JP H0399519A JP 2228532 A JP2228532 A JP 2228532A JP 22853290 A JP22853290 A JP 22853290A JP H0399519 A JPH0399519 A JP H0399519A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference signal
- output
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 229920000729 poly(L-lysine) polymer Polymers 0.000 abstract 6
- 230000005540 biological transmission Effects 0.000 description 29
- 238000005259 measurement Methods 0.000 description 18
- 230000000630 rising effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15006—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two programmable outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は一般的にタイム・ベース発生回路に関し、ざら
に詳しくは、時間測定システムを校正するために使用す
るディジタル・タイミング信号を発生する回路に関する
。
に詳しくは、時間測定システムを校正するために使用す
るディジタル・タイミング信号を発生する回路に関する
。
（従来の技術）
ディジタル・タイム・ベース発生回路は、パルス端が既
知の時間関係によって分離された信号を発生する回路で
あり、今後、このような信号を時間基準信号と呼ぶ。タ
イム・ベース発生回路は、またタイミング信号発生回路
、すなわち時間標準としても周知である。時間測定シス
テムを正確に校正するためには、タイム・ベース発生回
路は測定すべき最小時間間隔と同じ長さまたはこれより
も短い間隔を有する信号を発生しなければならない。例
えば１Ｈ２の範囲の信号を発生する回路は、測定すべき
最小の時間間隔が１秒である腕時計や掛時計に使用され
る。
知の時間関係によって分離された信号を発生する回路で
あり、今後、このような信号を時間基準信号と呼ぶ。タ
イム・ベース発生回路は、またタイミング信号発生回路
、すなわち時間標準としても周知である。時間測定シス
テムを正確に校正するためには、タイム・ベース発生回
路は測定すべき最小時間間隔と同じ長さまたはこれより
も短い間隔を有する信号を発生しなければならない。例
えば１Ｈ２の範囲の信号を発生する回路は、測定すべき
最小の時間間隔が１秒である腕時計や掛時計に使用され
る。
電子回路を製造し使用する場合には、スイッチング速度
やゲート遅延時間のようなパラメータを正確に測定する
ことが必要でおる。通常、時間測定回路は、これらのパ
ラメータを測定するのに使用される。時間測定回路は、
２つの事象間、通常信号線の２個のパルス間を過ぎる時
間の長さに比例した出力を発生する。これらの時間測定
システムを校正する場合、既知の遅延時間を有する信号
を入力し、測定システムの出力をこの既知の遅延時間と
比較する。−膜内に、入力信号は開始信号と終了信号に
よって構成され、開始信号の端部が時間測定システムを
トリガして測定を開始し、終了信号の端部が時間測定シ
ステムをトリガして測定を終了する。開始信号と終了信
号の端部の間の間隔、すなわち遅延時間は、時間測定回
路を校正するためには非常に正確でなければならない。
やゲート遅延時間のようなパラメータを正確に測定する
ことが必要でおる。通常、時間測定回路は、これらのパ
ラメータを測定するのに使用される。時間測定回路は、
２つの事象間、通常信号線の２個のパルス間を過ぎる時
間の長さに比例した出力を発生する。これらの時間測定
システムを校正する場合、既知の遅延時間を有する信号
を入力し、測定システムの出力をこの既知の遅延時間と
比較する。−膜内に、入力信号は開始信号と終了信号に
よって構成され、開始信号の端部が時間測定システムを
トリガして測定を開始し、終了信号の端部が時間測定シ
ステムをトリガして測定を終了する。開始信号と終了信
号の端部の間の間隔、すなわち遅延時間は、時間測定回
路を校正するためには非常に正確でなければならない。
ある種の回路では、スイッチング速度やゲート遅延時間
がピコ秒（ｐｓ）のオーダーであるため、時間測定シス
テムには数ピコ秒の範囲の精度が必ることが必要である
。
がピコ秒（ｐｓ）のオーダーであるため、時間測定シス
テムには数ピコ秒の範囲の精度が必ることが必要である
。
従来、上述の開始信号および終了信号として使用される
タイミング信号または１対のタイミング信号を発生する
回路は、基準信号を発生する発撮器によって構成され、
この基準信号は次に第１と第２の伝送線との間に分配さ
れた。第１の伝送線は時間測定システムに直接結合し、
開始信号を発生した。第２の伝送線は、既知の遅延時間
が八ｔでおる機械的遅延線によって構成された。したが
って、第２の伝送線を介して進む信号は、第２の伝送線
の端部に到達する場合、第１の伝送線を介して進む信号
よりも時間がかかる。したがって、理論上、第１と第２
の伝送線の信号は既知の遅延時間Δｔだけ位相がずれる
点を除いて同一であり、この遅延時間は機械的遅延時間
の長さによって決定された。第１の伝送線の信号は開始
信号として使用することができ、第２の伝送線の信号は
終了信号として使用することができた。
タイミング信号または１対のタイミング信号を発生する
回路は、基準信号を発生する発撮器によって構成され、
この基準信号は次に第１と第２の伝送線との間に分配さ
れた。第１の伝送線は時間測定システムに直接結合し、
開始信号を発生した。第２の伝送線は、既知の遅延時間
が八ｔでおる機械的遅延線によって構成された。したが
って、第２の伝送線を介して進む信号は、第２の伝送線
の端部に到達する場合、第１の伝送線を介して進む信号
よりも時間がかかる。したがって、理論上、第１と第２
の伝送線の信号は既知の遅延時間Δｔだけ位相がずれる
点を除いて同一であり、この遅延時間は機械的遅延時間
の長さによって決定された。第１の伝送線の信号は開始
信号として使用することができ、第２の伝送線の信号は
終了信号として使用することができた。
機械的遅延線を使用する回路は、短い遅延時間でさえ数
フィートの伝送線を必要とするため、非常に大型でおる
。この種の回路は携帯用の装置とは両立せず、１台の装
置に組み込もうとすれば、この装置の寸法が大きくなり
価格も高くなる。したがって、−膜内にタイム・ベース
発生器は、テスターのように装置の外部に設置し、装置
を校正する場合だけ時たま使用された。大きさが十分少
ざくで装置に組み込むことのできるタイム・ベース回路
は、多くの用途に対して精度が不足していた。
フィートの伝送線を必要とするため、非常に大型でおる
。この種の回路は携帯用の装置とは両立せず、１台の装
置に組み込もうとすれば、この装置の寸法が大きくなり
価格も高くなる。したがって、−膜内にタイム・ベース
発生器は、テスターのように装置の外部に設置し、装置
を校正する場合だけ時たま使用された。大きさが十分少
ざくで装置に組み込むことのできるタイム・ベース回路
は、多くの用途に対して精度が不足していた。
上述のタイム・ベース発振回路では、伝送線の端末でエ
ネルギーが反射することに起因する定在波が第１と第２
の伝送線に発生した。この定在波の振幅は伝送線上の発
振周波数および伝送線の終端特性の関数であった。この
定在波は、定在波の周波数と伝送線の長さによって、伝
送線上の信号と積極的または否定的に干渉を生じた。こ
れらの影響は、伝送線に高い周波数か伝送されるにした
がって、より顕著になった。したがって、第１と第２の
伝送線から受信された出力レベルは、基準周波数と伝送
線の長さによって決定された。
ネルギーが反射することに起因する定在波が第１と第２
の伝送線に発生した。この定在波の振幅は伝送線上の発
振周波数および伝送線の終端特性の関数であった。この
定在波は、定在波の周波数と伝送線の長さによって、伝
送線上の信号と積極的または否定的に干渉を生じた。こ
れらの影響は、伝送線に高い周波数か伝送されるにした
がって、より顕著になった。したがって、第１と第２の
伝送線から受信された出力レベルは、基準周波数と伝送
線の長さによって決定された。
校正の目的に有効であるためには、時間基準信号回路は
、校正の間に時間測定システムに種々の時間基準信号を
加えることができるように、ある範囲の時間間隔に対し
て調整できなければならない。前述の回路の時間基準信
号を変化させるためには、−膜内に２種類の方法が使用
された。第１の方法では、基準信号の間隔および開始端
と終了端との間の遅延時間を変更するため、発振周波数
を変化させた。しかし、残念ながら、たとえ伝送線が正
しく終端されていた場合でも、第１と第２の伝送線との
間に定在波が発生して伝送線に雑音を生じる結果、とな
り、これは時間基準信号の健全性を低下させた。第１と
第２の伝送線は長さが異なるので、定在波雑音は開始信
号と終了信号に異なった影響を及ぼした。このため、こ
の雑音は時間基準信号を変形させ、時間基準信号の遅延
時間の増加または減少として時間測定システムに表示さ
れた。したがって、本当に正確であるためには、時間基
準回路は、時間測定システムの校正に使用するのに先立
って、それ自身を非常に注意深く校正する必要があった
。定在波の振幅は高い周波数で増加するので、数ナノ秒
より短い基準信号が必要な場合、この雑音の問題は特に
深刻であった。
、校正の間に時間測定システムに種々の時間基準信号を
加えることができるように、ある範囲の時間間隔に対し
て調整できなければならない。前述の回路の時間基準信
号を変化させるためには、−膜内に２種類の方法が使用
された。第１の方法では、基準信号の間隔および開始端
と終了端との間の遅延時間を変更するため、発振周波数
を変化させた。しかし、残念ながら、たとえ伝送線が正
しく終端されていた場合でも、第１と第２の伝送線との
間に定在波が発生して伝送線に雑音を生じる結果、とな
り、これは時間基準信号の健全性を低下させた。第１と
第２の伝送線は長さが異なるので、定在波雑音は開始信
号と終了信号に異なった影響を及ぼした。このため、こ
の雑音は時間基準信号を変形させ、時間基準信号の遅延
時間の増加または減少として時間測定システムに表示さ
れた。したがって、本当に正確であるためには、時間基
準回路は、時間測定システムの校正に使用するのに先立
って、それ自身を非常に注意深く校正する必要があった
。定在波の振幅は高い周波数で増加するので、数ナノ秒
より短い基準信号が必要な場合、この雑音の問題は特に
深刻であった。
上述の時間基準回路を使用する別の方法は、異なる遅延
時間が得られるように、調整可能な機械的遅延線を使用
することである。可変型機械的遅延線は、単に遅延線を
手動で延長したり短縮したり、することによって伝送線
の長さを変更できる伝送線である。したがって、第２の
伝送線の長さを延長したり短縮したりして、時間基準回
路に発生した時間基準信号の開始端と終了端の相対位置
を変更できる。この構成によって、発撮器の周波数に起
因する定在波の変動を除去した単一の発振周波数を使用
することができたが、伝送線の長さを変更することによ
ってタイム・ベース発生器に新たな雑音の成分が付加さ
れた。定在波の振幅は伝送線の長さに沿って変化し、そ
の結果、機械的遅延線の寸法が増加するにしたかって、
時間基準出力信号に対する定在波の影響も変化した。こ
の変化は、時間測定システムにとっては、基準時間の変
化とみなされた。
時間が得られるように、調整可能な機械的遅延線を使用
することである。可変型機械的遅延線は、単に遅延線を
手動で延長したり短縮したり、することによって伝送線
の長さを変更できる伝送線である。したがって、第２の
伝送線の長さを延長したり短縮したりして、時間基準回
路に発生した時間基準信号の開始端と終了端の相対位置
を変更できる。この構成によって、発撮器の周波数に起
因する定在波の変動を除去した単一の発振周波数を使用
することができたが、伝送線の長さを変更することによ
ってタイム・ベース発生器に新たな雑音の成分が付加さ
れた。定在波の振幅は伝送線の長さに沿って変化し、そ
の結果、機械的遅延線の寸法が増加するにしたかって、
時間基準出力信号に対する定在波の影響も変化した。こ
の変化は、時間測定システムにとっては、基準時間の変
化とみなされた。
前述のタイム・ベース回路は比較的長い時間間隔に対し
ては適当であるが、サブ・ナノ秒以下の時間間隔に対し
て使用することは困難である。
ては適当であるが、サブ・ナノ秒以下の時間間隔に対し
て使用することは困難である。
（発明が解決しようとする課題）
したがって、本発明の目的は、信号線の基準周波数を変
更することなく種々の時間基準を発生することのできる
時間基準回路を提供することである。
更することなく種々の時間基準を発生することのできる
時間基準回路を提供することである。
本発明の他の目的は、機械的遅延線を使用しない時間基
準回路を提供することである。
準回路を提供することである。
本発明のざらに他の目的は、小型で１台の装置に容易に
組み込むことのできる時間基準回路を提供することであ
る。
組み込むことのできる時間基準回路を提供することであ
る。
本発明のざらに他の目的は、精度を改良した時間基準回
路を提供することである。
路を提供することである。
本発明のざらに伯の目的は、プログラムが容易にできる
時間基準回路を提供することである。
時間基準回路を提供することである。
（課題を解決するための手段）
本発明の上ｊボおよび他の目的は、基準周波数に１つの
整数を乗する第１の位相ロック・ループとこの基準周波
数に別の整数を乗する第２の位相ロック・ループとを有
するディジタル・タイム・ベース発生回路によって実現
される。すなわち、これによって、乗算が行われた第１
および第２の基準周波数が設けられ、これらは次に２個
の２係数分周器（ｄｕａｌ ｍｏｄｕｌｕｓ ｆｒｅｑ
ｕｅｎｃｙ ｄｉｖｉｄｅｒ）による除算によって最初
の基準周波数に戻される。この方法によって、開始基準
信号と終了基準信号の周波数が最初の基準周波数と同じ
になり、開始信号の端部と終了信号の端部との間の遅延
時間を、２個の２係数分周器のいずれか一つまたは両方
のモード変更によって変化させ得るように開始信号と終
了信号を、発生させればよい。
整数を乗する第１の位相ロック・ループとこの基準周波
数に別の整数を乗する第２の位相ロック・ループとを有
するディジタル・タイム・ベース発生回路によって実現
される。すなわち、これによって、乗算が行われた第１
および第２の基準周波数が設けられ、これらは次に２個
の２係数分周器（ｄｕａｌ ｍｏｄｕｌｕｓ ｆｒｅｑ
ｕｅｎｃｙ ｄｉｖｉｄｅｒ）による除算によって最初
の基準周波数に戻される。この方法によって、開始基準
信号と終了基準信号の周波数が最初の基準周波数と同じ
になり、開始信号の端部と終了信号の端部との間の遅延
時間を、２個の２係数分周器のいずれか一つまたは両方
のモード変更によって変化させ得るように開始信号と終
了信号を、発生させればよい。
（実施例）
第１図は、本発明の時間基準回路のブロック図である。
発振器１１は基準周波数を出力し、この周波数の動作周
波数ｆｏは最終基準信号の精度を決定するように選定さ
れ、これは以下で分かる通りでおる。発振器１１は一般
的に水晶発振器によって構成され、好適な実施例では、
７，５７０゜２５２Ｈｚで動作する。出力タイミング信
号の精度は実質的に水晶発振器１１の精度によって決定
され、したがって、少なくとも百万分の１ （ｐｐｍ）
の精度を有する水晶発（辰器を選択することか望ましい
。
波数ｆｏは最終基準信号の精度を決定するように選定さ
れ、これは以下で分かる通りでおる。発振器１１は一般
的に水晶発振器によって構成され、好適な実施例では、
７，５７０゜２５２Ｈｚで動作する。出力タイミング信
号の精度は実質的に水晶発振器１１の精度によって決定
され、したがって、少なくとも百万分の１ （ｐｐｍ）
の精度を有する水晶発（辰器を選択することか望ましい
。
発振器１１は伝送線によって位相ロック・ループ１２と
２２に結合される。位相ロック・ループ１２は位相検出
器１４、電圧制御発振器１６（ＶＣＯ）、およびＶＣＯ
１６の出力と位相検出器１４との間の負帰還ループに結
合された分周器１７によって構成される。分周器１７は
、接続点１８の入力周波数を整数Ｎで分周し、分周され
た周波数を位相検出器１４に帰還させる。位相検出器１
４はＶＣＯ１６に電圧を出力するか、これは基準周波数
ｆｏと分周器１７の出力との間の位相ミスマツチすなわ
ち周波数ミスマツチに対応する関数である。位相検出器
１４からの電圧出力によって、ＶＣＯ１６の出力周波数
か、位相検出器１７！ｌに入力された周波数がマツチン
グする迄、増減される。分周器１７は負帰還ループ内に
あるので、接続点３０の周波数ｆｏには分周器１７によ
って決定される整数の倍数Ｎが乗じられる。
２２に結合される。位相ロック・ループ１２は位相検出
器１４、電圧制御発振器１６（ＶＣＯ）、およびＶＣＯ
１６の出力と位相検出器１４との間の負帰還ループに結
合された分周器１７によって構成される。分周器１７は
、接続点１８の入力周波数を整数Ｎで分周し、分周され
た周波数を位相検出器１４に帰還させる。位相検出器１
４はＶＣＯ１６に電圧を出力するか、これは基準周波数
ｆｏと分周器１７の出力との間の位相ミスマツチすなわ
ち周波数ミスマツチに対応する関数である。位相検出器
１４からの電圧出力によって、ＶＣＯ１６の出力周波数
か、位相検出器１７！ｌに入力された周波数がマツチン
グする迄、増減される。分周器１７は負帰還ループ内に
あるので、接続点３０の周波数ｆｏには分周器１７によ
って決定される整数の倍数Ｎが乗じられる。
オプションとして、分周器１７は２係数分周器でもよく
、これは１周期についてＮ−１で周波数を分周するよう
に作ることができる。このオプション機能の使用につい
ては後で説明する。分周器１７は、市販のものであり、
２係数プリスケーラまたは２係数カウンタとも呼ばれる
。この種の装置の１つに、モトローラ社の販売する部品
番号ＭＣ１２０２２がある。
、これは１周期についてＮ−１で周波数を分周するよう
に作ることができる。このオプション機能の使用につい
ては後で説明する。分周器１７は、市販のものであり、
２係数プリスケーラまたは２係数カウンタとも呼ばれる
。この種の装置の１つに、モトローラ社の販売する部品
番号ＭＣ１２０２２がある。
周波数ｆ１＝ （Ｎ＞（ｆ□）がこのようにして接続点
１８で発生し、この周波数は次に分周器１９に結合され
る。通常動作の場合、分周器１９は分周器１７と同様の
係数Ｎで周波数を分周する。
１８で発生し、この周波数は次に分周器１９に結合され
る。通常動作の場合、分周器１９は分周器１７と同様の
係数Ｎで周波数を分周する。
したがって、出力３３の出力信号周波数は接続点３０の
基準周波数ｆｏと同じ周波数である。
基準周波数ｆｏと同じ周波数である。
位相ロック・ループ２２は、位相検出器２４、ＶＣＯ２
６および分周器２７によって構成される。
６および分周器２７によって構成される。
位相ロック・ループ２２の動作は位相ロック・ルー１１
２のそれと同様であるが、分周器２７が接点２Ｂの周波
数を整数Ｎの代わりにＭで分周する点が異なる。代替例
として、分周器２７は周波数をＭ＋１で分周することも
できる。接続点２Ｂの周波数ｆ２は、接続点３０での周
波数ｆｏの整数Ｍ倍となる。位相ロック・ループ２２に
よって発生した周波数ｆ２は、２係数分周器２９に結合
し、分周器２９はこの周波数をＭまたはＭ＋１で分周す
る。通常動作の場合、分周器２９は接続点２８の周波数
ｆ２を分周器２７と同じ整数の係数で分周し、その結果
、接続点３４の出力信号周波数は接続点３０の基準周波
数ｆｏと等しくなる。
２のそれと同様であるが、分周器２７が接点２Ｂの周波
数を整数Ｎの代わりにＭで分周する点が異なる。代替例
として、分周器２７は周波数をＭ＋１で分周することも
できる。接続点２Ｂの周波数ｆ２は、接続点３０での周
波数ｆｏの整数Ｍ倍となる。位相ロック・ループ２２に
よって発生した周波数ｆ２は、２係数分周器２９に結合
し、分周器２９はこの周波数をＭまたはＭ＋１で分周す
る。通常動作の場合、分周器２９は接続点２８の周波数
ｆ２を分周器２７と同じ整数の係数で分周し、その結果
、接続点３４の出力信号周波数は接続点３０の基準周波
数ｆｏと等しくなる。
出力３３は一般的に外部時間測定装置の開始入力に結合
され、出力３４は時間測定装置の終了入力に結合される
が、開始信号と終了信号の相対関係は、時間測定装置を
校正するために使用する開始パルス端と終了パルス端と
の間の差に相当するので、互換性があることを理解すべ
きである。両方の出力３３と３４は同じ周波数で動作し
、例え定在波が回路内で発生しても、この定在波は開始
信号と終了信号の両方に対して同じ影響を及ぼし、した
がって時間測定システムはこれを基準時間の変化と見な
さないことに留意すべきである。
され、出力３４は時間測定装置の終了入力に結合される
が、開始信号と終了信号の相対関係は、時間測定装置を
校正するために使用する開始パルス端と終了パルス端と
の間の差に相当するので、互換性があることを理解すべ
きである。両方の出力３３と３４は同じ周波数で動作し
、例え定在波が回路内で発生しても、この定在波は開始
信号と終了信号の両方に対して同じ影響を及ぼし、した
がって時間測定システムはこれを基準時間の変化と見な
さないことに留意すべきである。
第１図に示す回路の動作は、第２図に示すタイミング図
を見ることによって理解できる。波形３０．１８．２８
．３３、および３４は、第１図に示すこれらと同じ番号
を有する接続点の出力信号の周波数と関連する端部の位
置を表わす。説明を容易にするため、第２図に示すタイ
ミングはＮ＝４およびＭ＝３の場合であるが、Ｍおよび
Ｎはより大きな数であるほうが実際的である。好適な実
施例の場合、Ｎ＝１２９、Ｍ＝１２８であり、その結果
、分周器１７．１９．２７および２９は、全て第１図に
示すように同じ形式の部品で構成できる。接続点３０に
は発振器１１の出力があり、時間間隔光たり１周期の周
波数を有する。図から分かるように、接続点３０の周波
数が高いほど、出力タイミング信号の精度は高く、した
がって所望の精度に応じて、ｆｏをいずれの周波数に選
択することもできる。接続点１８はｆ１＝（Ｎ＞（ｆ０
）の周波数、すなわち第２図に示すように、時間間隔光
たりｆ１＝４１＝を有する。接続点２８はｆ ２＝ （
Ｍ＞ （ｆ □＞の周波数、すなわち第２図に示すよ
うに、時間間隔光たりｆ２＝３２＝を有する。好適な実
施例の場合、発振器１１の出力は７，５７０，２５２Ｈ
ｚ、ｆｌは９７６゜５６２．５０８Ｈｚそしてｆ２は９
６８，９９２゜２５６Ｈｚでおる。
を見ることによって理解できる。波形３０．１８．２８
．３３、および３４は、第１図に示すこれらと同じ番号
を有する接続点の出力信号の周波数と関連する端部の位
置を表わす。説明を容易にするため、第２図に示すタイ
ミングはＮ＝４およびＭ＝３の場合であるが、Ｍおよび
Ｎはより大きな数であるほうが実際的である。好適な実
施例の場合、Ｎ＝１２９、Ｍ＝１２８であり、その結果
、分周器１７．１９．２７および２９は、全て第１図に
示すように同じ形式の部品で構成できる。接続点３０に
は発振器１１の出力があり、時間間隔光たり１周期の周
波数を有する。図から分かるように、接続点３０の周波
数が高いほど、出力タイミング信号の精度は高く、した
がって所望の精度に応じて、ｆｏをいずれの周波数に選
択することもできる。接続点１８はｆ１＝（Ｎ＞（ｆ０
）の周波数、すなわち第２図に示すように、時間間隔光
たりｆ１＝４１＝を有する。接続点２８はｆ ２＝ （
Ｍ＞ （ｆ □＞の周波数、すなわち第２図に示すよ
うに、時間間隔光たりｆ２＝３２＝を有する。好適な実
施例の場合、発振器１１の出力は７，５７０，２５２Ｈ
ｚ、ｆｌは９７６゜５６２．５０８Ｈｚそしてｆ２は９
６８，９９２゜２５６Ｈｚでおる。
出力３３および３４は、それぞれ２係数分周器１９およ
び２９によって分周された後の第１および第２の出力信
号を示す。通常の動作の場合、分周器１９は接続点１８
の周波数を分周し、その結果、出力３３の出力周波数は
接続点３０の発振器周波数ア。に等しい。第２モードの
場合、分周器１９は、第２図のＴ＝１とＴ＝２との間の
間隔で示すように、周波数をＮ−１で分周する。発振器
１１の１周期の量分周器１９を第２のモードに移すと、
出力３３の出力波形は周波数ｆｏを有する結果となるが
、これの立上がり端および立ち下がり端は１／ｆ１だ【
プ時間がシフトされる。より一般的に、分周器１９はＮ
−１で分周する代わりに、他のある周波数Ｎ−Ｘで分周
する種類の分周器でもよい。この場合、出力３３で観測
される立上がり端および立ち下かり端はＸ／ｆ１だけ時
間がシフトされる。発振器１１の１周期以上に渡って分
周器１９を第２のモードに保持することによってより大
きな時間シフトが実現でき、この場合、この分周器１９
が第２のモードに保持されている発振器１１の各周期に
対してＸ／ｆ１のシフトが生じることにもまた留意すべ
きである。
び２９によって分周された後の第１および第２の出力信
号を示す。通常の動作の場合、分周器１９は接続点１８
の周波数を分周し、その結果、出力３３の出力周波数は
接続点３０の発振器周波数ア。に等しい。第２モードの
場合、分周器１９は、第２図のＴ＝１とＴ＝２との間の
間隔で示すように、周波数をＮ−１で分周する。発振器
１１の１周期の量分周器１９を第２のモードに移すと、
出力３３の出力波形は周波数ｆｏを有する結果となるが
、これの立上がり端および立ち下がり端は１／ｆ１だ【
プ時間がシフトされる。より一般的に、分周器１９はＮ
−１で分周する代わりに、他のある周波数Ｎ−Ｘで分周
する種類の分周器でもよい。この場合、出力３３で観測
される立上がり端および立ち下かり端はＸ／ｆ１だけ時
間がシフトされる。発振器１１の１周期以上に渡って分
周器１９を第２のモードに保持することによってより大
きな時間シフトが実現でき、この場合、この分周器１９
が第２のモードに保持されている発振器１１の各周期に
対してＸ／ｆ１のシフトが生じることにもまた留意すべ
きである。
同様に、Ｔ＝１とＴ＝３との間で示すように、分周器２
９がＭ−１周期の間Ｍの代わりにＭ＋１で分周するよう
にされた場合、出力３４の出力周波数は再びｆｏである
が、立上がり端および立ち下がり端は１／ｆ２だけシフ
トされる。出力３３と３４の信号をこの方法で位相シフ
トすることによって、３８で示される波形３３と３４の
端部が［１／ｆ２−１／ｆ１］に等しい量だけ分離され
ることか分かる。分周器１９と２９が通常の動作モード
に戻された場合、出力３３と３４の出力周波数はｆｏの
ままであり、立上がり端と立ち下がり喘との間の相対差
はＥ’ｌ／ｆ２−Ａ／ｆ１］のままで残る。
９がＭ−１周期の間Ｍの代わりにＭ＋１で分周するよう
にされた場合、出力３４の出力周波数は再びｆｏである
が、立上がり端および立ち下がり端は１／ｆ２だけシフ
トされる。出力３３と３４の信号をこの方法で位相シフ
トすることによって、３８で示される波形３３と３４の
端部が［１／ｆ２−１／ｆ１］に等しい量だけ分離され
ることか分かる。分周器１９と２９が通常の動作モード
に戻された場合、出力３３と３４の出力周波数はｆｏの
ままであり、立上がり端と立ち下がり喘との間の相対差
はＥ’ｌ／ｆ２−Ａ／ｆ１］のままで残る。
ｆ１＝（Ｎ＞ （ｆ□） 、ｆ２＝（Ｍ）（ｆ□）であ
るので、３Ｂで示す両方の立ち上がり端の間の時間差は
Δｔ＝１／（Ｎ）（Ｍ）（ｆ０）で与えられる。ｆ□＝
７，５７０，２５２Ｈｚ、Ｎ＝１２９、Ｍ＝１２８の場
合、Δｔは約ａｐｓに等しい。したがって、この回路は
、８ピコ秒だけ差のある開始パルスと終了パルスを出力
し、その精度は水晶発振器１１の精度と同様であり、百
万分の１（１ｐｐｍ＞であることが望ましい。より大き
な時間基準信号を発生するためには、上述の段階を繰り
返すことができ、繰り返しの度に発振器１１の１周期の
量分周器１９をＮ−１モードに設定し、発振器１１のＭ
−１周期の量分周器２９をＭ＋１モードに設定する。こ
れらの段階を繰り返り度に、出力３３と３４の波形の端
部にはざらに８ピコ秒ずつ時間差がつく。
るので、３Ｂで示す両方の立ち上がり端の間の時間差は
Δｔ＝１／（Ｎ）（Ｍ）（ｆ０）で与えられる。ｆ□＝
７，５７０，２５２Ｈｚ、Ｎ＝１２９、Ｍ＝１２８の場
合、Δｔは約ａｐｓに等しい。したがって、この回路は
、８ピコ秒だけ差のある開始パルスと終了パルスを出力
し、その精度は水晶発振器１１の精度と同様であり、百
万分の１（１ｐｐｍ＞であることが望ましい。より大き
な時間基準信号を発生するためには、上述の段階を繰り
返すことができ、繰り返しの度に発振器１１の１周期の
量分周器１９をＮ−１モードに設定し、発振器１１のＭ
−１周期の量分周器２９をＭ＋１モードに設定する。こ
れらの段階を繰り返り度に、出力３３と３４の波形の端
部にはざらに８ピコ秒ずつ時間差がつく。
位相ロック・ループ１２の分周器１７と位相ロック・ル
ープ２２の分周器２７はまた２係数プリスケーラでもよ
い。すなわち、分周器１７と２７の各々は第１および第
２の動作モードを有することが可能である。この場合、
各プリスケーラの第２のモードは、分周器１９と２９を
参照して説明したのと同じ方法で、出力３３と３４の開
始パルスと終了パルスとの間で時間差Δｔだけをシフト
させるのに使用することができる。分周器１７は負帰還
ループに結合されているので、動作を第２モードにシフ
トした場合、前述したように、分周器１９を第２モード
で動作させることによって生じた時間差と大きさは等し
いが方向が逆のシフトを発生させる結果となる。同様に
、分周器２７を第２モードで動作させると、第２モード
で動作する分周器２９によって生じるシフトと大きさは
等しいが方向が反対のシフトを発生する結果となる。
ープ２２の分周器２７はまた２係数プリスケーラでもよ
い。すなわち、分周器１７と２７の各々は第１および第
２の動作モードを有することが可能である。この場合、
各プリスケーラの第２のモードは、分周器１９と２９を
参照して説明したのと同じ方法で、出力３３と３４の開
始パルスと終了パルスとの間で時間差Δｔだけをシフト
させるのに使用することができる。分周器１７は負帰還
ループに結合されているので、動作を第２モードにシフ
トした場合、前述したように、分周器１９を第２モード
で動作させることによって生じた時間差と大きさは等し
いが方向が逆のシフトを発生させる結果となる。同様に
、分周器２７を第２モードで動作させると、第２モード
で動作する分周器２９によって生じるシフトと大きさは
等しいが方向が反対のシフトを発生する結果となる。
Δｔの大きざを素早く増加または減少させるためのこの
別の能力はある種の校正の用途では有効であるかも知れ
ないが、分周器１７と２７はそれぞれ位相ロック・ルー
プ１２と２２の負帰還ループに結合されているので、負
帰還ループが不安定になった後で位相ロック・ループか
安定化するには有限の時間か必要になる。この有限の時
間は非常に長い可能性があるので、分周器１７と２７は
第１の動作モードのままにして分周器１９と２９のみを
使用して時間シフトΔｔを発生させるのがより有利であ
る。
別の能力はある種の校正の用途では有効であるかも知れ
ないが、分周器１７と２７はそれぞれ位相ロック・ルー
プ１２と２２の負帰還ループに結合されているので、負
帰還ループが不安定になった後で位相ロック・ループか
安定化するには有限の時間か必要になる。この有限の時
間は非常に長い可能性があるので、分周器１７と２７は
第１の動作モードのままにして分周器１９と２９のみを
使用して時間シフトΔｔを発生させるのがより有利であ
る。
（発明の効果）
本発明によれば、発生可能な最小時間ベースは、Δｔ・
＝１／（Ｎ＞（Ｍ）（ｆ□）であり、一方発生できる最
大時間ベースは、基準周波数ｆｏによって制限されて、
１ ／ ｆ ｏである。したがって第１図に示す回路は
、Δｔ＝ａｐｓとΔｔ＝１３２゜０９６ｐＳとの間の増
分が８ピコ秒であるいずれかの値を有する時間ベース出
力信号を発生することができる。この回路によって、校
正された遅延線を使用せずに基準時間が設定され、この
ことによって回路の寸法、手間、および価格が大きく低
減することに留意するべきである。これの最も基本的な
形態の場合、前述の回路は数平方インチのスペースを占
めるに過ぎず、装置を自己校正させるために１台の装置
に容易にまとめることができる。提供された時間ベース
発振回路は、安定かつ調整可能な時間基準源を供給し、
これは従来の水晶発振器を使用して容易に百万分の１の
精度を達成することができる。
＝１／（Ｎ＞（Ｍ）（ｆ□）であり、一方発生できる最
大時間ベースは、基準周波数ｆｏによって制限されて、
１ ／ ｆ ｏである。したがって第１図に示す回路は
、Δｔ＝ａｐｓとΔｔ＝１３２゜０９６ｐＳとの間の増
分が８ピコ秒であるいずれかの値を有する時間ベース出
力信号を発生することができる。この回路によって、校
正された遅延線を使用せずに基準時間が設定され、この
ことによって回路の寸法、手間、および価格が大きく低
減することに留意するべきである。これの最も基本的な
形態の場合、前述の回路は数平方インチのスペースを占
めるに過ぎず、装置を自己校正させるために１台の装置
に容易にまとめることができる。提供された時間ベース
発振回路は、安定かつ調整可能な時間基準源を供給し、
これは従来の水晶発振器を使用して容易に百万分の１の
精度を達成することができる。
第１図は、本発明の時間基準回路のブロック図である。
第２図は、第１図に示す種々の接続点および出力で発生
するタイミング信号のタイミング信号図である。 １１ ・ １２． １４． １６． １７． １８、 ・・発振器、 ２２・・・位相ロック・ループ、 ２４・・・位相検出器、 ２６・・・電圧制御発振器、 １９．２７．２９・・・分周器、 ２８．３０・・・接続点、 ３３． ３４・ ・出力、
するタイミング信号のタイミング信号図である。 １１ ・ １２． １４． １６． １７． １８、 ・・発振器、 ２２・・・位相ロック・ループ、 ２４・・・位相検出器、 ２６・・・電圧制御発振器、 １９．２７．２９・・・分周器、 ２８．３０・・・接続点、 ３３． ３４・ ・出力、
Claims (6)
- （１）時間Δｔだけ位相がずれている第１および第２の
基準信号を発生する回路において：周波数ｆ＿０の出力
を有する発振器； 発振器の出力に結合し、出力周波数ｆ＿１を発生する第
１の位相ロック・ループ（ＰＬＬ）；第１の位相ロック
・ループの出力に結合し、周波数ｆ＿０に等しい周波数
を有する第１の基準信号を発生する第１の２係数分周器
； 発振器の出力に結合し、出力周波数ｆ＿２を発生する第
２の位相ロック・ループ；および 第２の位相ロック・ループの出力に結合し、周波数ｆ＿
０に等しい周波数を有する第２の基準信号を発生する第
２の２係数分周器；とによつて構成され、 第１および第２の基準信号には時間Δｔだけの差がある
ことを特徴とする回路。 - （２）ｆ＿１：ｆ＿０の比が（Ｎ＋１）であり、ｆ＿２
：ｆ＿０の比がＮであることを特徴とする請求項１記載
の回路。 - （３）周波数が同一であり、固定された時間差Δｔだけ
位相のずれている２つの基準信号を発生する方法におい
て： 周波数ｆ＿０を発生する段階； ｆ＿０に第１の整数Ｎを乗じて周波数ｆ＿１を発生する
段階； ｆ＿０に第２の整数Ｍを乗じて周波数ｆ＿２を発生する
段階； ｆ＿１をＮで分周して第１の基準信号を発生する段階； ｆ＿２をＭで分周して第２の基準信号を発生する段階； 第１の基準信号の少なくとも１周期の間、ｆ＿１をＮを
除く整数で分周し、および（または）第２の基準信号の
少なくとも１周期の間、ｆ＿２をＭを除く整数で分周し
、これによつて第１の基準信号を第２の基準信号に対し
てΔｔだけシフトさせる段階； とによって構成されることを特徴とする方法。 - （４）前記のＮを除く整数はＮ−１であり、これによつ
て第１の基準信号を第２の基準信号に対してΔｔ＝１／
ｆ＿１だけシフトさせることを特徴とする請求項３記載
の方法。 - （５）前記のＭを除く整数はＭ＋１であり、ｆ＿２を第
２の基準信号のＭ−１周期の間、Ｍ＋１で分周し、これ
によって第２の基準信号を第１の基準信号に対してΔｔ
＝１／ｆ＿２だけシフトさせることを特徴とする請求項
３記載の方法。 - （６）前記のＮを除く整数はＮ−１であり、前記のＭを
除く整数はＭ＋１であって、第１の基準信号の１周期の
間、ｆ＿１をＮ−１で分周し、かつ第２基準信号のＭ−
１周期の間、ｆ＿２をＭ＋１で分周し、これによって第
２の基準信号に対する第１の基準信号の相対位置をΔｔ
＝１／（Ｍ）（Ｎ）（ｆ＿０）だけシフトさせることを
特徴とする請求項３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/403,271 US4943787A (en) | 1989-09-05 | 1989-09-05 | Digital time base generator with adjustable delay between two outputs |
| US403271 | 1995-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0399519A true JPH0399519A (ja) | 1991-04-24 |
| JP2730280B2 JP2730280B2 (ja) | 1998-03-25 |
Family
ID=23595173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2228532A Expired - Lifetime JP2730280B2 (ja) | 1989-09-05 | 1990-08-31 | ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4943787A (ja) |
| EP (1) | EP0419823B1 (ja) |
| JP (1) | JP2730280B2 (ja) |
| KR (1) | KR0162640B1 (ja) |
| DE (1) | DE69027493T2 (ja) |
| MY (1) | MY105977A (ja) |
| TW (1) | TW223716B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4808883B2 (ja) * | 1999-10-12 | 2011-11-02 | テラダイン・インコーポレーテッド | デューティ・サイクル制御による低ジッタ・フェーズロック・ループ |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077686A (en) * | 1990-01-31 | 1991-12-31 | Stardent Computer | Clock generator for a computer system |
| GB9117635D0 (en) * | 1991-08-15 | 1991-10-02 | British Telecomm | Phase shifter |
| US5329250A (en) * | 1992-02-25 | 1994-07-12 | Sanyo Electric Co., Ltd. | Double phase locked loop circuit |
| JP2945545B2 (ja) * | 1992-04-02 | 1999-09-06 | 三菱電機株式会社 | Ｐｌｌ回路装置および位相差検出回路装置 |
| US5336939A (en) * | 1992-05-08 | 1994-08-09 | Cyrix Corporation | Stable internal clock generation for an integrated circuit |
| US5317284A (en) * | 1993-02-08 | 1994-05-31 | Hughes Aircraft Company | Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer |
| US5317285A (en) * | 1993-02-26 | 1994-05-31 | Motorola, Inc. | Frequency synthesizer employing a continuously adaptive phase detector and method |
| US5391996A (en) * | 1993-11-19 | 1995-02-21 | General Instrument Corporation Of Delaware | Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band |
| US6020733A (en) * | 1994-12-22 | 2000-02-01 | Anritsu Company | Two port handheld vector network analyzer with frequency monitor mode |
| US5642039A (en) * | 1994-12-22 | 1997-06-24 | Wiltron Company | Handheld vector network analyzer |
| US5796682A (en) * | 1995-10-30 | 1998-08-18 | Motorola, Inc. | Method for measuring time and structure therefor |
| US6049241A (en) * | 1997-02-28 | 2000-04-11 | Texas Instruments Incorporated | Clock skew circuit |
| US5977779A (en) * | 1997-10-24 | 1999-11-02 | Anritsu Company | Handheld vecor network analyzer (VNA) operating at a high frequency by mixing LO and RF signals having offset odd harmonics |
| US6807225B1 (en) * | 2000-05-31 | 2004-10-19 | Conexant Systems, Inc. | Circuit and method for self trimming frequency acquisition |
| KR100374023B1 (ko) * | 2000-08-24 | 2003-02-26 | 온재륜 | 신발창 성형프레스 자동화 장치 |
| EP1209809A1 (en) | 2000-11-24 | 2002-05-29 | STMicroelectronics S.r.l. | Device and method for generating synchronous numeric signals |
| US6492926B2 (en) | 2000-11-24 | 2002-12-10 | Stmicroelectronics S.R.L. | Noise compensation device and method in a discrete time control system |
| US6791382B1 (en) * | 2002-04-08 | 2004-09-14 | Etron Technology, Inc. | Noise reduction method and system for a multiple clock, mixed signal integrated circuit |
| FR2848038B1 (fr) * | 2002-11-29 | 2005-12-02 | Thales Sa | Dispositif et procede de synthese de frequence a grande purete spectrale |
| US7256633B1 (en) | 2003-05-01 | 2007-08-14 | Ample Communications, Inc. | Systems for implementing high speed and high integration chips |
| US7586344B1 (en) * | 2007-10-16 | 2009-09-08 | Lattice Semiconductor Corporation | Dynamic delay or advance adjustment of oscillating signal phase |
| EP2207263B1 (en) | 2009-01-08 | 2012-11-28 | Siemens Aktiengesellschaft | A digital time base generator and method for providing a first clock signal and a second clock signal |
| EP2495634B1 (en) | 2011-03-01 | 2015-08-26 | Siemens Aktiengesellschaft | A time base generator and method for providing a first clock signal and a second clock signal |
| RU2019113380A (ru) * | 2016-09-30 | 2020-10-30 | Роузмаунт Танк Радар Аб | Импульсный радарный измеритель уровня с единственным осциллятором |
| EP3301472B1 (en) * | 2016-09-30 | 2020-10-28 | Rosemount Tank Radar AB | Pulsed radar level gauge with single oscillator |
| US10132671B2 (en) | 2016-09-30 | 2018-11-20 | Rosemount Tank Radar Ab | Pulsed radar level gauge with single oscillator |
| TWI600284B (zh) | 2016-11-16 | 2017-09-21 | 國立清華大學 | 數值尋找器以及數值尋找方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881337A (ja) * | 1981-11-10 | 1983-05-16 | Hitachi Denshi Ltd | 周波数シンセサイザ |
| JPS6315517A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | クロツク発生回路 |
| JPH01149517A (ja) * | 1987-12-04 | 1989-06-12 | Nec Corp | クロック位相差検出方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961269A (en) * | 1975-05-22 | 1976-06-01 | Teletype Corporation | Multiple phase clock generator |
| JPS63238714A (ja) * | 1986-11-26 | 1988-10-04 | Hitachi Ltd | クロック供給システム |
| US4833425A (en) * | 1988-03-25 | 1989-05-23 | International Business Machines Corporation | Analog macro embedded in a digital gate array |
-
1989
- 1989-09-05 US US07/403,271 patent/US4943787A/en not_active Expired - Fee Related
-
1990
- 1990-04-13 TW TW079102974A patent/TW223716B/zh active
- 1990-08-13 DE DE69027493T patent/DE69027493T2/de not_active Expired - Fee Related
- 1990-08-13 EP EP90115488A patent/EP0419823B1/en not_active Expired - Lifetime
- 1990-08-30 KR KR1019900013469A patent/KR0162640B1/ko not_active IP Right Cessation
- 1990-08-31 JP JP2228532A patent/JP2730280B2/ja not_active Expired - Lifetime
- 1990-09-04 MY MYPI90001519A patent/MY105977A/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881337A (ja) * | 1981-11-10 | 1983-05-16 | Hitachi Denshi Ltd | 周波数シンセサイザ |
| JPS6315517A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | クロツク発生回路 |
| JPH01149517A (ja) * | 1987-12-04 | 1989-06-12 | Nec Corp | クロック位相差検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4808883B2 (ja) * | 1999-10-12 | 2011-11-02 | テラダイン・インコーポレーテッド | デューティ・サイクル制御による低ジッタ・フェーズロック・ループ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007267A (ko) | 1991-04-30 |
| EP0419823A1 (en) | 1991-04-03 |
| DE69027493T2 (de) | 1997-01-02 |
| TW223716B (ja) | 1994-05-11 |
| US4943787A (en) | 1990-07-24 |
| EP0419823B1 (en) | 1996-06-19 |
| KR0162640B1 (ko) | 1999-03-20 |
| JP2730280B2 (ja) | 1998-03-25 |
| MY105977A (en) | 1995-02-28 |
| DE69027493D1 (de) | 1996-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730280B2 (ja) | ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法 | |
| EP1377841B1 (en) | Low-jitter clock for test system | |
| US4835491A (en) | Clock signal generation | |
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| US6798258B2 (en) | Apparatus and method for introducing signal delay | |
| JP3406439B2 (ja) | 可変遅延回路の遅延時間測定装置 | |
| US7394238B2 (en) | High frequency delay circuit and test apparatus | |
| CN100588122C (zh) | 脉冲发生器、光盘写入器和调谐器 | |
| JPH01168122A (ja) | 周波数合成器 | |
| JP2720417B2 (ja) | 遅延パルス発生装置 | |
| JPS59110227A (ja) | 可変周波数クロツク発生器 | |
| US4383166A (en) | Automatic echo-chamber for measuring single time intervals by replication and averaging | |
| US5349613A (en) | Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop | |
| JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
| JPH07321619A (ja) | パルス信号発生器 | |
| JP2543514B2 (ja) | タイミング信号発生器 | |
| JP4105966B2 (ja) | 演算型連続周波数可変発振回路 | |
| EP0512621B1 (en) | Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop | |
| JPS6220414A (ja) | 遅延回路 | |
| JPH05268018A (ja) | ディジタル可変遅延回路 | |
| US20060232343A1 (en) | Arbitrary frequency signal generator | |
| JPH0523524B2 (ja) | ||
| JPH02206917A (ja) | ランダム周波数信号発生回路 | |
| JPH0846604A (ja) | ネットワークシミュレーション装置 | |
| JPS61152139A (ja) | デ−タ・ストロ−ブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |