KR910007267A - 시간축 발생기 회로와 동일 주파수의 2기준 신호 발생 방법 - Google Patents

시간축 발생기 회로와 동일 주파수의 2기준 신호 발생 방법 Download PDF

Info

Publication number
KR910007267A
KR910007267A KR1019900013469A KR900013469A KR910007267A KR 910007267 A KR910007267 A KR 910007267A KR 1019900013469 A KR1019900013469 A KR 1019900013469A KR 900013469 A KR900013469 A KR 900013469A KR 910007267 A KR910007267 A KR 910007267A
Authority
KR
South Korea
Prior art keywords
frequency
generating
reference signal
time
output
Prior art date
Application number
KR1019900013469A
Other languages
English (en)
Other versions
KR0162640B1 (ko
Inventor
클리프 스와프 마빈
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR910007267A publication Critical patent/KR910007267A/ko
Application granted granted Critical
Publication of KR0162640B1 publication Critical patent/KR0162640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15006—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two programmable outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Abstract

내용 없음

Description

시간축 발생기 회로와 동일 주파수의 2기준 신호 발생 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시간 기준 회로에 대한 블럭도,
제2도는 제1도에 도시된 다수의 노드 및 출력에서 발생된 타이밍 신호의 타이밍 신호 도시도.

Claims (3)

  1. 시간 △t만큼 위상이 벗어나는 제1 및 제2기준 신호를 발생하기 위한 시간축 발생기 회로에 있어서, 주파수 fo출력을 가진 발진기와, 상기 발진기 출력에 연결되고 출력 주파수 f1을 발생하는 제1위상 동기 루우프(PLL)와, 상기 제1PLL의 출력에 연결되고 주파수 f0와 같은 주파수를 갖는제1기준 신호를 발생하는 제1이중 모듈러스 카운터와 상기 발진기의 출력에 연결되고 출력 주파수 f2를 발생하는 제2PLL와, 상기 제2PLL의 출력에 연결되고 주파수 f0와 같은 주파수를 갖는 제2기준 신호를 발생하는 제2이중 모듈러스 카운터를 구비하여, 상기 제1 및 제2기준 신호가 시간 △t 만큼 이탈되는 시간축 발생기 회로.
  2. 고정된 시간 이탈 △t 만큼 위상이 벗어나는 동일 주파수의 2기준 신호를 발생하기 위한 방법에 있어서, 주파수 f0를 제공하는 단계와, 주파수 f1을 발생시키기 위해 제1정수 N만큼 f0를 증배하는 단계와, 주파수 f2를 발생시키기 위해 제2정수 M만큼 f0를 증배하는 단계와, 제1기준 신호를 발생시키기 위해 N 만큼 f1을 분할하는 단계와, 제2기준 신호를 발생시키기 위해 M 만큼 f2를 분할하는 단계와, 제1기준 신호의 적어도 1사이클 동안 다른 정수 N 만큼 f1를 분할하는 단계 및/또는 적어도 1사이클동안 다른 정수 M 만큼 f2를 분할하는 단계를 구비함으로써, 제2기준 신호에 대하여 △t 만큼 제1기준 신호를 시프팅하는 동일 주파수의 2기준 신호 발생 방법.
  3. 스타트 펄스 및 스톱 펄스를 가진 프로그램 가능 시간 기준 신호를 발생하기 위한 시간축 발생기 회로에 있어서, 기준 주파수 f0를 수신하고 정수배수 Nxf0인 주파수 f1를 발생하기 위한 제1위상 동기 루우프와, 기준 주파수 f0를 수신하고 또다른 정수 배수 Mxf0인 주파수 f2를 발생하기 위한 제2위상 동기 루우프와, N 또는 N-1만큼 f1을 분할하고 시간 기준 신호의 스타트 펄스를 발생하기 위한 제1프로그램 가능 주파수 분할기 수단과, M 또는 M+1만큼 f2를 분할하고 시간 기준 신호의 스톱 펄스를 발생하기 위한 제2프로그램 가능 주파수 분할기 수단을 구비하는 시간축 발생기 회로.
    ※ 참고사항 : 최초 출원 내용에 의하여 공개하는 것임.
KR1019900013469A 1989-09-05 1990-08-30 시간축 발생기 회로와 동일 주파수의 2개의 기준 신호 발생방법 KR0162640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US403,271 1989-09-05
US07/403,271 US4943787A (en) 1989-09-05 1989-09-05 Digital time base generator with adjustable delay between two outputs

Publications (2)

Publication Number Publication Date
KR910007267A true KR910007267A (ko) 1991-04-30
KR0162640B1 KR0162640B1 (ko) 1999-03-20

Family

ID=23595173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013469A KR0162640B1 (ko) 1989-09-05 1990-08-30 시간축 발생기 회로와 동일 주파수의 2개의 기준 신호 발생방법

Country Status (7)

Country Link
US (1) US4943787A (ko)
EP (1) EP0419823B1 (ko)
JP (1) JP2730280B2 (ko)
KR (1) KR0162640B1 (ko)
DE (1) DE69027493T2 (ko)
MY (1) MY105977A (ko)
TW (1) TW223716B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374023B1 (ko) * 2000-08-24 2003-02-26 온재륜 신발창 성형프레스 자동화 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
GB9117635D0 (en) * 1991-08-15 1991-10-02 British Telecomm Phase shifter
US5329250A (en) * 1992-02-25 1994-07-12 Sanyo Electric Co., Ltd. Double phase locked loop circuit
JP2945545B2 (ja) * 1992-04-02 1999-09-06 三菱電機株式会社 Ｐｌｌ回路装置および位相差検出回路装置
US5336939A (en) * 1992-05-08 1994-08-09 Cyrix Corporation Stable internal clock generation for an integrated circuit
US5317284A (en) * 1993-02-08 1994-05-31 Hughes Aircraft Company Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer
US5317285A (en) * 1993-02-26 1994-05-31 Motorola, Inc. Frequency synthesizer employing a continuously adaptive phase detector and method
US5391996A (en) * 1993-11-19 1995-02-21 General Instrument Corporation Of Delaware Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band
US5642039A (en) * 1994-12-22 1997-06-24 Wiltron Company Handheld vector network analyzer
US6020733A (en) * 1994-12-22 2000-02-01 Anritsu Company Two port handheld vector network analyzer with frequency monitor mode
US5796682A (en) * 1995-10-30 1998-08-18 Motorola, Inc. Method for measuring time and structure therefor
US6049241A (en) * 1997-02-28 2000-04-11 Texas Instruments Incorporated Clock skew circuit
US5977779A (en) * 1997-10-24 1999-11-02 Anritsu Company Handheld vecor network analyzer (VNA) operating at a high frequency by mixing LO and RF signals having offset odd harmonics
US6356129B1 (en) * 1999-10-12 2002-03-12 Teradyne, Inc. Low jitter phase-locked loop with duty-cycle control
US6807225B1 (en) * 2000-05-31 2004-10-19 Conexant Systems, Inc. Circuit and method for self trimming frequency acquisition
EP1209809A1 (en) * 2000-11-24 2002-05-29 STMicroelectronics S.r.l. Device and method for generating synchronous numeric signals
US6492926B2 (en) 2000-11-24 2002-12-10 Stmicroelectronics S.R.L. Noise compensation device and method in a discrete time control system
US6791382B1 (en) * 2002-04-08 2004-09-14 Etron Technology, Inc. Noise reduction method and system for a multiple clock, mixed signal integrated circuit
FR2848038B1 (fr) * 2002-11-29 2005-12-02 Thales Sa Dispositif et procede de synthese de frequence a grande purete spectrale
US7256633B1 (en) 2003-05-01 2007-08-14 Ample Communications, Inc. Systems for implementing high speed and high integration chips
US7586344B1 (en) * 2007-10-16 2009-09-08 Lattice Semiconductor Corporation Dynamic delay or advance adjustment of oscillating signal phase
EP2207263B1 (en) 2009-01-08 2012-11-28 Siemens Aktiengesellschaft A digital time base generator and method for providing a first clock signal and a second clock signal
EP2495634B1 (en) * 2011-03-01 2015-08-26 Siemens Aktiengesellschaft A time base generator and method for providing a first clock signal and a second clock signal
US10132671B2 (en) 2016-09-30 2018-11-20 Rosemount Tank Radar Ab Pulsed radar level gauge with single oscillator
WO2018060352A1 (en) * 2016-09-30 2018-04-05 Rosemount Tank Radar Ab Pulsed radar level gauge with single oscillator
EP3301472B1 (en) * 2016-09-30 2020-10-28 Rosemount Tank Radar AB Pulsed radar level gauge with single oscillator
TWI600284B (zh) * 2016-11-16 2017-09-21 國立清華大學 數值尋找器以及數值尋找方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961269A (en) * 1975-05-22 1976-06-01 Teletype Corporation Multiple phase clock generator
JPS5881337A (ja) * 1981-11-10 1983-05-16 Hitachi Denshi Ltd 周波数シンセサイザ
JPS6315517A (ja) * 1986-07-08 1988-01-22 Nec Corp クロツク発生回路
JPS63238714A (ja) * 1986-11-26 1988-10-04 Hitachi Ltd クロック供給システム
JPH01149517A (ja) * 1987-12-04 1989-06-12 Nec Corp クロック位相差検出方式
US4833425A (en) * 1988-03-25 1989-05-23 International Business Machines Corporation Analog macro embedded in a digital gate array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374023B1 (ko) * 2000-08-24 2003-02-26 온재륜 신발창 성형프레스 자동화 장치

Also Published As

Publication number Publication date
KR0162640B1 (ko) 1999-03-20
EP0419823A1 (en) 1991-04-03
DE69027493D1 (de) 1996-07-25
DE69027493T2 (de) 1997-01-02
TW223716B (ko) 1994-05-11
MY105977A (en) 1995-02-28
EP0419823B1 (en) 1996-06-19
US4943787A (en) 1990-07-24
JPH0399519A (ja) 1991-04-24
JP2730280B2 (ja) 1998-03-25

Similar Documents

Publication Publication Date Title
KR910007267A (ko) 시간축 발생기 회로와 동일 주파수의 2기준 신호 발생 방법
KR920022684A (ko) 고주파 위상 동기 루프용 주파수 제어 발진기
KR910017776A (ko) 위상동기회로
KR920704411A (ko) 전압 제어형 발진 회로 및 위상 동기 회로
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
KR970019094A (ko) 수평발진회로(a horizontal oscillator)
KR930005352A (ko) 반도체 집적회로
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
KR920704428A (ko) 고속 프리스케일러
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR840005000A (ko) 수평주사 주파수 체배회로
KR940012826A (ko) 고조파 동기 검출방법 및 장치와 그것을 포함하는 시스템
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
KR910008969A (ko) 슬립위상 제어위상 동기루프
CA1216032A (en) Variable digital frequency generator with value storage
KR950029904A (ko) 클럭 신호 발생 방법 및 장치
CA2192881A1 (en) PLL Circuit and Noise Reduction Means for PLL Circuit
KR920001314A (ko) 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치
KR890007564A (ko) 라인 동기화 회로
KR840005634A (ko) 클럭 재생회로
KR950007416A (ko) 동기회로
KR970013766A (ko) 동기식 디지탈 주파수 합성기
KR940012090A (ko) 클럭분주회로
KR960012943A (ko) 동기 회로
DK224688A (da) Oscillatorindretning til frembringelse af mindst to forskellige frekvenser

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 15

EXPY Expiration of term