JPH01168122A - 周波数合成器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は周波数合成器、特に位相ロックループタイプの
周波数合成器であって、出力周波数が合成器の出力を成
す電圧制御発振器（ＶＣＯ）と、該ＶＣＯの出力端子に
接続され、ＶＣＯの出力周波数を選択可変整数Ｎにより
分周すべく配置されるプログラム可能分周器と、該分周
器におけるＮの値を設定するための制御手段と、前記分
周器の出力端子に接続される第１入力端子及び基準周波
数源に接続される第２入力端子を有している位相比較器
と、該位相比較器の出力端子と前記ＶＣＯの周波数制御
入力端子との間に接続されるループフィルタとを具えて
ふり、前記出力周波数を基準周波数のＮ倍に等しくすべ
く制御する周波数合成器に関するものである。

斯種の周波数合成器は英国特許明細書箱１．４４４゜８
６０号に開示されており、この場合にはＮの値を例えば
１〜１０００の範囲内の、値とすることができる。

しかし、多くのタイプの電子機器にとっては周波数源を
単一の規定周波数又は１組の規定周波数のものとするの
ではなく、成る周波数範囲にわたり連続的に、しかも通
常繰り返し掃引し得る単一の周波数源が必要とされる。

斯種の電子機器にはスペクトル分析器や、持続波周波数
変調レーダや、チャープ測深装置などがある。斯種の機
器により得られた結果の分析精度は、掃引周波数範囲を
正確に規定する場合、特に周波数の掃引を各掃引中に時
間の関数として直線的と子る場合には極めて改善される
。

本発明の目的は周波数の厳密な直線的連続掃拍が得られ
るように適切に接続配置した周波数合成器を提供するこ
とにある。

本発明は冒頭にて述べた種類の周波数合成器において、
前記分周器の出力端子を制御手段に接続し、該制御手段
が前記分周器出力の各周期的な時間にＮの値を予定値だ
け増分又は減分させる手段を具え、かつ前記ループフィ
ルタが積分器を具えて、前記ＶＣＯの出力周波数をほぼ
直線的な割合で掃引すべく制御するようにしたことを特
徴とする。

周波数をより一層直線的に掃引するために本発明の好適
例では位相比較器を、一定の位相誤差に対して一定の出
力を供給するタイプのものとする。

例えば位相比較器はサンプルホールドタイプのものとす
るのが好適である。左程過酷でない用途には他のタイプ
の位相比較器を適当なフィルタリング処理と共に用いる
ことができる。本発明による周波数合成器は周波数を正
確に連続的に掃引し、階段状のスポット周波数を発生す
るものではない。

基準周波数は水晶制御発振器の如き適当な周波数源から
直接、又は分周して供給することができる。後者の場合
には分周係数を可変として、基準周波数Ｆｒｅｆの値を
、これらの各位が水晶制御発振器の精度で規定される値
となる成る範囲の値とすることができる。

整数Ｎの値は初期値Ｎ１から最終値Ｎｒまでステップさ
せるか、又は増分させることができる。

この場合、ＶＣＯ出力周波数の初期値及び最終値はＮｉ
　　’　Ｆｒ＠ｆ及びＮｆ’　Ｆｒ＠ｔとなり、従って
これらの値も水晶制御発振器の精度で規定される。

位相ロックループに積分器を設けることにより、位相比
較器の両入力端子に供給される２つの信号間に一定の位
相差がある場合に位相比較器から出力される一定の出力
に対してＶＣＯにはランプ電圧が供給されるようになる
。７００周波数の変化率の補正変更はごく僅かとする。

このような変更は基準周波数と分周７００周波数との間
の位相差をほぼ一定に維持し、率いてはランプ期間全体
にわたり積分器にほぼ一定の直流入力を供給するのに必
要とされる。ｖＣＯの制御特性が非直線的である場合に
は位相差が僅かな変化を来たし、ＶＣＯ人力信号の変化
率の変更がＶＣＯの非直線性を補正するようになる。従
って、ｖＣＯの周波数は連続的に変化するも、基準周波
数Ｆ１．．の周期的インターバルで値Ｎ−Ｆ、、、、に
厳密にロックされたままとなる。これがため、ＶＣＯの
非直線特性にも拘わらず、時間の関数としての７００周
波数ランプの直線性、即ち掃引が保証される。ＶＣＯの
特性は単調なものとしさえすれば良い。

本発明の好適例によれば、前記制御手段が前記分周器出
力の周期をカウントすべく接続されるカウンタを具え、
かつ該カウンタの内容が整数Ｎを構成するようにする。

このようにすることにより整数Ｎを分周器出力の各周期
にて１単位づつ増分させる。さらに本発明の他の好適例
によれば、前記カウンタをアップ／ダウンカウンタとし
、かつ前記制御手段が、第１カウント値から第２カウン
ト値にカウントアツプし、ついで第２カウント値から第
１カウント値にカウントダウンすべく前記アップ／ダウ
ンカウンタを切り換える手段も具えるようにする。従っ
て、７００周波数を直線的なランプで上昇させ、ついで
同じ勾配の直線的なランプで低下させるようにして、周
波数特性を三角形状にすることができる。

本発明のさらに他の好適例では、前記制御手段が前記分
周器出力の各周期的な時間に累算器の内容に予定数を加
える手段を具え、前記累算器の内容が整数Ｎを構成する
ようにする。従って、各分周器出力でＮの値はランプ期
間全体にわたり１よりも大きい整数分ずつ一定に増分す
る。これがため、選定整数値に比例する峻度を有する急
峻な周波数ランプを発生させることができる。

さらに本発明によれば、前記プログラム可能分周器が、
整数Ｎに設定されるべく制御手段に接続されて、０まで
カウントダウンする第２カウンタを具え、このＯカウン
ト時に分周器の出力を発生させると共に第２カウンタを
Ｎにリセットさせるようにする。斯種のカウンタは入手
し易い２進又は１０進カウンタにより簡単に組み立てる
ことができる。

以下図面につき本発明を説明する。

第１図は本発明による周波数合成器の一例を示すブロッ
ク線図であり、これは電圧制御発振器ＶＣＯを具えてお
り、この発振器の出力周波数が端子１に現れ、これが周
波数合成器の出力となる。

ＶＣＯは周波数制御電圧入力端子２を具えており、この
入力端子に制御電圧を供給してＶＣＯの周波数値を設定
する。例えば、ＶＣＯはキャパシタンスが可変容量ダイ
オードを含む同調回路を有している発振器とすることが
できる。この場合には、ダイオードには制御電圧が逆バ
イアス電圧として供給され、キャパシタンスの値は制御
電圧の値によって制御される。斯種の電圧制御発振器は
周知のものであり、ここではそれについては詳述しない
ものとする。なお、実施例における数値は掃引周波数合
成器の成る特定形態のものに対する値とする。この形態
のものでは、ＶＣＯの周波数を１０ＭＨｚから１１ＭＨ
ｚまで掃引し、かつこの周波数掃引を１０ミリ秒以内で
行う必要があるものとする。後に説明するように、この
場合には基準周波数を１０ＫＨｚとする必要がある。

プログラム可能分周器ＰＤを、正弦波信号としてのＶＣ
Ｏ出力を入力端子３にて受信して、このＶＣ○出力をパ
ルス状に変換し、かつパルス周波数を選択可変整数Ｎに
よって分周すべく接続する。

この例ではＮの初期値Ｎ、を１０００とし、かつ最終値
Ｎｒを１１００とする。本例のプログラム可能分周器は
、直列に接続されると共に各々が初期カウント値にセッ
トされ得る４個の１０分の１カウンタから成るグループ
で構成する。これらの分周カウンタは成る設定値Ｎから
Ｏまでカウントダウンすべく接続し、０カウント時に出
力端子４に出力パルスを発生する。ＰＤの１０分の１カ
ウンタの各々は集積回路、例えばＴＢＸＡＳ７４ＬＳ１
６１　（商標）とすることができる。

分周器ＰＤにおけるＮの値を設定するために制御手段１
５を設ける。本例ではこの制御手段をアップ／ダウンカ
ウンタＵＤＣとスイッチング手段ＳＷとで構成し、この
スイッチング手段によりＵＤＣのカウント機能を第１カ
ウント値から第２カウント値へのカウントアツプ（Ｕ）
に切り換え、ついで第１カウント値へカウントダウン（
Ｄ）に切り換える。ＵＤＣは、これが第１又は第２カウ
ント値、即ちＮｔか又はＮｒに達する際にスイッチＳＷ
を切り換える出力をライン５に供給するＵＤＣはライン
６に２゛進化１０進法で出力を発生してＰＤに整数Ｎを
設定する。ＰＤからの出力４をライン７でＵＤＣに供給
して、ＵＤＣのカウント値Ｎｔを１単位ずつ増大させる
か、又は減少させて、増大カウント値Ｎ＋１をＰＤに設
定する。本例のＵＤＣ１１２個（７）ＴＥＸＡＳ７４Ｌ
Ｓ１９０集積回路で構成することができる。

ＰＤからの出力４は位相比較器ＰＣにも供給する。基準
周波数ＦｒｅｆＮ本例では１０ＫＨｚの信号を入力端子
８からＰＣに供給する。ＰＣはライン９に直流出力信号
を発生し、この出力信号はＦｒａｆとＰＤの出力４の位
相が互いに等しい場合には０であり、又出力４の位相が
Ｆｒａｆの位相に対して次第に遅れるか、又は進につれ
てＰＣの出力はそれぞれ正又は負にそれぞれ増大する。

斯種の位相比較器は英国特許箱１．４６２．４０８号に
開示されており、ここではこれについては詳述しないも
のとする。

出力ライン９に現れる位相誤差信号は、積分器を具えて
いるループフィルタ１０を介してＶＣＯの周波数制御入
力端子２に供給する。上記積分器は高利得直流増幅器１
１を具えている。ＰＣの出力ライン９と増幅器１１の負
入力端子との間には入力抵抗１２を接続する。増幅器１
１の負入力端子と、この増幅器の正出力端子１４との間
には積分コンデンサ１３を接続する。ＰＣの出力ライン
９に現れる０でない定常値の誤差信号は増幅器１１の出
力端子１４に着実に増加する電圧を発生する。従って分
周器の出力４と基準周波数Ｆｒｅｆ　との間の一定の位
相差はＶＣＯからの出力周波数を定常的増に大させる。

位相ロックループは、分周器ＰＤの出力４の位相が基準
周波数Ｐｒ５ｆの位相よりも遅れる場合に、ライン９に
現れる位相誤差信号がｖＣＯの出力周波数の上昇率を高
め、従ってＦＤを介して出力４０位相を進めて位相遅れ
を補正するように結線する。

連続する出力パルス４間のインターバルを比較期間と称
することができる。位相ロックループがロック状態にあ
る場合には整数Ｎの値が順次大きくなり、必然的にＦｒ
ｅｔの周期のインターバルに追従するようになる。なお
、Ｐｒｅｆの周期は高安定に選定し得るものとする。従
って、各比較期間の終了時には、以前の比較期間に比べ
て１つ以上のＶＣＯサイクルが各比較期間に当てはめら
れたことになるようにＶＣ○周波数の増加率を定めてお
く必要がある。従って、７００周波数は各比較期間に一
定量ずつ増大し、従って厳密に直線的に増大する。

ＶＣＯ出力周波数の時間の関数としての直線性は、周波
数制御入力端子２における電圧の関数としての７００周
波数の直線性にはごく僅かしか左右されない。例えば、
制御入力端子２に現れる制御電圧でのＶＣＯ周波数の上
昇率は、その制御電圧が増大するにつれて低下させるこ
とができる。

このようにすることにより各比較期間における位相誤差
の増加を僅かとし、これにより積分器の入力を大きくす
る。ついで、これにより入力端子２における制御電圧の
上昇率を大きくしてＶＣＯの周波数上昇率を一定にする
。

ＵＤＣにおけるカウント値が１１００にまで上昇すると
、ライン５に切り換え出力を発生して、ＵＤＣの機能を
カウント・アップからカウント・ダウンに切り換える。

同様に、ＵＤＣが１０００にまでラント・ダウンすると
、ライン５に切り換え出力が発生して、ＵＤＣをカウン
ト・アップ作用に切り換える。従って、この掃引式の周
波数合成器は三角掃引の周波数を発生する。本例では上
昇掃引（ｓｗｅｅｐ　ｕｐ）又は下降掃引（ｓｗｅｅｐ
　ｄｏｗｎ）中にＮの値が１００回変化し、これらの各
変更は１００マイクロ秒のインターバル、即ちＦｒｅｆ
の周期にて行われる。従って、所望な掃引期間は１００
　Ｘ１００μｓｅｃ＝ｌＱｍｓｅｃである。

本発明による掃引周波数合成器に対する設計上の関係式
はつぎのように導出することができる。

初期の出力周波数をＦｌ　とし、最終出力周波数をＦ、
とし、かつ基準周波数をＦｒｅｔ　とする場合には、 Ｆ。

となり、ここにＮｉ及びＮｒはプログラム可能分周器Ｐ
Ｄの分周比Ｎの初期値及び最終値である。

全ランプ期間中ＯＮの値の総数Ｓは次式によって表され
る。

５＝Ｎｒ　　　Ｌ Ｆ、　　　　Ｆ。

Ｆ　ｒ＠ｆ　　　　Ｆｒｅｒ Ｎの値の変更は周期的な時間インターバル、即ち本明細
書にて比較期間と称した基準周波数の１／Ｆｒ＠ｆのイ
ンターバルで行う。ランプの全期間ＴはＳと比較期間と
の積によって表される。即ち、 Ｓに式（１）を代入すると、 Ｔ＝（Ｆ、　−Ｆ、）／（Ｆ、！、）２・（３）となり
、これからＦｒｅｆ　は次式のように表される。

式（４）の平方根内の量はランプの勾配（８２７秒）、
即ち周波数の変化率である。

本発明のより一層実用的な用途では、Ｆｏ、Ｆｆ及びＴ
、従ってランプの勾配をその用途の外部条件によって特
定化する。式（４）を用いることにより基準周波数を計
算する。ついでＮｔ及びＮ、の値を前記式（ａ）及び（
ｂ）から計算することができる。

本発明の他の用途では、他の組みの３つのパラメータを
外部的に特定化し、これから残りのパラメータを計算す
ることができる。例えば３つの周波数Ｆ＋、Ｆｒ及びＦ
ｒａｆは外部的に考慮すべき事柄によって特定化するこ
とができる。この場合には式（３）によってランプ期間
Ｔを計算することができ、又前式（ａ）及び（ｂ）によ
ってＮ１及びＮｒの値を求めることができる。

アップ／ダウンカウンタを逐次付加率（ｓｕｃｃｅｓｓ
ｉｖｅ　ａｄｄｉｔｉｏｎ　ｒａｔｅ）乗算器と置換す
る場合には、各比較期間にてＮの値が整数ｍずつ増分さ
れる。

この場合には、 となり、これからつぎの２つの式が成立する。

Ｔ＝　　（Ｆｒ　　−ＦＩ）　　／　（ｍ　Ｆ　、＠ｒ
　）２・・’（６）Ｆ、、Ｆ、及びＦ　ｒ＠ｆの周波数
値を一定とし、かつｍの値を２．３，４．・・・と増大
させる場合には、ランプ期間Ｔはそれに比例して短くな
る。従って、逐次付加率乗算器を用いることにより、周
波数が同じ初期値と最終値との間にて成る範囲のランプ
レートを得ることができる。

周波数合成器が英国特許明細書箱１．４４７．４１８号
に記載されているような位相予測技法または英国特許明
細書箱２．０６８．１８５号に記載されているような改
良型の位相予測技法を併合するものである場合にはＮの
値を非整数とすることができる。

本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。

【図面の簡単な説明】

第１図は本発明による周波数合成器の一例を示すブロッ
ク線図である。 ＶＣＯ・・・電圧制御発振器 ＰＤ・・・プログラム可能分周器 ＵＤＣ・・・アップ／ダウンカウンタ ＳＷ・・・スイッチング手段 ｐｃ・・・位相比較器 １０・・・ループフィルタ １５・・・制御手段 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンツアプリケ

Claims (1)

1. 【特許請求の範囲】 １、位相ロックループタイプの周波数合成器であって、
   出力周波数が合成器の出力を成す電圧制御発振器（ＶＣ
   Ｏ）と、該ＶＣＯの出力端子に接続され、ＶＣＯの出力
   周波数を選択可変整数Ｎにより分周すべく配置されるプ
   ログラム可能分周器と、該分周器におけるＮの値を設定
   するための制御手段と、前記分周器の出力端子に接続さ
   れる第１入力端子及び基準周波数源に接続される第２入
   力端子を有している位相比較器と、該位相比較器の出力
   端子と前記ＶＣＯの周波数制御入力端子との間に接続さ
   れるループフィルタとを具えており、前記出力周波数を
   基準周波数のＮ倍に等しくすべく制御する周波数合成器
   において、前記分周器の出力端子を制御手段に接続し、
   該制御手段が前記分周器出力の各周期的な時間にＮの値
   を予定値だけ増分又は減分させる手段を具え、かつ前記
   ループフィルタが積分器を具えて、前記ＶＣＯの出力周
   波数をほぼ直線的な割合で掃引すべく制御するようにし
   たことを特徴とする周波数合成器。 ２、前記位相比較器を、一定の位相誤差に対して一定の
   出力電圧を発生するタイプのものとしたことを特徴とす
   る請求項１に記載の周波数合成器。 ３、前記位相比較器をサンプルホールドタイプのものと
   したことを特徴とする請求項２に記載の周波数合成器。 ４、前記制御手段が前記分周器出力の周期をカウントす
   べく接続されるカウンタを具え、かつ該カウンタの内容
   が整数Ｎを構成するようにしたことを特徴とする請求項
   １〜３のいずれかに記載の周波数合成器。 ５、前記カウンタをアップ／ダウンカウンタとし、かつ
   前記制御手段が、第１カウント値から第２カウント値に
   カウントアップし、ついで第２カウント値から第１カウ
   ント値にカウントダウンすべく前記アップ／ダウンカウ
   ンタを切り換える手段も具えるようにしたことを特徴と
   する請求項４に記載の周波数合成器。 ６、前記制御手段が前記分周器出力の各周期的な時間に
   累算器の内容に予定数を加える手段を具え、前記累算器
   の内容が整数Ｎを構成するようにしたことを特徴とする
   請求項１〜３のいずれかに記載の周波数合成器。 ７、位相予測技法を用い、非整数分周非を累算器の内容
   により制御するようにしたことを特徴とする請求項６に
   記載の周波数合成器。 ８、前記プログラム可能分周器が、整数Ｎに設定される
   べく制御手段に接続されて、０までカウントダウンする
   第２カウンタを具え、この０カウント時に分周器の出力
   を発生させると共に第２カウンタをＮにリセットさせる
   ようにしたことを特徴とする請求項１〜７のいずれかに
   記載の周波数合成器。