JPH0846604A - ネットワークシミュレーション装置 - Google Patents
ネットワークシミュレーション装置Info
- Publication number
- JPH0846604A JPH0846604A JP6178829A JP17882994A JPH0846604A JP H0846604 A JPH0846604 A JP H0846604A JP 6178829 A JP6178829 A JP 6178829A JP 17882994 A JP17882994 A JP 17882994A JP H0846604 A JPH0846604 A JP H0846604A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- counter
- deviation
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 安価に、しかも装置の構成を簡単にする。
【構成】 被ＳＩＭ装置１から伝送されたデータは、遅
延装置３により、基本クロック発生部１１により出力さ
れたクロックを基本クロックとして、被ＳＩＭ装置１と
被ＳＩＭ装置２との間の国際通信で発生する遅延時間だ
け被ＳＩＭ装置１から伝送されたデータを疑似的に遅延
させ、さらにクロック乗換装置４により基本クロック発
生部１１と偏差クロック発生部１２により出力されたク
ロックで動作するようにデータのクロックを乗換えて被
ＳＩＭ装置２に出力する。一方、被ＳＩＭ装置２から伝
送されたデータは、クロック乗換装置４により、偏差ク
ロック発生部１２のクロックと基本クロック発生部１１
のクロックで動作するようにデータのクロック乗換えを
して、遅延装置３に出力する。遅延装置３より、被ＳＩ
Ｍ装置２から伝送されたデータを疑似的に遅延させて被
ＳＩＭ装置１に出力する。
延装置３により、基本クロック発生部１１により出力さ
れたクロックを基本クロックとして、被ＳＩＭ装置１と
被ＳＩＭ装置２との間の国際通信で発生する遅延時間だ
け被ＳＩＭ装置１から伝送されたデータを疑似的に遅延
させ、さらにクロック乗換装置４により基本クロック発
生部１１と偏差クロック発生部１２により出力されたク
ロックで動作するようにデータのクロックを乗換えて被
ＳＩＭ装置２に出力する。一方、被ＳＩＭ装置２から伝
送されたデータは、クロック乗換装置４により、偏差ク
ロック発生部１２のクロックと基本クロック発生部１１
のクロックで動作するようにデータのクロック乗換えを
して、遅延装置３に出力する。遅延装置３より、被ＳＩ
Ｍ装置２から伝送されたデータを疑似的に遅延させて被
ＳＩＭ装置１に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、国際間通信等で発生す
る遅延を疑似的に発生させ、２つの異なるクロックを用
いて装置間のデータ伝送を行うネットワークシミュレー
ション装置のクロック部に関するものである。
る遅延を疑似的に発生させ、２つの異なるクロックを用
いて装置間のデータ伝送を行うネットワークシミュレー
ション装置のクロック部に関するものである。
【０００２】
【従来の技術】国際間通信で使用する国際回線は独立同
期で動作しており、受信側では送信側のクロックに一致
したクロックで同期をとるため、高精度なクロックが必
要となる。ネットワークシミュレーション装置とは、国
際間通信で発生する遅延を疑似的に発生させ２つの異な
るクロックを用いて国際間通信をシミュレーションする
装置である。図２は、従来のネットワークシミュレーシ
ョン装置の構成図である。図に示すように、このネット
ワークシミュレーション装置は、シミュレーションの対
象となる被ＳＩＭ装置１、２を有している。被ＳＩＭ装
置１には、国際間通信で発生する遅延を疑似的に発生す
る遅延装置３が双方向に接続されている。被ＳＩＭ装置
２には、遅延装置３が第１のクロックＣＬＫ１と第２の
クロックＣＬＫ２のクロックで動作するようにデータの
クロック乗換えを行うクロック乗換装置４が双方向に接
続されている。遅延装置３とクロック乗換装置４は双方
向に接続されている。遅延装置３には、第１のクロック
ＣＬＫ１を発生させるクロック発生部５が接続され、ク
ロック乗換装置４にはクロック発生部５及び第２のクロ
ックＣＬＫ２を発生させるクロック発生部６が接続され
ている。次に、図２のネットワークシミュレーション装
置の動作を説明する。
期で動作しており、受信側では送信側のクロックに一致
したクロックで同期をとるため、高精度なクロックが必
要となる。ネットワークシミュレーション装置とは、国
際間通信で発生する遅延を疑似的に発生させ２つの異な
るクロックを用いて国際間通信をシミュレーションする
装置である。図２は、従来のネットワークシミュレーシ
ョン装置の構成図である。図に示すように、このネット
ワークシミュレーション装置は、シミュレーションの対
象となる被ＳＩＭ装置１、２を有している。被ＳＩＭ装
置１には、国際間通信で発生する遅延を疑似的に発生す
る遅延装置３が双方向に接続されている。被ＳＩＭ装置
２には、遅延装置３が第１のクロックＣＬＫ１と第２の
クロックＣＬＫ２のクロックで動作するようにデータの
クロック乗換えを行うクロック乗換装置４が双方向に接
続されている。遅延装置３とクロック乗換装置４は双方
向に接続されている。遅延装置３には、第１のクロック
ＣＬＫ１を発生させるクロック発生部５が接続され、ク
ロック乗換装置４にはクロック発生部５及び第２のクロ
ックＣＬＫ２を発生させるクロック発生部６が接続され
ている。次に、図２のネットワークシミュレーション装
置の動作を説明する。
【０００３】被ＳＩＭ装置１から伝送されたデータは、
遅延装置３に入力される。遅延装置３では、クロック発
生部５により出力された第１のクロックＣＬＫ１を基本
クロックとして、被ＳＩＭ装置１と被ＳＩＭ装置２との
間の国際通信で発生する遅延時間だけ被ＳＩＭ装置１か
ら伝送されたデータを疑似的に遅延させてクロック乗換
装置４に出力する。クロック乗換装置４では、第１のク
ロックＣＬＫ１で受信し、第２のクロックに乗換えて被
ＳＩＭ装置２に遅延装置３より出力されたデータを被Ｓ
ＩＭ装置２に出力する。被ＳＩＭ装置２では、クロック
乗換装置４より出力されたデータを受信して処理する。
一方、被ＳＩＭ装置２から伝送されたデータは、クロッ
ク乗換装置４に入力される。クロック乗換装置４では、
第２のクロックＣＬＫ２で受信して、第１のクロックに
乗換えて、被ＳＩＭ装置２から伝送されたデータを遅延
装置３に出力する。遅延装置３では、クロック発生部２
により出力された第２のクロックＣＬＫ２を基本クロッ
クとして、被ＳＩＭ装置１と被ＳＩＭ装置２との間の国
際通信で発生する遅延時間だけ被ＳＩＭ装置２から伝送
されたデータを疑似的に遅延させて被ＳＩＭ装置１に出
力する。被ＳＩＭ装置１では、被ＳＩＭ装置２より伝送
された実際の国際通信間で発生する遅延時間だけ遅延し
たデータを受信して処理する。
遅延装置３に入力される。遅延装置３では、クロック発
生部５により出力された第１のクロックＣＬＫ１を基本
クロックとして、被ＳＩＭ装置１と被ＳＩＭ装置２との
間の国際通信で発生する遅延時間だけ被ＳＩＭ装置１か
ら伝送されたデータを疑似的に遅延させてクロック乗換
装置４に出力する。クロック乗換装置４では、第１のク
ロックＣＬＫ１で受信し、第２のクロックに乗換えて被
ＳＩＭ装置２に遅延装置３より出力されたデータを被Ｓ
ＩＭ装置２に出力する。被ＳＩＭ装置２では、クロック
乗換装置４より出力されたデータを受信して処理する。
一方、被ＳＩＭ装置２から伝送されたデータは、クロッ
ク乗換装置４に入力される。クロック乗換装置４では、
第２のクロックＣＬＫ２で受信して、第１のクロックに
乗換えて、被ＳＩＭ装置２から伝送されたデータを遅延
装置３に出力する。遅延装置３では、クロック発生部２
により出力された第２のクロックＣＬＫ２を基本クロッ
クとして、被ＳＩＭ装置１と被ＳＩＭ装置２との間の国
際通信で発生する遅延時間だけ被ＳＩＭ装置２から伝送
されたデータを疑似的に遅延させて被ＳＩＭ装置１に出
力する。被ＳＩＭ装置１では、被ＳＩＭ装置２より伝送
された実際の国際通信間で発生する遅延時間だけ遅延し
たデータを受信して処理する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ネットワークシミュレーション装置においては、クロッ
ク発生部５及び６は互いに独立したクロックであり、第
１のクロックＣＬＫ１と第２のクロックＣＬＫ２の周波
数の偏差は高精度（例えば１０-10 程度）でなければな
らず、高精度なクロック源（例えば、１０-11 程度のず
れを許容範囲とする）である必要があり、そのためにネ
ットワークシミュレーション装置の規模も大きくなり価
格も高くなるという問題点があった。
ネットワークシミュレーション装置においては、クロッ
ク発生部５及び６は互いに独立したクロックであり、第
１のクロックＣＬＫ１と第２のクロックＣＬＫ２の周波
数の偏差は高精度（例えば１０-10 程度）でなければな
らず、高精度なクロック源（例えば、１０-11 程度のず
れを許容範囲とする）である必要があり、そのためにネ
ットワークシミュレーション装置の規模も大きくなり価
格も高くなるという問題点があった。
【０００５】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、実際の通信での二つの装置間のデー
タの伝送において発生する遅延を疑似的に発生する遅延
装置と、第１のクロックと第２のクロックで動作するよ
うに前記データのクロック乗換えをするクロック乗換装
置とを備えたネットワークシュレーョン装置において、
以下の回路を設けている。すなわち、前記第１のクロッ
クを発生する基本クロック発生部と、前記基本クロック
発生部より発生した第１のクロックの周波数に対して所
定の精度でずれた前記第２のクロックを発生する偏差ク
ロック発生部とを、設けている。第２の発明は、第１の
発明の偏差クロック発生部は、前記基本クロック発生部
により発生した第１のクロックを第１の分周比で分周す
る第１のカウンタと、電圧制御発振器と、前記電圧制御
発振器の発振信号を第２の分周比で分周する第２のカウ
ンタと、前記第１のカウンタの出力信号と第２のカウン
タの出力信号との位相差を検出する位相比較器と、前記
位相比較器により検出された位相差に相当する電圧を前
記電圧制御発振器に供給するループフィルタとを、備え
ている。第３の発明は、第１の発明の偏差クロック発生
部は、前記基本クロック発生部により発生した第１のク
ロックを第１の分周比で分周する第１の分周器と、電圧
制御発振器と、前記電圧制御発振器の発振信号を分周す
る複数の分周器と、前記各分周器の分周する回数を制御
するカウンタと、前記カウンタより指示される制御信号
に基づき前記複数の分周器の出力信号を選択するセレク
タと、前記第１の分周器の出力信号と前記セレクタの出
力信号との位相差を検出する位相比較器と、前記位相比
較器により検出された位相差に相当する電圧を前記電圧
制御発振器に供給するループフィルタとを、備えてい
る。
を解決するために、実際の通信での二つの装置間のデー
タの伝送において発生する遅延を疑似的に発生する遅延
装置と、第１のクロックと第２のクロックで動作するよ
うに前記データのクロック乗換えをするクロック乗換装
置とを備えたネットワークシュレーョン装置において、
以下の回路を設けている。すなわち、前記第１のクロッ
クを発生する基本クロック発生部と、前記基本クロック
発生部より発生した第１のクロックの周波数に対して所
定の精度でずれた前記第２のクロックを発生する偏差ク
ロック発生部とを、設けている。第２の発明は、第１の
発明の偏差クロック発生部は、前記基本クロック発生部
により発生した第１のクロックを第１の分周比で分周す
る第１のカウンタと、電圧制御発振器と、前記電圧制御
発振器の発振信号を第２の分周比で分周する第２のカウ
ンタと、前記第１のカウンタの出力信号と第２のカウン
タの出力信号との位相差を検出する位相比較器と、前記
位相比較器により検出された位相差に相当する電圧を前
記電圧制御発振器に供給するループフィルタとを、備え
ている。第３の発明は、第１の発明の偏差クロック発生
部は、前記基本クロック発生部により発生した第１のク
ロックを第１の分周比で分周する第１の分周器と、電圧
制御発振器と、前記電圧制御発振器の発振信号を分周す
る複数の分周器と、前記各分周器の分周する回数を制御
するカウンタと、前記カウンタより指示される制御信号
に基づき前記複数の分周器の出力信号を選択するセレク
タと、前記第１の分周器の出力信号と前記セレクタの出
力信号との位相差を検出する位相比較器と、前記位相比
較器により検出された位相差に相当する電圧を前記電圧
制御発振器に供給するループフィルタとを、備えてい
る。
【０００６】
【作用】第１の本発明によれば、以上のようにネットワ
ークシミュレーション装置を構成したので、偏差クロッ
ク発生部により、基準クロック発生部により発生した第
１のクロックに基づいて該第１のクロックの周波数に対
して所定の精度でずれた第２のクロックを発生し、２つ
の装置間で伝送における遅延を疑似的に発生させて、第
１のクロックと第２のクロックを用いてデータの伝送を
行いネットワークのシミュレーションする。第２の発明
によれば、第１のカウンタの分周比をＮ0 、第２のカウ
ンタの分周比をＮ1 、基本クロック発生部の周波数をｆ
0 とした時、偏差クロック発生部からは周波数ｆo ×Ｎ
１／Ｎ0 の信号が出力される。第３の発明によれば、第
１の分周器の分周比と複数の分周器の分周比とこれら複
数の分周器で分周する回数をカウンタにより制御し、セ
レクタによっていずれかの分周器の出力が制御されて、
基本クロック発生部によって発生した信号の周波数から
所定の周波数だけずれた信号が出力される。例えば、第
１の分周器の分周比を小さく設定することによって比較
周期を短くし、アナログＰＬＬ回路でも偏差クロック発
生部を構成することが可能となる。従って、前記課題が
解決できるのである。
ークシミュレーション装置を構成したので、偏差クロッ
ク発生部により、基準クロック発生部により発生した第
１のクロックに基づいて該第１のクロックの周波数に対
して所定の精度でずれた第２のクロックを発生し、２つ
の装置間で伝送における遅延を疑似的に発生させて、第
１のクロックと第２のクロックを用いてデータの伝送を
行いネットワークのシミュレーションする。第２の発明
によれば、第１のカウンタの分周比をＮ0 、第２のカウ
ンタの分周比をＮ1 、基本クロック発生部の周波数をｆ
0 とした時、偏差クロック発生部からは周波数ｆo ×Ｎ
１／Ｎ0 の信号が出力される。第３の発明によれば、第
１の分周器の分周比と複数の分周器の分周比とこれら複
数の分周器で分周する回数をカウンタにより制御し、セ
レクタによっていずれかの分周器の出力が制御されて、
基本クロック発生部によって発生した信号の周波数から
所定の周波数だけずれた信号が出力される。例えば、第
１の分周器の分周比を小さく設定することによって比較
周期を短くし、アナログＰＬＬ回路でも偏差クロック発
生部を構成することが可能となる。従って、前記課題が
解決できるのである。
【０００７】
【実施例】図１は、本発明の実施例のネットワークシミ
ュレーション装置の構成を示す図であり、図２の従来の
ネットワークシミュレーション装置と同一の要素には同
一の符号が付されている。本発明の実施例のネットワー
クシレーション装置が従来のネットワークシミュレーシ
ョン装置と異なる点は、図２中の独立に動作する高精度
なクロック発生部５，６の代わりに、基本クロック発生
部１１と基本クロック発生部１１のクロックに対して所
定の精度（例えば１０-10 程度）だけずれた偏差クロッ
クを発生させる偏差クロック発生部１２とを設けたこと
である。このネットワークシミュレーション装置では、
例えば１０-5程度の精度の一般的な水晶発振器で構成さ
れる基本クロック発生部１１を有している。基本クロッ
ク発生部１１の出力側には遅延装置３、クロック乗換装
置４、及びＰＬＬ回路で構成され基本クロック発生部１
１の基本クロックに対し偏差クロックを発生する偏差ク
ロック発生部１２が接続されている。偏差クロック発生
部１２の出力側には、クロック乗換装置４が接続されて
いる。図１のネットワークシミュレーション装置の動作
を説明する。
ュレーション装置の構成を示す図であり、図２の従来の
ネットワークシミュレーション装置と同一の要素には同
一の符号が付されている。本発明の実施例のネットワー
クシレーション装置が従来のネットワークシミュレーシ
ョン装置と異なる点は、図２中の独立に動作する高精度
なクロック発生部５，６の代わりに、基本クロック発生
部１１と基本クロック発生部１１のクロックに対して所
定の精度（例えば１０-10 程度）だけずれた偏差クロッ
クを発生させる偏差クロック発生部１２とを設けたこと
である。このネットワークシミュレーション装置では、
例えば１０-5程度の精度の一般的な水晶発振器で構成さ
れる基本クロック発生部１１を有している。基本クロッ
ク発生部１１の出力側には遅延装置３、クロック乗換装
置４、及びＰＬＬ回路で構成され基本クロック発生部１
１の基本クロックに対し偏差クロックを発生する偏差ク
ロック発生部１２が接続されている。偏差クロック発生
部１２の出力側には、クロック乗換装置４が接続されて
いる。図１のネットワークシミュレーション装置の動作
を説明する。
【０００８】被ＳＩＭ装置１から伝送されたデータは、
遅延装置３に入力される。遅延装置３では、基本クロッ
ク発生部１１により出力されたクロックを基本クロック
として、被ＳＩＭ装置１と被ＳＩＭ装置２との間の国際
通信で発生する遅延時間だけ被ＳＩＭ装置１から伝送さ
れたデータを疑似的に遅延させてクロック乗換装置４に
出力する。クロック乗換装置４では、遅延装置３より出
力されるデータに対して、基本クロック発生部１１より
出力されたクロックと偏差クロック発生部１２により出
力された偏差クロックで動作するようにデータのクロッ
ク乗換を行い、被ＳＩＭ装置２に出力する。被ＳＩＭ装
置２では、クロック乗換装置４により出力されたデータ
を受信して処理する。一方、被ＳＩＭ装置２から伝送さ
れたデータは、クロック乗換装置４に入力される。クロ
ック乗換装置４では、被ＳＩＭ装置２から伝送されたデ
ータに対して、基本クロック発生部１１より出力された
クロックと偏差クロック発生部１２により出力された偏
差クロックで動作するようにデータのクロック乗換を行
い、遅延装置３に出力する。遅延装置３では、基本クロ
ック発生部１１により発生したクロックを基本クロック
として、被ＳＩＭ装置１と被ＳＩＭ装置２との間の国際
通信で発生する遅延時間だけ被ＳＩＭ装置２から伝送さ
れたデータを疑似的に遅延させて被ＳＩＭ装置１に出力
する。被ＳＩＭ装置１では、遅延装置３より出力された
データを受信して処理する。
遅延装置３に入力される。遅延装置３では、基本クロッ
ク発生部１１により出力されたクロックを基本クロック
として、被ＳＩＭ装置１と被ＳＩＭ装置２との間の国際
通信で発生する遅延時間だけ被ＳＩＭ装置１から伝送さ
れたデータを疑似的に遅延させてクロック乗換装置４に
出力する。クロック乗換装置４では、遅延装置３より出
力されるデータに対して、基本クロック発生部１１より
出力されたクロックと偏差クロック発生部１２により出
力された偏差クロックで動作するようにデータのクロッ
ク乗換を行い、被ＳＩＭ装置２に出力する。被ＳＩＭ装
置２では、クロック乗換装置４により出力されたデータ
を受信して処理する。一方、被ＳＩＭ装置２から伝送さ
れたデータは、クロック乗換装置４に入力される。クロ
ック乗換装置４では、被ＳＩＭ装置２から伝送されたデ
ータに対して、基本クロック発生部１１より出力された
クロックと偏差クロック発生部１２により出力された偏
差クロックで動作するようにデータのクロック乗換を行
い、遅延装置３に出力する。遅延装置３では、基本クロ
ック発生部１１により発生したクロックを基本クロック
として、被ＳＩＭ装置１と被ＳＩＭ装置２との間の国際
通信で発生する遅延時間だけ被ＳＩＭ装置２から伝送さ
れたデータを疑似的に遅延させて被ＳＩＭ装置１に出力
する。被ＳＩＭ装置１では、遅延装置３より出力された
データを受信して処理する。
【０００９】以上説明したように、本実施例では、図２
中の高精度な２つのクロック発生部５，６の代わりに、
水晶発振器などの安価な発振器により構成される基本ク
ロック発生部１１と、基本クロック発生部１１で発生し
たクロックの周波数に対して、高精度にずれた偏差クロ
ックを発生するＰＬＬ回路で構成される偏差クロック発
生部１２とを設けたので、ネットワークシミュレーショ
ン装置を安価に提供できるとともに、簡単な構造にする
ことができるという利点がある。第１の実施例 図３は、図１中の偏差クロック発生部１２の第１の実施
例の回路図である。この偏差クロック発生部１２は、デ
ィジタルＰＬＬ回路で構成されており、第１の分周比１
０10で分周する第１のカウンタ１２−１、及び第２の分
周比１０10−１（または１０10＋１）で分周する第２の
カウンタ１２−２を有している。カウンタ１２−１の入
力側には、図１中の基本クロック発生部１１の出力側が
接続されている。第１のカウンタ１２−１及び第２のカ
ウンタ１２−２の出力側には、それらの出力信号の位相
差を検出する位相比較器（以下、ＰＣと呼ぶ）１２−３
が接続されている。ＰＣ１２−３の出力側には、その位
相差に相当する電圧を出力するループフィルタ（以下、
ＬＰＦと呼ぶ）１２−４が接続され、さらにその出力側
には、ＬＰＦ１２−４により出力される電圧によって発
振周波数が制御される電圧制御発振器（以下、ＶＣＯと
呼ぶ）１２−５が接続されている。ＶＣＯ１２−５の出
力側には、第２のカウンタ１２−２が接続されている。
ＶＣＯ１２−５からは、偏差クロックが出力される。次
に、図３の偏差クロック発生部の動作を説明する。第１
のカウンンタ１２−１には、図１中の基本クロック発生
部１１から出力される基本クロックが入力さる。第１の
カウンタ１２−１は、基本クロックＣＬＫを１０10分周
し、ＰＣ１２−３に出力する。基本クロックの周波数を
ｆとすると、第１のカウンタ１２−１からは周波数ｆ／
１０10の信号が出力される。一方、ＶＣＯ１２−５から
は周波数ｆ0 の信号が第２のカウンタ１２−２に出力さ
れる。第２のカウンタ１２−２では、周波数ｆ0 の信号
を（１０10−１）分周し、ＰＣ１２−３に出力する。第
２のカウンタ１２−２からはｆ0 ／（１０10−１）の周
波数の信号が出力される。
中の高精度な２つのクロック発生部５，６の代わりに、
水晶発振器などの安価な発振器により構成される基本ク
ロック発生部１１と、基本クロック発生部１１で発生し
たクロックの周波数に対して、高精度にずれた偏差クロ
ックを発生するＰＬＬ回路で構成される偏差クロック発
生部１２とを設けたので、ネットワークシミュレーショ
ン装置を安価に提供できるとともに、簡単な構造にする
ことができるという利点がある。第１の実施例 図３は、図１中の偏差クロック発生部１２の第１の実施
例の回路図である。この偏差クロック発生部１２は、デ
ィジタルＰＬＬ回路で構成されており、第１の分周比１
０10で分周する第１のカウンタ１２−１、及び第２の分
周比１０10−１（または１０10＋１）で分周する第２の
カウンタ１２−２を有している。カウンタ１２−１の入
力側には、図１中の基本クロック発生部１１の出力側が
接続されている。第１のカウンタ１２−１及び第２のカ
ウンタ１２−２の出力側には、それらの出力信号の位相
差を検出する位相比較器（以下、ＰＣと呼ぶ）１２−３
が接続されている。ＰＣ１２−３の出力側には、その位
相差に相当する電圧を出力するループフィルタ（以下、
ＬＰＦと呼ぶ）１２−４が接続され、さらにその出力側
には、ＬＰＦ１２−４により出力される電圧によって発
振周波数が制御される電圧制御発振器（以下、ＶＣＯと
呼ぶ）１２−５が接続されている。ＶＣＯ１２−５の出
力側には、第２のカウンタ１２−２が接続されている。
ＶＣＯ１２−５からは、偏差クロックが出力される。次
に、図３の偏差クロック発生部の動作を説明する。第１
のカウンンタ１２−１には、図１中の基本クロック発生
部１１から出力される基本クロックが入力さる。第１の
カウンタ１２−１は、基本クロックＣＬＫを１０10分周
し、ＰＣ１２−３に出力する。基本クロックの周波数を
ｆとすると、第１のカウンタ１２−１からは周波数ｆ／
１０10の信号が出力される。一方、ＶＣＯ１２−５から
は周波数ｆ0 の信号が第２のカウンタ１２−２に出力さ
れる。第２のカウンタ１２−２では、周波数ｆ0 の信号
を（１０10−１）分周し、ＰＣ１２−３に出力する。第
２のカウンタ１２−２からはｆ0 ／（１０10−１）の周
波数の信号が出力される。
【００１０】ＰＣ１２−３では、第１のカウンタ１２−
１の出力信号と第２のカウンタ１２−２の出力信号の位
相を比較して、その位相差をＬＰＦ１２−３に出力す
る。ＬＰＦ１２−３では、その位相差に相当する電圧を
ＶＣＯ１２−４に出力する。ＶＣＯ１２−４では、その
電圧により発振周波数が位相差がなくなる方向に増減さ
れる。そして、位相差が一定になると安定して周波数ｆ
×（１０10−１）／１０10のクロック信号が第２のクロ
ック信号としてＶＣＯ１２−４から出力される。この結
果、偏差クロック発生部１２からは基本クロック発生部
１１の基本クロックの周波数に対して１０-10 ずれた偏
差クロックが出力される。図３に示す偏差クロック発生
部１２は、ディジタルＰＬＬ回路で構成したが、アナロ
グＰＬＬ回路で構成する例を以下に示す。第２の実施例 図４は、図１中の偏差クロック発生回路１２の第２の実
施例を示すアナログＰＬＬ回路の回路図である。このア
ナログＰＬＬ回路では、ディジタルＰＬＬ回路のように
１０10分周すると位相比較の周期が非常に長くなるた
め、それを制御するにはコンデンサなどにチャージした
量の放電及び超低域通過フィルタが必要となり現状では
それをＬＰＦで実現できないので、１０10分周の代わり
に、位相比較の周期を早くするため分周比の小さい第１
の分周比１０2 で分周する第１の分周器２２−１、及び
セレクタ２２−２を有している。第１の分周器２２−１
の入力側には、図１中の基本クロック発生部１１の出力
側に接続されている。第１の分周器２２−１とセレクタ
２２−２の出力側には、ＰＣ２２−３が接続され、さら
にその出力側には、ＬＰＦ２２−４が接続されている。
ＬＰＦ２２−４の出力側には、ＶＣＯ２２−５が接続さ
れている。ＶＣＯ２２−５の出力側には、第２の分周比
１０2 で分周する第２の分周器２２−６、第３の分周比
９９で分周する第３の分周器２２−７が接続されてい
る。第２の分周器２２−６及び第３の分周器２２−７の
出力側には、１０8 値をカウントし、この１０8 値で第
２の分周器２２−６と第３の分周器２２−７のそれぞれ
の分周回数を制御するカウンタ２２−８及びセレクタ２
２−２が接続されている。カウンタ２２−８の出力側に
は、セレクタ２２−２が接続されている。セレクタ２２
−２は、第２の分周器２２−６の出力信号と第３の分周
器２２−７の出力信号のいずれかの出力信号をカウンタ
２２−８からの制御信号に基づいて選択する。ＶＣＯ２
２−５から偏差クロックが出力される。
１の出力信号と第２のカウンタ１２−２の出力信号の位
相を比較して、その位相差をＬＰＦ１２−３に出力す
る。ＬＰＦ１２−３では、その位相差に相当する電圧を
ＶＣＯ１２−４に出力する。ＶＣＯ１２−４では、その
電圧により発振周波数が位相差がなくなる方向に増減さ
れる。そして、位相差が一定になると安定して周波数ｆ
×（１０10−１）／１０10のクロック信号が第２のクロ
ック信号としてＶＣＯ１２−４から出力される。この結
果、偏差クロック発生部１２からは基本クロック発生部
１１の基本クロックの周波数に対して１０-10 ずれた偏
差クロックが出力される。図３に示す偏差クロック発生
部１２は、ディジタルＰＬＬ回路で構成したが、アナロ
グＰＬＬ回路で構成する例を以下に示す。第２の実施例 図４は、図１中の偏差クロック発生回路１２の第２の実
施例を示すアナログＰＬＬ回路の回路図である。このア
ナログＰＬＬ回路では、ディジタルＰＬＬ回路のように
１０10分周すると位相比較の周期が非常に長くなるた
め、それを制御するにはコンデンサなどにチャージした
量の放電及び超低域通過フィルタが必要となり現状では
それをＬＰＦで実現できないので、１０10分周の代わり
に、位相比較の周期を早くするため分周比の小さい第１
の分周比１０2 で分周する第１の分周器２２−１、及び
セレクタ２２−２を有している。第１の分周器２２−１
の入力側には、図１中の基本クロック発生部１１の出力
側に接続されている。第１の分周器２２−１とセレクタ
２２−２の出力側には、ＰＣ２２−３が接続され、さら
にその出力側には、ＬＰＦ２２−４が接続されている。
ＬＰＦ２２−４の出力側には、ＶＣＯ２２−５が接続さ
れている。ＶＣＯ２２−５の出力側には、第２の分周比
１０2 で分周する第２の分周器２２−６、第３の分周比
９９で分周する第３の分周器２２−７が接続されてい
る。第２の分周器２２−６及び第３の分周器２２−７の
出力側には、１０8 値をカウントし、この１０8 値で第
２の分周器２２−６と第３の分周器２２−７のそれぞれ
の分周回数を制御するカウンタ２２−８及びセレクタ２
２−２が接続されている。カウンタ２２−８の出力側に
は、セレクタ２２−２が接続されている。セレクタ２２
−２は、第２の分周器２２−６の出力信号と第３の分周
器２２−７の出力信号のいずれかの出力信号をカウンタ
２２−８からの制御信号に基づいて選択する。ＶＣＯ２
２−５から偏差クロックが出力される。
【００１１】次に、図４のアナログＰＬＬ回路の動作を
説明する。基本クロック発生回路１１から出力された周
波数ｆの基本クロックは、第１の分周器２２−１に入力
される。第１の分周器２２−１では、基本クロックを１
０2 分周し、周波数ｆ／１０2 の信号をＰＣ２２−３に
出力する。一方、ＶＣＯ２２−５から出力された信号
は、第２の分周器２２−６、第３の分周器２２−７に入
力される。第２の分周器２２−６では、１０2 分周し、
セレクタ２２−２及びカウンタ２２−８に出力する。第
３の分周器２２−７では、９９分周し、セレクタ２２−
２及びカウンタ２２−８に出力する。カウンタ２２−８
では、１０8 値を計数し、そのうち１０8 −１回は、第
２の分周器２２−６の出力を選択し、１回だけ第３の分
周器２２−７の出力を選択するようセレクタ２２−２を
制御する。セレクタ２２−２では、カウンタ２２−８か
ら出力される制御信号に基づき、第２の分周器２２−６
の出力信号または第３の分周器２２−７の出力信号のい
ずれかの出力信号を選択してＰＣ２２−３に出力する。
ＶＣＯ２２−５からは、位相差が一定になると安定し
て、次式（１）に示すように［（１０10−１）／１
０8 ］×（ｆ／１０2 ）＝［（１０10−１）／１０10］
×ｆの周波数の信号が出力される。 （１０8 −１）×１０2 ＋９９＝１０10−１ ・・・（１） この結果、偏差クロック発生部１２からは基本クロック
発生部１１の基本クロックの周波数に対して１０-10 ず
れた偏差クロックが出力される。図５は、図４の応答特
性を示す図である。図中、縦軸は振幅、横軸は時間を示
す。ＰＣ２２−３では、図５（ａ）に示すように、１０
０分周と９９分周との周期の差だけ９９分周においてイ
ンパルス入力となるが、同図（ｂ）に示すようにアナロ
グＰＬＬの定数を制御することにより、その応答特性
（インパルス応答）の振幅を抑えることができ、安定し
たクロックを出力することができる。
説明する。基本クロック発生回路１１から出力された周
波数ｆの基本クロックは、第１の分周器２２−１に入力
される。第１の分周器２２−１では、基本クロックを１
０2 分周し、周波数ｆ／１０2 の信号をＰＣ２２−３に
出力する。一方、ＶＣＯ２２−５から出力された信号
は、第２の分周器２２−６、第３の分周器２２−７に入
力される。第２の分周器２２−６では、１０2 分周し、
セレクタ２２−２及びカウンタ２２−８に出力する。第
３の分周器２２−７では、９９分周し、セレクタ２２−
２及びカウンタ２２−８に出力する。カウンタ２２−８
では、１０8 値を計数し、そのうち１０8 −１回は、第
２の分周器２２−６の出力を選択し、１回だけ第３の分
周器２２−７の出力を選択するようセレクタ２２−２を
制御する。セレクタ２２−２では、カウンタ２２−８か
ら出力される制御信号に基づき、第２の分周器２２−６
の出力信号または第３の分周器２２−７の出力信号のい
ずれかの出力信号を選択してＰＣ２２−３に出力する。
ＶＣＯ２２−５からは、位相差が一定になると安定し
て、次式（１）に示すように［（１０10−１）／１
０8 ］×（ｆ／１０2 ）＝［（１０10−１）／１０10］
×ｆの周波数の信号が出力される。 （１０8 −１）×１０2 ＋９９＝１０10−１ ・・・（１） この結果、偏差クロック発生部１２からは基本クロック
発生部１１の基本クロックの周波数に対して１０-10 ず
れた偏差クロックが出力される。図５は、図４の応答特
性を示す図である。図中、縦軸は振幅、横軸は時間を示
す。ＰＣ２２−３では、図５（ａ）に示すように、１０
０分周と９９分周との周期の差だけ９９分周においてイ
ンパルス入力となるが、同図（ｂ）に示すようにアナロ
グＰＬＬの定数を制御することにより、その応答特性
（インパルス応答）の振幅を抑えることができ、安定し
たクロックを出力することができる。
【００１２】以上のように、本第２の実施例では、水晶
発振器等で構成した基本クロック発生部１１により発生
した基本クロックに対して１０-10 ずれた偏差クロック
をアナログＰＬＬ回路により発生させ、この基本クロッ
クと偏差クロックによりネットワークシミュレーション
装置のクロックを構成したので、第１の実施例よりもさ
らに安価なネットワークシミュレーション装置を実現す
ることができるという利点がある。なお、本発明は、上
記実施例に限定されず種々の変形が可能である。その変
形例としては、例えば次のようなものがある。 （１） 本実施例では、基本クロック発生部１１の基本
クロックに対して１０-10 ずれた偏差クロックを発生す
る例を説明したが、これ以外の偏差の偏差クロックであ
ってもよい。 （２） 図４中の第２の分周器の分周比を１／１６、第
３の分周器の分周比を１／１５とすることも可能であ
る。あるいは、図４中の第２の分周器の分周比を１／１
５、第３の分周器の分周比を１／１４として用いること
も可能である。 （３） １／２n といった分周比にならない場合のＰＬ
Ｌ回路でも使用可能であり、例えば、１／１５分周の場
合、１／４，１／４，１／４，１／３分周する形で利用
可能であり、１／１４分周の場合、１／４，１／３，１
／４，１／３とすることで平均化させることも可能であ
る。
発振器等で構成した基本クロック発生部１１により発生
した基本クロックに対して１０-10 ずれた偏差クロック
をアナログＰＬＬ回路により発生させ、この基本クロッ
クと偏差クロックによりネットワークシミュレーション
装置のクロックを構成したので、第１の実施例よりもさ
らに安価なネットワークシミュレーション装置を実現す
ることができるという利点がある。なお、本発明は、上
記実施例に限定されず種々の変形が可能である。その変
形例としては、例えば次のようなものがある。 （１） 本実施例では、基本クロック発生部１１の基本
クロックに対して１０-10 ずれた偏差クロックを発生す
る例を説明したが、これ以外の偏差の偏差クロックであ
ってもよい。 （２） 図４中の第２の分周器の分周比を１／１６、第
３の分周器の分周比を１／１５とすることも可能であ
る。あるいは、図４中の第２の分周器の分周比を１／１
５、第３の分周器の分周比を１／１４として用いること
も可能である。 （３） １／２n といった分周比にならない場合のＰＬ
Ｌ回路でも使用可能であり、例えば、１／１５分周の場
合、１／４，１／４，１／４，１／３分周する形で利用
可能であり、１／１４分周の場合、１／４，１／３，１
／４，１／３とすることで平均化させることも可能であ
る。
【００１３】
【発明の効果】以上詳細に説明したように、第１〜第３
の発明によれば、ネットワークシュレーョン装置におい
て、第１のクロックを発生する基本クロック発生部と、
基本クロック発生部より発生した第１のクロック周波数
に対して所定の精度でずれた前記第２のクロックを発生
する偏差クロック発生部とを、設けている。そのため、
第１のクロックと第２のクロックを発生する２つの高精
度なクロック発生部を用いる必要がなくなり、ネットワ
ークシミュレーション装置をより安価にかつ簡単な構造
に実現することができる。
の発明によれば、ネットワークシュレーョン装置におい
て、第１のクロックを発生する基本クロック発生部と、
基本クロック発生部より発生した第１のクロック周波数
に対して所定の精度でずれた前記第２のクロックを発生
する偏差クロック発生部とを、設けている。そのため、
第１のクロックと第２のクロックを発生する２つの高精
度なクロック発生部を用いる必要がなくなり、ネットワ
ークシミュレーション装置をより安価にかつ簡単な構造
に実現することができる。
【図１】本発明の実施例を示すネットワークシミュレー
ション装置の構成図である。
ション装置の構成図である。
【図２】従来のネットワークシミュレーション装置の構
成図である。
成図である。
【図３】第１の実施例を示す偏差クロック発生部の回路
図である。
図である。
【図４】第２の実施例を示す偏差クロック発生部の回路
図である。
図である。
【図５】図４の応答特性を示す図である。
１，２ 被ＳＩＭ装置 ３ 遅延装置 ４ クロック乗換装置 １１ 基本クロック発生
部 １２ 偏差クロック発生
部 １２−１ 第１のカウンタ １２−２ 第２のカウンタ １２−３，２２−３ ＰＣ １２−４，２２−４ ＬＰＦ １２−５，２２−５ ＶＣＯ ２２−１ 第１の分周器（１
００分周） ２２−２ セレクタ ２２−６ 第２の分周器（１
００分周） ２２−７ 第３の分周器（９
９分周） ２２−８ カウンタ
部 １２ 偏差クロック発生
部 １２−１ 第１のカウンタ １２−２ 第２のカウンタ １２−３，２２−３ ＰＣ １２−４，２２−４ ＬＰＦ １２−５，２２−５ ＶＣＯ ２２−１ 第１の分周器（１
００分周） ２２−２ セレクタ ２２−６ 第２の分周器（１
００分周） ２２−７ 第３の分周器（９
９分周） ２２−８ カウンタ
Claims (3)
- 【請求項１】 実際の通信での二つの装置間のデータの
伝送において発生する遅延を疑似的に発生する遅延装置
と、 第１のクロックと第２のクロックで動作するように前記
データのクロック乗換えをするクロック乗換装置とを、 備えたネットワークシュレーション装置において、 前記第１のクロックを発生する基本クロック発生部と、 前記基本クロック発生部より発生した第１のクロックの
周波数に対して所定の精度でずれた前記第２のクロック
を発生する偏差クロック発生部とを、 設けたことを特徴とするネットワークシミュレーション
装置。 - 【請求項２】 前記偏差クロック発生部は、 前記基本クロック発生部により発生した第１のクロック
を第１の分周比で分周する第１のカウンタと、 電圧制御発振器と、 前記電圧制御発振器の発振信号を第２の分周比で分周す
る第２のカウンタと、 前記第１のカウンタの出力信号と第２のカウンタの出力
信号との位相差を検出する位相比較器と、 前記位相比較器により検出された位相差に相当する電圧
を前記電圧制御発振器に供給するループフィルタとを、 備えたことを特徴とする請求項１記載のネットワークシ
ミュレーション装置。 - 【請求項３】 前記偏差クロック発生部は、 前記基本クロック発生部により発生した第１のクロック
を第１の分周比で分周する第１の分周器と、 電圧制御発振器と、 前記電圧制御発振器の発振信号を分周する複数の分周器
と、 前記各分周器の分周する回数を制御するカウンタと、 前記カウンタより指示される制御信号に基づき前記複数
の分周器の出力信号を選択するセレクタと、 前記第１の分周器の出力信号と前記セレクタの出力信号
との位相差を検出する位相比較器と、 前記位相比較器により検出された位相差に相当する電圧
を前記電圧制御発振器に供給するループフィルタとを、 備えたことを特徴とする請求項１記載のネットワークシ
ミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178829A JPH0846604A (ja) | 1994-07-29 | 1994-07-29 | ネットワークシミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178829A JPH0846604A (ja) | 1994-07-29 | 1994-07-29 | ネットワークシミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846604A true JPH0846604A (ja) | 1996-02-16 |
Family
ID=16055398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6178829A Withdrawn JPH0846604A (ja) | 1994-07-29 | 1994-07-29 | ネットワークシミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846604A (ja) |
-
1994
- 1994-07-29 JP JP6178829A patent/JPH0846604A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW454383B (en) | Slave clock generation system and method for synchronous telecommunications networks | |
| EP0218406A2 (en) | Sampling clock generation circuit | |
| JPH0399519A (ja) | ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法 | |
| JP2002171247A (ja) | 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置 | |
| KR100322214B1 (ko) | 무지터위상동기루프주파수합성용재트리거형발진기 | |
| US20240030904A1 (en) | Measuring pin-to-pin delays between clock routes | |
| EP0292502B1 (en) | Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock | |
| JP2002368605A (ja) | 並列信号自動位相調整回路 | |
| JPH04233016A (ja) | 時間基準装置および同期方法 | |
| JP4293840B2 (ja) | 試験装置 | |
| KR100807610B1 (ko) | Ｓｍｄ 임의 체배회로 | |
| JPH0846604A (ja) | ネットワークシミュレーション装置 | |
| JPS63500768A (ja) | 位相変化装置 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| EP0610052A2 (en) | Method and apparatus for timing control | |
| JP2001228816A (ja) | 基準信号生成装置及びその信号生成方法 | |
| JPH04268841A (ja) | 相互同期装置 | |
| KR100286695B1 (ko) | 피엘엘 기준클럭 인가장치 | |
| JP4105966B2 (ja) | 演算型連続周波数可変発振回路 | |
| JPH0445011B2 (ja) | ||
| JP3315430B2 (ja) | パルス発生装置 | |
| JP2023519041A (ja) | 時刻同期方法及び装置、ネットワークノード機器 | |
| JPS6381517A (ja) | サンプルクロツク発生装置 | |
| JPH02301222A (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
| KR970005112Y1 (ko) | 위상동기장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |