JP2002171247A - 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置 - Google Patents

異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置

Info

Publication number
JP2002171247A
JP2002171247A JP2001221146A JP2001221146A JP2002171247A JP 2002171247 A JP2002171247 A JP 2002171247A JP 2001221146 A JP2001221146 A JP 2001221146A JP 2001221146 A JP2001221146 A JP 2001221146A JP 2002171247 A JP2002171247 A JP 2002171247A
Authority
JP
Japan
Prior art keywords
frequency
node
phase
nodes
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001221146A
Other languages
English (en)
Other versions
JP3491280B2 (ja
Inventor
William Boosuraa David
デイビッド・ウィリアム・ボースラー
Edward Dean Mark
マーク・エドワード・ディーン
Hung Cai Ngo
ハン・カイ・ゴー
Christian Zimmerman Andrew
アンドリュー・クリスチャン・ジマーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002171247A publication Critical patent/JP2002171247A/ja
Application granted granted Critical
Publication of JP3491280B2 publication Critical patent/JP3491280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 （修正有） 【課題】共通システム・クロックを共有しない異機種混
合コンピュータ・システムに使用できる、ノードの同期
を取る方法及び装置を提供する。 【解決手段】トランザクション要求にはタイム・スタン
プが付加される。これらのタイム・スタンプは時刻値に
もとづいた、システム・クロックにより増分されるレジ
スタでよい。ノードはそれぞれ専用のシステム・クロッ
クを持つため、それらのクロックの周波数はずれる可能
性がある。値のずれが大きいと、マルチプロセッサ・コ
ンピュータ・システムで更新されたデータが失われるこ
ともある。１つ以上のスレーブ時刻レジスタに対するマ
スタ時刻レジスタの相対位相が監視される。システム・
クロックには、高解像度で高速周波数調整の可能な周波
数合成器を接続する。マスタとスレーブの時刻値に位相
シフトが検出されると、周波数合成器出力を変更するこ
とによって、２つの信号の位相を元通りに合わせること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にはシステム
の同期を取る改良された方法に関し、特に、異機種混合
コンピュータ・システムにおいて時刻クロックを調整す
る方法及び装置、中でも、不均等メモリ・アクセス（Ｎ
ＵＭＡ：non-uniform memory access）コンピュータ・
システムに使用できる、ノードの同期を取る高解像度周
波数調整の方法及び装置に関する。
【０００２】
【従来の技術】フェーズ・ロック・ループ（ＰＬＬ）
は、アナログとデジタルの手法が混在する興味深い集積
回路である。ＰＬＬの基本設計には数十年の歴史がある
が、この回路が集積回路の形で実用的なビルディング・
ブロックになったのは、コストが見合い、設計の信頼性
が高くなってからである。
【０００３】ＰＬＬは、位相検出器、増幅器、電圧制御
オシレータ（ＶＣＯ）、及びフィードバック・ループを
含み、フィードバック・ループは、出力周波数をノイズ
を除去した入力信号の複製にするか、または入力信号の
周波数の倍数にすることができる。ＰＬＬは、ＦＭ信号
の復調、トーン・デコード、周波数生成、"クリーン"信
号の生成、パルス同期等に用いられている。出力周波数
は入力周波数の倍数なので、そのような周波数合成器を
用いた細かい周波数調整は困難である。
【０００４】不均等メモリ・アクセス（ＮＵＭＡ：non-
uniform memory access）コンピュータ・システムは、
マルチプロセッサ・アーキテクチャで、メモリ・アドレ
ス空間は１つであるが、メモリは"近接"（close）メモ
リ・バンクと"離隔"（distant）メモリ・バンクに分け
られる。アクセスは、ＣＰＵを含むノードに直接関連付
けられた近接メモリ・バンクへのアクセスがシステムの
他のノードでの離隔メモリ・バンクに対するアクセスよ
りかなり速いため、"不均一"である。ＮＵＭＡアーキテ
クチャで目立つ利点は、他の並列アーキテクチャと同じ
ように、システムにノードやプロセッサを追加しても、
性能が下がるボトルネックが生じないという意味で、ス
ケーリングが良好なことである。
【０００５】ＮＵＭＡアーキテクチャの問題点の１つ
は、ノードの同期を維持することである。トランザクシ
ョンには、システムの各ノードの時刻により生成された
タイム・スタンプが付けられることがある。ノードには
独立したクロックがあるので、正確に同じ時間で初期化
されても、結果的にはずれが生じて再同期を必要とす
る。ノード間の"サイクルずれ"をできるだけ少なくして
正確なタイム・スタンプを付けることが重要である。
【０００６】
【発明が解決しようとする課題】従って、ノードの同期
を取り、不均等メモリ・アクセス（ＮＵＭＡ）コンピュ
ータ・システムに使用できる高解像度周波数調整の方法
の提供が望まれる。
【０００７】
【課題を解決するための手段】システム内のノードが共
通システム・クロックを共有しない異機種混合コンピュ
ータ・システムに使用できる、ノードの同期を取る方法
及び装置が提供される。不均等メモリ・アクセス（ＮＵ
ＭＡ）コンピュータ・システムは、この方法及び装置を
適用できるシステムの１つである。
【０００８】マルチプロセッサ・コンピュータ・システ
ムで正しいトランザクションを実現するには正確な調整
が必要である。トランザクション要求にはタイム・スタ
ンプが付加される。システム内でデータが変更される
と、タイム・スタンプの相対値がきわめて重要になる。
これらのタイム・スタンプは"時刻"値にもとづき、時刻
値は単に、システム・クロックにより増分されるレジス
タであってもよい。ノードはそれぞれ専用システム・ク
ロックを持つため、それらのクロックの周波数はずれる
可能性があり、その結果タイム・スタンプ値が変化す
る。値のずれが大きすぎる場合、マルチプロセッサ・コ
ンピュータ・システムで更新されたデータが失われるこ
ともある。
【０００９】本発明は、１つ以上の"スレーブ"時刻レジ
スタに対する"マスタ"時刻レジスタの相対位相を監視す
る。システム・クロックには、高解像度で高速周波数調
整の可能な周波数合成器を接続することができる。マス
タとスレーブの時刻値に位相シフトが検出されると、周
波数合成器出力を少し変更することによって、２つの信
号の位相を元通りに合わせることができる。
【００１０】
【発明の実施の形態】各図、特に図１を参照する。不均
等メモリ・アクセス（ＮＵＭＡ）アーキテクチャのマル
チプロセッサ・システムが示してある。この概略図は３
つのノード１００、１２０、１４０のシステムである。
ノード１００は４つのＣＰＵ１０２、１０４、１０６、
１０８、ローカル・メモリ１１０、入出力チャネル１１
２、及び通信チャネル１１４を含む。ノード１２０は４
つのＣＰＵ１２２、１２４、１２６、１２８、ローカル
・メモリ１３０、入出力チャネル１３２、及び通信チャ
ネル１３４を含む。ノード１４０は４つのＣＰＵ１４
２、１４４、１４６、１４８、ローカル・メモリ１５
０、入出力チャネル１５２、及び通信チャネル１５４を
含む。
【００１１】外部ディスク・ドライブ１５６は入出力チ
ャネル１５２に接続される。ノードは高速チャネル１１
６、１３６により相互接続される。このシステムは、メ
モリ・バンク１１０、１３０、１５０で構成された１つ
のアドレス空間を含む。メモリ１１０にアクセスするＣ
ＰＵ１０２等のＣＰＵからローカル・メモリ・バンクへ
のアクセスは、ノード相互接続１１６や１３６を使用す
る必要がないので、かなり高速である。メモリ１３０に
アクセスするＣＰＵ１０２等のＣＰＵから離隔メモリ・
バンクへのアクセスは、通信チャネル１１６を通してデ
ータを転送する必要があるため、比較的遅くなる。
【００１２】当業者には明らかなように、図１に示した
ハードウェアは変わり得る。例えば、ノードは、ノード
数が２のべき乗で、各ノードが正確にｎ個の他のノード
に接続されたハイパーキューブ・ネットワークとして構
成することができる。例えば１６ノードのハイパーキュ
ーブの各ノードは他の４つのノードに接続される。図１
の例はこれほど複雑ではないが、本発明に関してアーキ
テクチャ上の制限を意味するものではない。
【００１３】図１は、例として示しており、本発明のプ
ロセスについてアーキテクチャ上の制限を意味しない。
ＮＵＭＡシステムのプロセッサの種類は均一であるが、
本発明は、種類の異なるプロセッサやコンピュータが全
てマルチプロセッサ・コンピューティング環境の一部で
ある異機種混合システムにも適用できる。これら別々の
プロセッサは、図２に示すように、共通クロックを持た
ず、相対周波数はシフトすることを前提としている。
【００１４】図２は、図１に示すアーキテクチャ等のＮ
ＵＭＡアーキテクチャの複数ノードを示す。ｎ個のノー
ドにノード０、ノード１、ノード２からノードｎ−２、
ノードｎ−１とラベルが付けられる。各ノードに、ｆ0
乃至ｆn-1とした独立した周波数ソースがある。これら
周波数ソースは、時刻（ＴＯＤ：time of day）レジス
タに格納されたタイム・スタンプの生成に用いられる。
これらのノードには独立したクロックがあるため、タイ
ム・スタンプが正確に同じ時間に初期化されたときで
も、結果的にはずれが生じ、再同期を取る必要がある。
【００１５】ノードがアーキテクチャ上似ている場合で
も、ノードの１つはマスタとして指定し（この場合はノ
ード０）、他のノードは、時刻が"マスタ"時刻と再同期
を取るという意味で"スレーブ"になる。ノード間の"サ
イクルずれ"を可能な限り少なくして正確な周波数を生
成することが重要である。ここで求められるのは、時刻
レジスタ値を変更できるように、システム・クロック周
波数に対して動的に微調整を行える周波数生成システム
である。
【００１６】図３は、従来の周波数合成器を示す。フェ
ーズ・ロック・ループへの入力は基準周波数３０２であ
る。分周器３０４は基準周波数をＫ2で分周する。Ｋ2は
１、２、．．．、Ｎ2の範囲の整数である。分周器３０
４の出力は位相検出器３０６に送られる。位相検出器の
他の入力については後述する。位相検出器３０６の出力
はチャージ・ポンプ３０８に送られる。チャージ・ポン
プは、位相誤差が生じる時間に電流を生成する。位相誤
差はコンデンサＣ１ ３１０により積分されて電圧Ｖｃ
が生成され、電圧制御オシレータ（ＶＣＯ）３１２に送
られる。ＶＣＯ出力は回路からの周波数出力で、（Ｋ1
／Ｋ2）ｆrefに等しい。この信号は分周器３１６に送ら
れ、分周器はｆoutをＫ1で分周する。Ｋ１は、１、
２、．．．、Ｎ1の範囲の整数である。分周器３１６の
出力は、定常状態でｆref／Ｋ2に等しく、位相検出器３
０６の第２入力になる。これでフィードバック・ループ
が完成する。位相検出器３０６の両方の入力がｆref／
Ｋ2に等しいので、これらの周波数のいずれかにシフト
があれば、それは位相検出器３０６により検出され、チ
ャージ・ポンプ３０８を通して電圧制御オシレータ３１
２に送られる。その結果ｆ outが調整され、（Ｋ1／
Ｋ2）ｆrefとの同期に戻る。
【００１７】ＰＬＬのプルアウト周波数によるサイクル
ずれを避けるため、Ｋ1、Ｋ2の値は固定する必要があ
る。ｆoutの値は（Ｋ1／Ｋ2）ｆrefに等しい。Ｋ1、Ｋ2
を異なる整数値に設定すると、出力周波数は入力周波数
をもとに合成される。しかしこれらの値は、後述するよ
うに、動的に変更できない。
【００１８】図４は、瞬間周波数誤差と瞬間位相誤差を
示す。原点の定常状態条件により生じる純粋な周波数誤
差では、約２．５ＭＨｚのプルアウト周波数を超える場
合にはサイクルずれが生じる。プルアウト周波数未満の
周波数変動は自然に原点の方に戻るが、プルアウト周波
数を超える周波数変動は、図３に示す分周器設定Ｋ1や
Ｋ2が変更されたとき、大きな瞬間周波数誤差とサイク
ルずれにつながることが図４からわかる。従って、従来
のフェーズ・ロック・ループを使用すると、Ｋ 1、Ｋ2の
値は固定されるので、出力周波数の微調整は実際的では
なくなる。
【００１９】図５は、本発明の実施例に従った周波数合
成器を示す。図３と同様、入力はｆ refのままで、出力
は（Ｋ1／Ｋ2）ｆrefである。主な違いは、Ｋ2で分周す
る分周器が回路の入力から回路の出力に移っていること
である。詳しくは後述するが、これによりＫ2の値が変
化し、その結果、出力周波数の微調整が可能になる。こ
のような調整は、図３の回路を使用すると、サイクルず
れの問題のため不可能である。
【００２０】フェーズ・ロック・ループの入力は基準周
波数５０２で、これは位相検出器５０４に送られる。位
相検出器の他の入力については後述する。位相検出器５
０４の出力はチャージ・ポンプ５０６に送られる。チャ
ージ・ポンプは、位相誤差が生じる時間に電流を生成す
る。位相誤差はコンデンサＣ１ ３１０により積分され
て電圧Ｖｃが生成され、ＶＣＯ（電圧制御オシレータ）
５１０に送られる。ＶＣＯ出力はＫ1 ｆrefに等しい。
この信号は分周器５１６に送られ、Ｋ1で分周される。
Ｋ1は１、２、．．．、Ｎ1の範囲の整数である。分周器
５１６の出力はｆrefに等しく、これが位相検出器５０
４の第２入力になる。これでフィードバック・ループが
完成する。相位検出器５０６への両方の入力がｆrefに
等しいので、これらの周波数のいずれかにシフトがあれ
ば、それは位相検出器５０４により検出され、チャージ
・ポンプ５０６を通して電圧制御オシレータ５１０に送
られる。
【００２１】回路出力ｆout５１４は、ＶＣＯ５１０の
出力を分周器５１２に送ることによって生成される。分
周器５１２はその入力をＫ2で分周し、値（Ｋ1／Ｋ2）
ｆrefを生成する。これは図３の回路の出力値と同じで
あるが、１つ大きな違いがある。Ｋ2の値は、サイクル
ずれを生じることなく可変である。
【００２２】特に興味深いのは、Ｋ1がＫ2にほぼ等しく
なり、Ｋ1／Ｋ2が１加減小変化率（delta factor）に等
しくなるケースである。これらの値を出力周波数の式に
代入するとｆout＝（１±Ｄ）ｆrefになる。従って、サ
イクルずれなしに変更可能なＫ2の値を変えることによ
って、出力周波数を、入力周波数に対して小量だけ上下
に調整することができる。
【００２３】図５の回路をカスケードにすれば、より細
かい周波数調整が可能になる。３段周波数調整器を図６
に示す。ステージ１の前端は従来の周波数合成器で、図
３と似ている。特に分周器６０２は入力周波数ｆrefを
Ｌにより分周する。これはフェーズ・ロック・ループ６
０４のフォワード・パスに送られる。フェーズ・ロック
・ループ６０４は位相検出器（３０６等）、チャージ・
ポンプ（３０８等）、コンデンサ（３１０等）、及び電
圧制御オシレータ（３１２等）を含む。図６では、これ
らのコンポーネントがまとめられ、フェーズ・ロック・
ループと呼ばれる。
【００２４】ループを閉じるため、フェーズ・ロック・
ループ６０４の出力が分周器６０６に送られ、ここでは
分周がＫ1により行われる。この出力は第２入力とし
て、フェーズ・ロック・ループ６０４の一部である位相
検出器に戻される。この従来の周波数合成器からの周波
数出力はＫ1 ｆref／Ｌであり、Ｋ1とＬは両方とも固
定される。
【００２５】動的周波数調整を可能にするため、フェー
ズ・ロック・ループ６０４の出力が分周器６０８の入力
になり、分周器６０８はその入力周波数をＫ2で分周す
る。Ｋ2の値は動的に可変であり、図５の分周器５１２
に対する動的調整と同様な方法による。この動的分周器
の詳細回路を図７に開示する。３段周波数調整器のステ
ージ１からの出力は（Ｋ1 ｆref）／（Ｋ2 Ｌ）で、
Ｋ1とＬは固定、Ｋ2は可変である。この出力をｆ2とす
る。
【００２６】３段周波数調整器のステージ２は、フェー
ズ・ロック・ループ６１０のフォワード・パス、Ｋ3で
分周する分周器６１２のあるフィードバック回路、及び
出力側の、Ｋ4で分周する分周器６１４を含む。ステー
ジ２の周波数出力は（Ｋ3／Ｋ 4）ｆ2に等しい。この周
波数をここではｆ3とする。Ｋ3の値は固定であるが、Ｋ
4の値は可変である。
【００２７】３段周波数調整器のステージ３はステージ
２と同じ構造である。フェーズ・ロック・ループ６１８
のフォワード・パス、Ｍで分周する分周器６２０のある
フィードバック・ループ、及び出力側の、Ｎで分周する
分周器６２２が含まれる。この最終ステージの周波数出
力ｆoutは（Ｍ／Ｎ）ｆ3に等しい。ＭとＮの値は両方と
も固定である。
【００２８】回路の各ステージを前記の様々な式に置き
換えると、ｆout＝（Ｋ1／Ｋ2）（Ｋ3／Ｋ4）（Ｍ／
Ｎ）（ｆref／Ｌ）となることがわかる。ここでＫ2とＫ
4は可変である。典型的な周波数値を代入して、出力周
波数が高精度でどのように調整されるかをみることは有
益である。ｆrefを１５０ＭＨｚとする。様々な分周器
の値は、出力周波数も１５０ＭＨｚになるように選択さ
れるが、Ｋ2とＫ4の値を変えることによって微調整が可
能になる。Ｌ、Ｋ1、Ｋ3は１００に設定される。ＭとＮ
はそれぞれ２００と２に設定される。ケース１のとき、
Ｋ2は１１９に、Ｋ4は８４に設定される。得られる出力
周波数は１５０．０６ＭＨｚで、これは１５０ＭＨｚに
対して、＋６０，０００Ｈｚの変化、つまり＋４００百
万分率（ＰＰＭ）である。ケース２では、Ｋ2は１２
２、Ｋ4は８２に設定される。得られる出力周波数は１
４９．９４ＭＨｚで、これは１５０ＭＨｚに対して−６
０，０００Ｈｚの変化、つまり−４００ＰＰＭである。
【００２９】ステージ毎に計算を行うと、ステージ２で
の周波数シフトは２．５％未満、ステージ３では０．０
８％未満になることがわかる。当業者には明らかなよう
に、カスケードするステージが増えるとそれだけ細かい
周波数調整が可能になる。各ステージの出力側の分周器
は、最後のステージを除いて、可変にすることができ
る。
【００３０】従来技術の分周器は特定の除数値にハード
ワイヤードされる。従って、任意の整数値により分周で
き、除数値をかなり素早く変更できる新しい回路を考案
する必要があった。
【００３１】図７を参照する。動的分周器の回路図が示
してある。ＲＥＧ＿Ａ７０４は除数Ｋを保持する。ＲＥ
Ｇ＿Ｂ７１２は現在のカウンタ値を保持する。ＲＥＧ＿
ＯＵＴ７１６は１ビット・レジスタで、出力状態を保持
する。これら３つのレジスタは全て入力周波数により同
期してクロックされる。ＭＵＸ（マルチプレクサ）７０
２には２つの入力、ＮＥＷ＿ＫとＣＵＲＲＥＮＴ＿Ｋが
あり、うち１つはＣＨＡＮＧ＿Ｋの値をもとに選択され
る。ＣＨＡＮＧ＿Ｋがアクティブになると、ＭＵＸの出
力は入力ＮＥＷ＿Ｋである。ＣＨＡＮＧ＿Ｋがアクティ
ブでないとき、ＭＵＸの出力は入力ＣＵＲＲＥＮＴ＿Ｋ
である。
【００３２】比較器Ａ＞Ｂ ＣＯＭＰ７０６は、現在の
カウンタ値が現在の除数値未満のときは常にオンであ
る。比較器７０６がオンのときは常に、インクリメンタ
ＩＮＣ７１０によりカウンタ値が１だけ増分し、新しい
値がＲＥＧ＿Ｂ７１２に保存される。ＲＥＧ＿ＯＵＴ７
１６の設定にもとづく出力状態は同じままである。カウ
ンタ値が除数値を超えると、比較器７０６の出力はオフ
になり、インクリメンタが１に戻り、ＲＥＧ＿ＯＵＴ７
１６の値は切り替わり、出力周波数変更状態になる。
【００３３】特定の周波数値を調べると、この回路の動
作を理解しやすい。マルチプレクサの出力を除数値１２
０とし、ＲＥＧ＿Ｂ７１２の値がリセットされたばかり
とすると、ＲＥＧ＿Ｂ７１２のカウントは値１から除数
値まで上がる。このカウンタが除数値に等しくなると、
Ａ＞Ｂ ＣＯＭＰ７０６の出力が変更状態にトリガされ
る。これは２つの結果を伴う。まずＲＥＧ＿Ｂの値が１
にリセットされ、これによりＲＥＧ＿ＯＵＴ７１６の出
力周波数が切り替わる。入力側パルス１２０個毎に、出
力側に１つのパルスが生じる。従って、回路は"１２０
分の１回路"のように機能する。
【００３４】ＮＥＷ＿Ｋの値を１１０とし、ＣＨＡＮＧ
Ｅ＿Ｋコマンドが受信されたとする。これにより値１１
０がマルチプレクサの"Ａ入力"に転送される。２つのケ
ースが考えられる。まずＲＥＧ＿Ｂのカウンタ値は１１
０未満または１１０乃至１２０である。カウンタが１１
０未満のケースでは、ＲＥＧ＿Ｂ７１２のカウントは続
くが、１１０に達するとリセットされる。ＲＥＧ＿Ｂの
値がすでに１１０を超えている場合、比較器Ａ＞Ｂ Ｃ
ＯＭＰの出力は切り替わり、その結果出力周波数も切り
替わり、カウンタはリセットされる。
【００３５】当業者には明らかなように、ＮＥＷ＿Ｋが
ＣＵＲＲＥＮＴ＿Ｋより大きいケースは容易でさえあ
る。現在のカウンタ値がＮＥＷ＿Ｋより小さいので、マ
ルチプレクサにより比較器への入力が切り替わり、カウ
ンタのカウントは新しい除数値に達するまで上がり続け
る。
【００３６】図８を参照する。時間の関数としての位相
と周波数の調整が示してある。スレーブ周波数ｆsの位
相は、図の上側で鋸歯８０２で、マスタ周波数ｆmの位
相は水平線８０４で示してある。ここでいう用語"位相"
はアナログ的意味ではなく、２つの時刻レジスタのデジ
タルな内容の意味である。これらのレジスタは、それぞ
れのシステム・クロックにより増分されるので、これら
クロック周波数が緩やかにずれていくとき、レジスタ値
は２つのクロック間の位相ずれの累積を表す。スレーブ
周波数の位相は最初下がっていくが、最終的にはマスタ
周波数の位相と交わる。この交差が検出されると、スレ
ーブのクロック周波数が調整される。
【００３７】マスタ周波数ｆmは、図の下側に水平線８
０６で示してある。スレーブ周波数８０８は図の下側に
破線で示してある。最初はマスタ周波数８０６より２０
０ＰＰＭ大きく示してある。垂直な破線８１０、８１
２、８１４、８１６、８１８、８２０、８２２、８２４
は、マスタとスレーブの信号位相を比較し、必要なら訂
正を行った時間を示す。
【００３８】時間８１０、８１２、８１４、８１６で、
スレーブ８０２の位相はマスタ８０４の位相より大き
い。これらの間隔が同じとき、スレーブ８０８の周波数
はマスタ８０６の周波数より２００ＰＰＭ大きい。同期
時間８１８では、スレーブ８０２の位相はマスタ８０４
の位相より小さい。これが検出されたとき、スレーブに
関連付けられた多段周波数合成器の可変分周器が調整さ
れ、マスタ８０６の周波数より２００ＰＰＭ小さいスレ
ーブ８０８の周波数が生成される。これによりスレーブ
８０２の位相は急上昇し、時間８２０で再びマスタより
大きくなる。これによりスレーブ８０８の周波数は、マ
スタ８０６より２００ＰＰＭ小さい状態とマスタより２
００ＰＰＭ大きい状態の間で切り替わる。時間間隔８２
２、８２４のときのスレーブ８０２の位相はまだマスタ
８０４の位相より大きいので、スレーブ８０８の周波数
はマスタ８０６の周波数より２００ＰＰＭ大きい状態に
とどまる。
【００３９】当業者には明らかなように、スレーブ８０
２の位相がマスタ８０４の位相より小さくなると、スレ
ーブ８０８の周波数はマスタ８０６の周波数より２００
ＰＰＭ小さくなり、システムは平衡状態に戻る。位相差
がこのように継続的に検出され、得られる周波数が調整
されることで、コンピュータ・システムの動作時に時刻
レジスタの同期が維持される。これらの調整が行われな
い場合、比較的長い時間ではレジスタの不一致が大きく
なり、タイム・スタンプ問題のためシステムの不具合を
引き起こす。ただし、こうした同期時間は、典型的な実
施例では１０００クロック・サイクル程度で繰り返し発
生するため、時刻値が重大な問題を引き起こすほどシフ
トすることはない。従来技術のこの問題の解決法は、同
期をとるため外部原子クロックを使用する等、高価なハ
ードウェアを伴う。本発明によれば、最小限のハードウ
ェアを追加するだけで、マルチプロセッサ・システムの
異なるノードで２つ以上の時刻レジスタの同期をとるこ
とができる。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４１】（１）マルチプロセッサ・データ処理シス
テムにおいて、複数のノードのローカル・クロックによ
り増分されるカウンタの同期を取る方法であって、前記
複数のノードからマスタ・ノードを指定し、残りのノー
ドはスレーブ・ノードと指定される、ステップと、スレ
ーブ・ノードのクロック信号により増分されるカウンタ
に関連付けられた位相とマスタ・ノードのローカル・ク
ロック信号により増分されるカウンタに関連付けられた
位相との差を確認するステップと、前記スレーブ・ノー
ドに関連付けられた位相と前記マスタ・ノードに関連付
けられた位相の差の方向の変化を検出するステップと、
前記スレーブ・ノードのクロック周波数を調整し、前記
スレーブ・ノードに関連付けられた位相と前記マスタ・
ノードに関連付けられた位相の差の方向を切り替えるス
テップと、を含む、方法。 （２）前記複数のノードのいずれのノードも前記マスタ
・ノードとして指定することができる、前記（１）記載
の方法。 （３）前記位相は指定時間間隔で比較される、前記
（１）記載の方法。 （４）比較のための前記指定時間間隔が短くなると位相
差の偏差は小さくなる、前記（３）記載の方法。 （５）前記位相差は、前記マスタ・ノードでのカウンタ
値と前記スレーブ・ノードでのカウンタ値の差により測
定される、前記（４）記載の方法。 （６）マルチプロセッサ・データ処理システムにおい
て、複数のノードのローカル・クロックにより増分され
るカウンタの同期を取る装置であって、前記複数のノー
ドの各ノードでシステム・クロックに接続され、出力周
波数をインクリメンタルに微調整する周波数合成器と、
スレーブ・ノードに関連付けられた位相とマスタ・ノー
ドに関連付けられた位相の差の方向の変化を求める比較
器と、を含む、装置。 （７）各ノードの前記周波数合成器は可変分周器を含
み、該可変分周器は、該可変分周器の分周定数を調整す
ることによって周波数出力を調整するため用いられる、
前記（６）記載の装置。 （８）前記複数のノードのいずれのノードも前記マスタ
・ノードとして指定することのできる、前記（６）記載
の装置。 （９）前記カウンタの位相は指定時間間隔で比較され
る、前記（６）記載の装置。 （１０）比較のための前記指定時間間隔が短くなると位
相差の偏差は小さくなる、前記（９）記載の装置。 （１１）前記位相差は、前記マスタ・ノードでのカウン
タ値と前記スレーブ・ノードでのカウンタ値の差により
測定される、前記（１０）記載の装置。 （１２）前記スレーブ・ノードで前記カウンタに関連付
けられた位相と前記マスタ・ノードで前記カウンタに関
連付けられた位相との差の方向の変化により、前記位相
差の方向が変化するように、前記スレーブ・ノードの周
波数合成器出力がシフトする、前記（１１）記載の装
置。
【図面の簡単な説明】
【図１】本発明を実装することのできる不均等メモリ・
アクセス（ＮＵＭＡ）アーキテクチャのマルチプロセッ
サ・システムを示す図である。
【図２】本発明を実装することのできるＮＵＭＡアーキ
テクチャの複数のノードを示す図である。
【図３】従来技術に見られる周波数合成器を示す図であ
る。
【図４】従来の周波数合成器について瞬間周波数誤差と
瞬間位相誤差を示す図である。
【図５】本発明の好適実施例の周波数合成器を示す図で
ある。
【図６】本発明の好適実施例に従った３ステージ周波数
調整器を示す図である。
【図７】本発明の好適実施例に従った動的分周器の詳細
回路を示す図である。
【図８】本発明の好適実施例に従い、位相と周波数の調
整を時間の関数として示す図である。
【符号の説明】
３０４、３１６、５１２、５１６、６０２、６０６、６
０８、６１２、６１４、６２０、６２２ 分周器 ３０６、５０４ 位相検出器 ３０８、５０６ チャージ・ポンプ ３１２、５１０ 電圧制御オシレータ（ＶＣＯ）
フロントページの続き (72)発明者 マーク・エドワード・ディーン アメリカ合衆国78720、テキサス州オース ティン、ランチ・クリーク・ドライブ 3610 (72)発明者 ハン・カイ・ゴー アメリカ合衆国78728、テキサス州オース ティン、ルビー・レッド・ドライブ 3609 (72)発明者 アンドリュー・クリスチャン・ジマーマン アメリカ合衆国78728、テキサス州オース ティン、ナンバー 812、ウエルス・ブラ ンチ・パークウェイ 2801 Ｆターム(参考） 5B045 CC01 CC09 5J106 AA04 BB03 CC01 CC21 CC41 CC52 DD32 KK11 5K047 AA03 AA11 GG06 GG10 GG56 MM46 MM50 MM55

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】マルチプロセッサ・データ処理システムに
    おいて、複数のノードのローカル・クロックにより増分
    されるカウンタの同期を取る方法であって、 前記複数のノードからマスタ・ノードを指定し、残りの
    ノードはスレーブ・ノードと指定される、ステップと、 スレーブ・ノードのクロック信号により増分されるカウ
    ンタに関連付けられた位相とマスタ・ノードのローカル
    ・クロック信号により増分されるカウンタに関連付けら
    れた位相との差を確認するステップと、 前記スレーブ・ノードに関連付けられた位相と前記マス
    タ・ノードに関連付けられた位相の差の方向の変化を検
    出するステップと、 前記スレーブ・ノードのクロック周波数を調整し、前記
    スレーブ・ノードに関連付けられた位相と前記マスタ・
    ノードに関連付けられた位相の差の方向を切り替えるス
    テップと、 を含む、方法。
  2. 【請求項２】前記複数のノードのいずれのノードも前記
    マスタ・ノードとして指定することができる、請求項１
    記載の方法。
  3. 【請求項３】前記位相は指定時間間隔で比較される、請
    求項１記載の方法。
  4. 【請求項４】比較のための前記指定時間間隔が短くなる
    と位相差の偏差は小さくなる、請求項３記載の方法。
  5. 【請求項５】前記位相差は、前記マスタ・ノードでのカ
    ウンタ値と前記スレーブ・ノードでのカウンタ値の差に
    より測定される、請求項４記載の方法。
  6. 【請求項６】マルチプロセッサ・データ処理システムに
    おいて、複数のノードのローカル・クロックにより増分
    されるカウンタの同期を取る装置であって、 前記複数のノードの各ノードでシステム・クロックに接
    続され、出力周波数をインクリメンタルに微調整する周
    波数合成器と、 スレーブ・ノードに関連付けられた位相とマスタ・ノー
    ドに関連付けられた位相の差の方向の変化を求める比較
    器と、 を含む、装置。
  7. 【請求項７】各ノードの前記周波数合成器は可変分周器
    を含み、該可変分周器は、該可変分周器の分周定数を調
    整することによって周波数出力を調整するため用いられ
    る、請求項６記載の装置。
  8. 【請求項８】前記複数のノードのいずれのノードも前記
    マスタ・ノードとして指定することのできる、請求項６
    記載の装置。
  9. 【請求項９】前記カウンタの位相は指定時間間隔で比較
    される、請求項６記載の装置。
  10. 【請求項１０】比較のための前記指定時間間隔が短くな
    ると位相差の偏差は小さくなる、請求項９記載の装置。
  11. 【請求項１１】前記位相差は、前記マスタ・ノードでの
    カウンタ値と前記スレーブ・ノードでのカウンタ値の差
    により測定される、請求項１０記載の装置。
  12. 【請求項１２】前記スレーブ・ノードで前記カウンタに
    関連付けられた位相と前記マスタ・ノードで前記カウン
    タに関連付けられた位相との差の方向の変化により、前
    記位相差の方向が変化するように、前記スレーブ・ノー
    ドの周波数合成器出力がシフトする、請求項１１記載の
    装置。
JP2001221146A 2000-08-03 2001-07-23 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置 Expired - Fee Related JP3491280B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/631,712 US6763474B1 (en) 2000-08-03 2000-08-03 System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes
US09/631712 2000-08-03

Publications (2)

Publication Number Publication Date
JP2002171247A true JP2002171247A (ja) 2002-06-14
JP3491280B2 JP3491280B2 (ja) 2004-01-26

Family

ID=24532407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221146A Expired - Fee Related JP3491280B2 (ja) 2000-08-03 2001-07-23 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置

Country Status (5)

Country Link
US (1) US6763474B1 (ja)
JP (1) JP3491280B2 (ja)
KR (1) KR100423795B1 (ja)
CN (1) CN1184576C (ja)
TW (1) TW518475B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078688A (ja) * 2005-09-09 2007-03-29 Internatl Business Mach Corp <Ibm> Ｔｏｄクロックを較正するためのシステムおよび方法
DE102004050621B4 (de) * 2003-11-03 2011-03-10 Heidelberger Druckmaschinen Ag Schaltkreis zur Taktinterpolation

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051434A1 (en) * 1997-10-23 2002-05-02 Ozluturk Fatih M. Method for using rapid acquisition spreading codes for spread-spectrum communications
EP1052793B8 (en) * 1999-05-11 2009-04-01 Canon Kabushiki Kaisha Method and device for synchronisation between two networks
US6901527B2 (en) * 2001-09-21 2005-05-31 International Business Machines Corporation Synchronizing multiple time stamps distributed within a computer system with main time of day register
US7321979B2 (en) * 2004-01-22 2008-01-22 International Business Machines Corporation Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US7681199B2 (en) * 2004-08-31 2010-03-16 Hewlett-Packard Development Company, L.P. Time measurement using a context switch count, an offset, and a scale factor, received from the operating system
KR100682054B1 (ko) * 2005-05-23 2007-02-13 넥스원퓨처 주식회사 다채널 컴퓨터의 동기화 방법
JP4831599B2 (ja) 2005-06-28 2011-12-07 ルネサスエレクトロニクス株式会社 処理装置
US7356725B2 (en) * 2005-09-09 2008-04-08 International Business Machines Corporation Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator
US7720900B2 (en) * 2005-09-09 2010-05-18 International Business Machines Corporation Fused multiply add split for multiple precision arithmetic
KR100658223B1 (ko) 2005-12-01 2006-12-15 한국전자통신연구원 실시간 위치추적 시스템에서의 고정밀 시각 동기화 장치 및그 방법
US7904418B2 (en) * 2006-11-14 2011-03-08 Microsoft Corporation On-demand incremental update of data structures using edit list
US7925742B2 (en) * 2008-02-28 2011-04-12 Microsoft Corporation Correlating performance data of multiple computing devices
KR101013680B1 (ko) 2008-08-04 2011-02-11 경희대학교 산학협력단 원 신호와 복제 신호의 위상 차이를 판단하는 장치
US20110248755A1 (en) * 2010-04-08 2011-10-13 Hasenplaugh William C Cross-feedback phase-locked loop for distributed clocking systems
CN101833537A (zh) * 2010-04-23 2010-09-15 浪潮电子信息产业股份有限公司 一种基于ccnuma多处理器架构下的多结点初始化同步方法
JP5764985B2 (ja) * 2011-03-11 2015-08-19 富士通株式会社 情報処理装置および時刻制御方法
CN104350681A (zh) * 2012-04-12 2015-02-11 马维尔国际贸易有限公司 用于本地振荡器的方法和装置
US20140189265A1 (en) * 2012-12-31 2014-07-03 Advanced Micro Devices, Inc. Atomic time counter synchronization
KR101660094B1 (ko) * 2013-12-31 2016-09-26 한국전자통신연구원 N+1 다중화 구조의 스위치 패브릭 카드에서의 마스터 클럭원 설정 방법 및 동기 클럭 제공 시스템

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481489A (en) 1981-07-02 1984-11-06 Motorola Inc. Binary signal modulating circuitry for frequency modulated transmitters
JPS6227813A (ja) * 1985-07-29 1987-02-05 Hitachi Ltd 位相同期方式
JP2538604B2 (ja) 1987-08-07 1996-09-25 富士通株式会社 タイミング再生回路
JPH0294709A (ja) * 1988-09-29 1990-04-05 Mitsubishi Electric Corp 位相同期装置
US5398002A (en) * 1989-02-15 1995-03-14 Samsung Electronics Co., Ltd. Automatic frequency control system by quadrature-phase in frequency or phase demodulating system
US5111451A (en) * 1989-10-27 1992-05-05 Crystal Semiconductor Method and apparatus for synchronizing an optical transceiver over a full duplex data communication channel
JPH0424861A (ja) 1990-05-19 1992-01-28 Toshiba Corp データ伝送システムの時刻同期方式
US5059925A (en) 1990-09-28 1991-10-22 Stratacom, Inc. Method and apparatus for transparently switching clock sources
DE69130046T2 (de) 1990-10-22 1999-05-06 Nec Corp Frequenzsynthesierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht
US5184350A (en) * 1991-04-17 1993-02-02 Raytheon Company Telephone communication system having an enhanced timing circuit
US5349310A (en) 1993-06-09 1994-09-20 Alcatel Network Systems, Inc. Digitally controlled fractional frequency synthesizer
JP2616701B2 (ja) * 1994-06-29 1997-06-04 日本電気株式会社 クロック従属同期装置の高速引込み制御回路
JP3327028B2 (ja) 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ
CA2159762C (en) * 1995-10-03 2000-02-08 Hugh Chow Duty cycled control implemented within a frequency synthesizer
US5983326A (en) * 1996-07-01 1999-11-09 Sun Microsystems, Inc. Multiprocessing system including an enhanced blocking mechanism for read-to-share-transactions in a NUMA mode
JP3047967B2 (ja) 1997-08-04 2000-06-05 日本電気株式会社 網同期クロック制御システム及び網同期クロック制御方法
EP0903860A1 (en) * 1997-09-17 1999-03-24 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer
US6023768A (en) * 1998-02-02 2000-02-08 Mcdonnell Douglas Corporation Phase locked distributed time reference for digital processing and method therefor
JPH11225136A (ja) 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd クロック再生装置
US6188286B1 (en) * 1999-03-30 2001-02-13 Infineon Technologies North America Corp. Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
US6539489B1 (en) * 2000-03-31 2003-03-25 Siemens Aktiengesellshaft Apparatus, method and system for synchronizing slave system operations to master system clocking signals in a master-slave asynchronous communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004050621B4 (de) * 2003-11-03 2011-03-10 Heidelberger Druckmaschinen Ag Schaltkreis zur Taktinterpolation
JP2007078688A (ja) * 2005-09-09 2007-03-29 Internatl Business Mach Corp <Ibm> Ｔｏｄクロックを較正するためのシステムおよび方法

Also Published As

Publication number Publication date
TW518475B (en) 2003-01-21
KR100423795B1 (ko) 2004-03-22
CN1184576C (zh) 2005-01-12
US6763474B1 (en) 2004-07-13
KR20020012127A (ko) 2002-02-15
JP3491280B2 (ja) 2004-01-26
CN1337637A (zh) 2002-02-27

Similar Documents

Publication Publication Date Title
JP3491280B2 (ja) 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置
US6982579B2 (en) Digital frequency-multiplying DLLs
JP3255418B2 (ja) ディジタル制御の水晶発振器
US5687202A (en) Programmable phase shift clock generator
US6480047B2 (en) Reduced jitter phase lock loop using a technique multi-stage digital delay line
JP3066690B2 (ja) 位相同期発振回路
US5550515A (en) Multiphase clock synthesizer having a plurality of phase shifted inputs to a plurality of phase comparators in a phase locked loop
TW546921B (en) Multiple input phase lock loop with hitless reference switching
JP3072733B2 (ja) 同期化されたクロック信号を生成するための方法及び装置
US6239627B1 (en) Clock multiplier using nonoverlapping clock pulses for waveform generation
JP7343499B2 (ja) 周波数調整器及びその周波数調整方法、電子機器
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR100195855B1 (ko) 소수배 시스템에 있어서 클록 동기 체계
JPH0292021A (ja) ディジタルｐｌｌ回路
US6522207B1 (en) Apparatus and method for dynamic frequency adjustment in a frequency synthesizer
US6566921B1 (en) Apparatus and method for high resolution frequency adjustment in a multistage frequency synthesizer
JPH04233016A (ja) 時間基準装置および同期方法
US6477657B1 (en) Circuit for I/O clock generation
US5870592A (en) Clock generation apparatus and method for CMOS microprocessors using a differential saw oscillator
US6380776B1 (en) Electrical signal synchronization
JPH04268841A (ja) 相互同期装置
JPH11237489A (ja) 基準周波数発生装置
JPS61140221A (ja) タイミング発生回路
KR100507880B1 (ko) 개선된 위상고정루프 회로
JP2543514B2 (ja) タイミング信号発生器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees