JP5764985B2 - 情報処理装置および時刻制御方法 - Google Patents
情報処理装置および時刻制御方法 Download PDFInfo
- Publication number
- JP5764985B2 JP5764985B2 JP2011054044A JP2011054044A JP5764985B2 JP 5764985 B2 JP5764985 B2 JP 5764985B2 JP 2011054044 A JP2011054044 A JP 2011054044A JP 2011054044 A JP2011054044 A JP 2011054044A JP 5764985 B2 JP5764985 B2 JP 5764985B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- domain
- physical
- logical
- tod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Description
[第1の実施の形態]
図1は、第1の実施の形態の情報処理装置を示す図である。第1の実施の形態の情報処理装置10は、制御部11および物理ドメイン12,13を有する。
図2は、第2の実施の形態の情報処理システムを示す図である。第2の実施の形態の情報処理システムは、ビルディングブロック(BB:Building Block)100,200,300を含む。BB100,200,300は、仮想的な情報処理装置として機能する論理ドメインを実行可能なコンピュータの筐体である。BB100,200,300は、通信ケーブルによって連結されている。例えば、BB100,200,300が全対全に接続される。ただし、スイッチなどの通信装置を介して、間接的に接続されていてもよい。
(ステップS21)SP220は、同一BB内のSB210の起動を検出すると、TOD221の時刻をSB210のTOD211に書き込む。例えば、TOD211のFPGA(Field Programmable Gate Array)に、TOD221の値を書き込む。TOD211は、書き込まれた時刻を初期値として、現在時刻のカウントを開始する。なお、時間の経過に伴い、TOD211とTOD221の間で時刻のずれが発生する可能性がある。しかし、TOD211の時刻は、SB210が次に再起動するまで修正されない。
(ステップS31)ハイパーバイザ411は、SB110,210が有するCPUの中から、各SBの負荷が偏らないように、論理ドメイン#2の実行に用いる1または以上のCPUを割り当てる。そして、論理ドメイン#2に割り当てたCPUの中から、それらCPUによる処理を統括する(例えば、OSを実行する)1つのマスタCPUを選択する。ここでは、SB210の有するCPUがマスタCPUに選択されたとする。
(ステップS41)ハイパーバイザ411は、SB210上で、論理ドメイン#2のOSが時刻取得のハイパーバイザコール(tod_get)を発行したことを検出する。
(ステップS43)ハイパーバイザ411は、論理ドメイン#2に割り当てられているTOD211にアクセスし、TOD211の時刻を読み出す。そして、TOD211の時刻に論理ドメイン#2の時刻オフセットを加算して、論理ドメイン#2の仮想的な時刻を算出し、算出した時刻をハイパーバイザコールの発行元である論理ドメイン#2のOSに通知する。なお、時刻取得の際には、SP220のTOD221はアクセスされない。
(ステップS51)ハイパーバイザ411は、SB210上で、論理ドメイン#2のOSが時刻設定のハイパーバイザコール(tod_set)を発行したことを検出する。なお、tod_setが発行される場合としては、例えば、論理ドメイン#2上でアプリケーションプログラムが時刻設定のコマンドを実行した場合などが考えられる。
ここでは、SB210上で実行されている論理ドメイン#2が停止する場合を考える。
(ステップS61)ハイパーバイザ411は、SB210上で、OSのシャットダウンなど論理ドメイン#2の停止を検出する。すると、ハイパーバイザ411は、RAMに記憶されている最新の論理ドメイン#2の時刻オフセットを、SP220に送信する。
(ステップS63)SP220は、TOD221から時刻を読み出す。そして、TOD211の時刻とTOD221の時刻の差分を算出する。なお、TOD211の時刻の読み出しとTOD221の時刻の読み出しの間に、割り込みが発生しないよう制御する。
(ステップS71)SP120は、NTP通信によりNTPサーバから現在時刻を取得し、TOD121に書き込む。
(ステップS75)SP220は、NTPによる更新が反映された時刻をTOD221から読み出す。そして、TOD211の時刻とTOD221の時刻の差分を算出する。
(ステップS79)SP120は、時刻オフセットテーブル124に登録された時刻オフセットのうち、ステップS77で更新されなかった時刻オフセット(稼動していない論理ドメインの時刻オフセット)に、NTPによる時刻更新を反映させる。例えば、現在の時刻オフセットから、ステップS78で算出した差を減算する。
次に、第3の実施の形態を説明する。第2の実施の形態との差異を中心に説明し、同様の事項については説明を省略する。第3の実施の形態の情報処理システムは、論理ドメインの稼動中に当該論理ドメインに割り当てるTODを変更する場合を考える。第3の実施の形態の情報処理システムは、第2の実施の形態と同様に、図2に示したシステム構成、および、図3に示したハードウェア構成を用いて実現できる。以下では、図2〜4と同じ符号を用いて、第3の実施の形態を説明する。
(ステップS82)SP220は、TOD221から時刻を読み出す。そして、TOD211とTOD221の間のTOD差分を算出し、TOD差分をSP120に送信する。
(ステップS93)ハイパーバイザ411は、SB110の停止が完了する前に、TOD111から時刻を読み出す。また、TOD211から時刻を読み出す。そして、ハイパーバイザ411は、TOD211の時刻からTOD111の時刻を引くことで、TOD111とTOD211の間の時刻のずれを算出する。
11 制御部
11a,12a,13a 時計デバイス
12,13 物理ドメイン
14,15 論理ドメイン
Claims (7)
- 時刻を提供する第1の時計デバイスを備える制御部と、
それぞれが、時刻を提供する第2の時計デバイスを備え、仮想的な情報処理装置として機能する論理ドメインを1つ以上実行可能な複数の物理ドメインと、
を有し、
前記制御部は、各物理ドメインが備える第2の時計デバイスの時刻と前記第1の時計デバイスの時刻との間の第1の時刻差分を管理し、
前記各物理ドメインは、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインが備える第2の時計デバイスの時刻との間の第2の時刻差分を管理し、
前記第1の時刻差分と前記第2の時刻差分とに基づいて、前記複数の物理ドメインで実行される論理ドメインの時刻を管理し、
前記制御部は、前記第1の時刻差分と前記複数の物理ドメインの少なくとも1つから通知される前記第2の時刻差分とに基づいて、前記論理ドメインの時刻についての情報を生成する、
ことを特徴とする情報処理装置。 - 前記制御部は、何れかの物理ドメインが起動するとき、当該物理ドメインが備える第2の時計デバイスに前記第1の時計デバイスの時刻を設定し、設定後に生じる前記第1の時刻差分を管理することを特徴とする請求項1記載の情報処理装置。
- 前記各物理ドメインは、前記第2の時刻差分を示す情報を保持し、
前記各物理ドメインは、当該物理ドメインが備える第2の時計デバイスの時刻を読み出し、読み出した時刻と前記第2の時刻差分を示す情報とに基づいて算出される時刻を、当該物理ドメインで実行される論理ドメインに提供する、
ことを特徴とする請求項1または2記載の情報処理装置。 - 前記各物理ドメインは、当該物理ドメインで実行される論理ドメインにより時刻設定の命令が発行されたことを検出すると、前記時刻設定の命令に基づいて前記第2の時刻差分を示す情報を更新することを特徴とする請求項3記載の情報処理装置。
- 前記制御部は、何れかの物理ドメインが起動するとき、当該物理ドメインに前記論理ドメインの時刻についての情報を出力し、
前記各物理ドメインは、前記制御部から取得した前記論理ドメインの時刻についての情報に基づいて、前記第2の時刻差分の初期値を設定する、
ことを特徴とする請求項4記載の情報処理装置。 - 何れかの論理ドメインが第1の物理ドメインから第2の物理ドメインに移動する場合、前記第2の物理ドメインは、前記制御部で管理される前記第1および第2の物理ドメインそれぞれの前記第1の時刻差分に応じて、当該論理ドメインの前記第2の時刻差分を更新することを特徴とする請求項1乃至5の何れか一項に記載の情報処理装置。
- 制御部と複数の物理ドメインとを有する情報処理装置の時刻制御方法であって、
各物理ドメインが、仮想的な情報処理装置として機能する論理ドメインを実行し、
前記制御部が、前記制御部が備える第1の時計デバイスの時刻と前記各物理ドメインが備える第2の時計デバイスの時刻との間の第1の時刻差分を管理し、
前記各物理ドメインが、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインが備える第2の時計デバイスの時刻との間の第2の時刻差分を管理し、
前記第1の時刻差分と前記第2の時刻差分とに基づいて、前記複数の物理ドメインで実行される論理ドメインの時刻を管理し、
前記制御部が、前記第1の時刻差分と前記複数の物理ドメインの少なくとも1つから通知される前記第2の時刻差分とに基づいて、前記論理ドメインの時刻についての情報を生成する、
ことを特徴とする時刻制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011054044A JP5764985B2 (ja) | 2011-03-11 | 2011-03-11 | 情報処理装置および時刻制御方法 |
EP12158299.3A EP2498163B1 (en) | 2011-03-11 | 2012-03-06 | Information Processing Apparatus and Time-of-Day Control Method |
US13/414,900 US9015517B2 (en) | 2011-03-11 | 2012-03-08 | Information processing apparatus and time-of-day control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011054044A JP5764985B2 (ja) | 2011-03-11 | 2011-03-11 | 情報処理装置および時刻制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190319A JP2012190319A (ja) | 2012-10-04 |
JP5764985B2 true JP5764985B2 (ja) | 2015-08-19 |
Family
ID=45841269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011054044A Active JP5764985B2 (ja) | 2011-03-11 | 2011-03-11 | 情報処理装置および時刻制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9015517B2 (ja) |
EP (1) | EP2498163B1 (ja) |
JP (1) | JP5764985B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9015838B1 (en) * | 2012-05-30 | 2015-04-21 | Google Inc. | Defensive techniques to increase computer security |
US8813240B1 (en) | 2012-05-30 | 2014-08-19 | Google Inc. | Defensive techniques to increase computer security |
JP6149671B2 (ja) * | 2013-10-07 | 2017-06-21 | 住友電気工業株式会社 | 仮想マシンの実行方法、コンピュータプログラム及び情報処理装置 |
TWM500915U (zh) * | 2015-01-30 | 2015-05-11 | Chyng Hong Electronic Co Ltd | 使用於多個cpu之實時時鐘校時電路 |
US10222823B2 (en) * | 2015-06-25 | 2019-03-05 | Intel Corporation | Computing apparatus with real time clock without a battery |
US10459747B2 (en) * | 2016-07-05 | 2019-10-29 | Red Hat Israel, Ltd. | Exitless timer access for virtual machines |
US10423191B2 (en) | 2017-01-19 | 2019-09-24 | International Business Machines Corporation | Clock comparator sign control |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2907958B2 (ja) * | 1990-06-06 | 1999-06-21 | 富士通株式会社 | 時刻機構制御方法 |
JPH0844457A (ja) * | 1994-07-29 | 1996-02-16 | Toshiba Corp | マスター・スレーブ情報処理装置 |
JP2000020158A (ja) * | 1998-07-07 | 2000-01-21 | Hitachi Ltd | 論理計算機の時刻合わせの方法 |
US6209106B1 (en) * | 1998-09-30 | 2001-03-27 | International Business Machines Corporation | Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to an external time reference |
JP2001311787A (ja) * | 2000-04-28 | 2001-11-09 | Ricoh Co Ltd | 複合装置 |
US6763474B1 (en) * | 2000-08-03 | 2004-07-13 | International Business Machines Corporation | System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes |
US7155629B2 (en) | 2003-04-10 | 2006-12-26 | International Business Machines Corporation | Virtual real time clock maintenance in a logically partitioned computer system |
JP4291713B2 (ja) * | 2004-03-19 | 2009-07-08 | 株式会社日立製作所 | 論理計算機システムにおける時刻合わせ方法 |
US7356725B2 (en) * | 2005-09-09 | 2008-04-08 | International Business Machines Corporation | Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator |
WO2007099624A1 (ja) | 2006-03-01 | 2007-09-07 | Fujitsu Limited | コンピュータシステムの時刻管理制御方法及びコンピュータシステム |
US7617410B2 (en) * | 2006-09-15 | 2009-11-10 | International Business Machines Corporation | Simultaneously updating logical time of day (TOD) clocks for multiple cpus in response to detecting a carry at a pre-determined bit position of a physical clock |
US7849347B2 (en) * | 2007-04-16 | 2010-12-07 | International Business Machines Corporation | System and method for updating a time-related state of a migrating logical partition |
JP5222651B2 (ja) * | 2008-07-30 | 2013-06-26 | 株式会社日立製作所 | 仮想計算機システムおよび仮想計算機システムの制御方法 |
US8370675B2 (en) * | 2009-01-28 | 2013-02-05 | Mellanox Technologies Ltd. | Precise clock synchronization |
US8635057B2 (en) * | 2009-03-30 | 2014-01-21 | Microsoft Corporation | Enlightenment for low overhead hardware access |
-
2011
- 2011-03-11 JP JP2011054044A patent/JP5764985B2/ja active Active
-
2012
- 2012-03-06 EP EP12158299.3A patent/EP2498163B1/en active Active
- 2012-03-08 US US13/414,900 patent/US9015517B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2498163A3 (en) | 2018-03-14 |
EP2498163B1 (en) | 2021-03-24 |
JP2012190319A (ja) | 2012-10-04 |
US9015517B2 (en) | 2015-04-21 |
US20120233487A1 (en) | 2012-09-13 |
EP2498163A2 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5764985B2 (ja) | 情報処理装置および時刻制御方法 | |
US7849347B2 (en) | System and method for updating a time-related state of a migrating logical partition | |
US9588787B2 (en) | Runtime virtual process creation for load sharing | |
JP2010097533A (ja) | パーティションで区切られた計算機システムにおけるアプリケーション移動及び消費電力の最適化 | |
US9563461B2 (en) | Suspending and resuming virtual machines | |
WO2017179537A1 (ja) | ソフトウェア更新制御装置、ソフトウェア更新制御システム、ソフトウェア更新制御方法、及び、ソフトウェア更新制御プログラムが格納された記録媒体 | |
WO2019028682A1 (zh) | 一种多系统共享内存的管理方法及装置 | |
JP2013093053A (ja) | 電源装置、プログラムおよび制御方法 | |
US10310890B2 (en) | Control method for virtual machine system, and virtual machine system | |
WO2012155555A1 (zh) | 一种运行多个虚拟机的方法及系统 | |
US20140019793A1 (en) | Strictly increasing virtual clock for high-precision timing of programs in multiprocessing systems | |
US20220027247A1 (en) | Maintenance operations based on analysis of collected data | |
JP2015075898A (ja) | 処理再開方法、処理再開プログラムおよび情報処理システム | |
US10540202B1 (en) | Transient sharing of available SAN compute capability | |
EP2833264A1 (en) | Virtual computer schedule method | |
JP5178778B2 (ja) | 仮想計算機およびcpu割り当て方法 | |
JP2010134710A (ja) | 仮想マシンの移行方法、サーバ、及び、プログラム | |
US8505020B2 (en) | Computer workload migration using processor pooling | |
JP5518143B2 (ja) | 仮想マシンの移行方法、サーバ、プログラム、及び、仮想マシンシステム | |
EP3316518B1 (en) | Method and device for upgrading virtual network element, and computer storage medium | |
JP2016035669A (ja) | データ移行方法及びデータ移行装置 | |
WO2014041664A1 (ja) | 情報処理システム、情報処理装置、移行制御プログラム、及び移行制御方法 | |
JP2014134989A (ja) | 計算機システム及び計算機管理方法 | |
KR102571234B1 (ko) | 매니코어 시스템의 스레드 관리 방법 및 장치 | |
JP5994339B2 (ja) | 仮想化システム、ストレージ装置、ストレージデータ移行方法、及びストレージデータ移行プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5764985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |