JP5764985B2 - 情報処理装置および時刻制御方法 - Google Patents

情報処理装置および時刻制御方法 Download PDF

Info

Publication number
JP5764985B2
JP5764985B2 JP2011054044A JP2011054044A JP5764985B2 JP 5764985 B2 JP5764985 B2 JP 5764985B2 JP 2011054044 A JP2011054044 A JP 2011054044A JP 2011054044 A JP2011054044 A JP 2011054044A JP 5764985 B2 JP5764985 B2 JP 5764985B2
Authority
JP
Japan
Prior art keywords
time
domain
physical
logical
tod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011054044A
Other languages
English (en)
Other versions
JP2012190319A (ja
Inventor
憲司 岡野
憲司 岡野
賢次 五坪
賢次 五坪
忠史 山田
忠史 山田
祐美 福村
祐美 福村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011054044A priority Critical patent/JP5764985B2/ja
Priority to EP12158299.3A priority patent/EP2498163B1/en
Priority to US13/414,900 priority patent/US9015517B2/en
Publication of JP2012190319A publication Critical patent/JP2012190319A/ja
Application granted granted Critical
Publication of JP5764985B2 publication Critical patent/JP5764985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Description

本発明は情報処理装置および時刻制御方法に関する。
現在、物理的な情報処理装置上で、1またはそれ以上の仮想的な情報処理装置(仮想マシンや論理ドメインと呼ぶことがある)を実行させる仮想化技術が利用されている。仮想化技術を用いる情報処理装置では、例えば、論理ドメインを制御するソフトウェア(ハイパーバイザと呼ぶことがある)が実行される。ハイパーバイザは、CPU(Central Processing Unit)やRAM(Random Access Memory)などのリソースを、論理ドメインに割り当てる。論理ドメイン上では、オペレーティングシステム(OS:Operating System)が実行される。論理ドメインのOSは、ハイパーバイザから割り当てられたリソースを管理し、アプリケーションプログラムの実行を制御する。
論理ドメインのOSは、時刻取得や時刻設定などの時計アクセスを行うことがある。ここで、論理ドメインが認識する現在時刻を、情報処理装置が備える時計デバイスの時刻と異なるものに変換する(時計デバイスを仮想化する)ことも可能である。例えば、仮想計算機を実行する実計算機において、時刻機構オフセットを保持し、実計算機が備える実時刻機構の時刻と時刻機構オフセットとを用いて、仮想計算機上の仮想的な時刻機構を実現する時刻機構制御方法が提案されている。
特開平4−40552号公報
ところで、情報処理装置上で実行される論理ドメインが増加すると、情報処理装置が備える時計デバイスへのアクセスが増加するおそれがある。このため、アクセスの集中により、例えば、時計デバイスの負荷の増大や時計デバイスが接続されたバスの混雑などが発生し、応答速度が低下する可能性があるという問題がある。一方、単に情報処理装置が備える時計デバイスの数を増やすだけでは、時計デバイス間で時刻のずれが生じたときに、どのように時刻の整合性をとればよいかが問題となる。
本発明はこのような点に鑑みてなされたものであり、時計デバイスへのアクセスを効率的に分散できる情報処理装置および時刻制御方法を提供することを目的とする。
制御部と複数の物理ドメインとを有する情報処理装置が提供される。制御部は、時刻を提供する第1の時計デバイスを備える。複数の物理ドメインは、それぞれが、時刻を提供する第2の時計デバイスを備え、仮想的な情報処理装置として機能する論理ドメインを1つ以上実行可能である。制御部は、各物理ドメインが備える第2の時計デバイスの時刻と第1の時計デバイスの時刻との間の第1の時刻差分を管理する。各物理ドメインは、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインが備える第2の時計デバイスの時刻との間の第2の時刻差分を管理する。第1の時刻差分と第2の時刻差分とに基づいて、複数の物理ドメインで実行される論理ドメインの時刻が管理される。
また、制御部と複数の物理ドメインとを有する情報処理装置の時刻制御方法が提供される。時刻制御方法では、各物理ドメインが、仮想的な情報処理装置として機能する論理ドメインを実行する。制御部が、制御部が備える第1の時計デバイスの時刻と各物理ドメインが備える第2の時計デバイスの時刻との間の第1の時刻差分を管理する。各物理ドメインが、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインが備える第2の時計デバイスの時刻との間の第2の時刻差分を管理する。第1の時刻差分と第2の時刻差分とに基づいて、複数の物理ドメインで実行される論理ドメインの時刻を管理する。
上記情報処理装置および時刻制御方法によれば、時計デバイスへのアクセスを効率的に分散させることができる。
第1の実施の形態の情報処理装置を示す図である。 第2の実施の形態の情報処理システムを示す図である。 ハードウェア構成例を示すブロック図である。 情報処理システムの論理構成例を示すブロック図である。 時刻オフセットテーブルの例を示す図である。 第2の実施の形態の時刻制御の例を示すシーケンス図である。 第2の実施の形態の時刻制御の例を示すシーケンス図(続き)である。 論理ドメインへのTODの割り当て例を示す図である。 時刻設定状況の第1の例を示す図である。 時刻設定状況の第2の例を示す図である。 時刻設定状況の第3の例を示す図である。 TOD差分テーブルの例を示す図である。 第3の実施の形態の時刻制御の例を示すシーケンス図である。 時刻設定状況の第4の例を示す図である。
以下、本実施の形態を図面を参照して説明する。
[第1の実施の形態]
図1は、第1の実施の形態の情報処理装置を示す図である。第1の実施の形態の情報処理装置10は、制御部11および物理ドメイン12,13を有する。
制御部11は、物理ドメイン12,13の管理を行う。制御部11は、例えば、CPUおよびRAMを有するコンピュータに、物理ドメイン12,13を管理するためのプログラムを実行させることで実現できる。制御部11は、時計デバイス11aを有する。時計デバイス11aは、情報処理装置10の基準となる時刻を提供するハードウェアである。
物理ドメイン12,13は、CPUやRAMなどのリソースを有するコンピュータであり、仮想的な情報処理装置として機能する論理ドメインを1つ以上実行する。物理ドメイン12,13は、自身が有するリソースを論理ドメインに割り当てる。物理ドメイン12,13では、例えば、論理ドメインを制御するハイパーバイザが実行される。図1の例では、物理ドメイン12で論理ドメイン14が実行され、物理ドメイン13で論理ドメイン15が実行されている。論理ドメイン14,15上では、それぞれOSが実行される。
物理ドメイン12は時計デバイス12aを有し、物理ドメイン13は時計デバイス13aを有する。時計デバイス12a,13aは、時刻を提供するハードウェアである。時計デバイス12aは、物理ドメイン12で実行される論理ドメイン14への時刻の提供に用いられる。時計デバイス13aは、物理ドメイン13で実行される論理ドメイン15への時刻の提供に用いられる。時計デバイス12a,13aは、物理ドメイン12,13の停止によって保持している時刻を失う揮発性の時計デバイスであってもよい。
ここで、制御部11は、時計デバイス12a,13aそれぞれの時刻と時計デバイス11aの時刻との間の差分(第1の時刻差分)を管理する。物理ドメイン12(例えば、物理ドメイン12のハイパーバイザ)は、論理ドメイン14が認識する時刻と時計デバイス12aの時刻との間の差分(第2の時刻差分)を管理する。同様に、物理ドメイン13(例えば、物理ドメイン13のハイパーバイザ)は、論理ドメイン15が認識する時刻と時計デバイス13aの時刻との間の差分(第2の時刻差分)を管理する。情報処理装置10では、時計デバイス11aが提供する時刻を基準として、第1の時刻差分と第2の時刻差分とに基づいて、論理ドメイン14,15それぞれの時刻が管理される。
例えば、制御部11は、物理ドメイン12が起動するとき、時計デバイス11aの時刻を時計デバイス12aに複製する。物理ドメイン12は、時計デバイス12aの時刻に第2の時刻差分を加えた時刻を、論理ドメイン14に提供する。第2の時刻差分は、論理ドメイン14のOSが発行する時刻設定の命令に応じて、変化することがある。
一方、時計デバイス12aの時刻は、物理ドメイン12が起動した後は、修正しないようにしてもよい。制御部11は、時計デバイス12aの時刻を修正せずに、物理ドメイン12の起動後に生じる時計デバイス11aと時計デバイス12aとの間の時刻のずれを管理することが考えられる。制御部11は、論理ドメイン14が停止するとき、物理ドメイン12から第2の時刻差分を示す情報を取得し、第1の時刻差分と第2の時刻差分の合計を、論理ドメイン14の時刻差分として保持してもよい。これにより、論理ドメイン14が再起動するとき、その時点の時計デバイス11aの時刻に制御部11が保持している時刻差分を加えた時刻を、論理ドメイン14の初期設定時刻とすることができる。
情報処理装置10では、物理ドメイン12,13それぞれが、仮想的な情報処理装置として機能する論理ドメインを実行する。制御部11が、時計デバイス11aの時刻と時計デバイス12a,13aの時刻との間の第1の時刻差分を管理する。物理ドメイン12,13それぞれが、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインの時計デバイスの時刻との間の第2の時刻差分を管理する。情報処理装置10は、第1の時刻差分と第2の時刻差分とに基づいて、論理ドメイン14,15の時刻を管理する。
これにより、論理ドメイン14,15によるアクセスを、時計デバイス12a,13aに分散させることができる。よって、特定の時計デバイスへの負荷の集中やバスの混雑を抑制することができ、起動する論理ドメインの数を増やしても、応答速度の低下を抑制できる。また、制御部11が第1の時刻差分を管理し、物理ドメイン12,13が第2の時刻差分を管理するため、時計デバイス12a,13aの時刻を継続的に修正しなくても、時刻の整合性を確保できる。よって、整合性確保のための処理のオーバヘッドを抑制できる。また、物理ドメイン12,13が、時計デバイス12a,13aを用いずソフトウェアによって時刻管理を行う場合と比べて、時刻精度の維持が容易となり、NTP(Network Time Protocol)通信などの精度維持のための処理を抑制できる。
[第2の実施の形態]
図2は、第2の実施の形態の情報処理システムを示す図である。第2の実施の形態の情報処理システムは、ビルディングブロック(BB:Building Block)100,200,300を含む。BB100,200,300は、仮想的な情報処理装置として機能する論理ドメインを実行可能なコンピュータの筐体である。BB100,200,300は、通信ケーブルによって連結されている。例えば、BB100,200,300が全対全に接続される。ただし、スイッチなどの通信装置を介して、間接的に接続されていてもよい。
図3は、ハードウェア構成例を示すブロック図である。BB100は、システムボード(SB:System Board)110,110a、サービスプロセッサ(SP:Service Processor)120、ディスクユニット130および通信インタフェース140を有する。これらユニットは、例えば、BB100内でバスに接続されている。なお、BB200,300も、BB100と同様のハードウェア構成として実現できる。
SB110,110aは、論理ドメインおよび論理ドメインを制御するハイパーバイザの実行に用いられるリソースの集合としてのコンピュータである。SB110は、TOD(Time of Day)111、CPU112〜114およびRAM115〜117を有する。SB110aも、SB110と同様に、TOD、CPUおよびRAMを有する。ただし、BB100が有するSBの数は、1つでもよいし3以上でもよい。
TOD111は、SB110内で現在時刻を提供するハードウェアである。ただし、TOD111が保持する現在時刻は、揮発性であり、SB110の起動時に初期値がSP120によって設定され、SB110の停止に伴って失われる。CPU112〜114は、OSやハイパーバイザなどのプログラムを実行する演算装置である。RAM115〜117は、プログラムやデータの少なくとも一部を一時的に記憶する揮発性のメモリである。ハイパーバイザによって、CPU112〜114の処理能力およびRAM115〜117の記憶領域が、論理ドメインに割り当てられる。
SP120は、SB110,110aを管理するコンピュータである。SP120は、TOD121、CPU122およびRAM123を有する。TOD121は、BB100全体の基準となる現在時刻を提供するハードウェアである。TOD121にはバッテリから電力が供給されており、TOD121が保持する時刻はSP120が停止しても失われない不揮発性である。CPU122は、SB110,110aを管理するためのプログラムを実行する演算装置である。RAM123は、プログラムやデータの少なくとも一部を一時的に記憶する揮発性のメモリである。
ディスクユニット130は、SB110,110aやSP120が使用するプログラムやデータを記憶する不揮発性の記憶装置の集合である。ディスクユニット130は、HDD(Hard Disk Drive)131〜133を有する。HDD131〜133は、SB110,110aやSP120からのアクセスに応じて、内蔵されたディスクに対して磁気的に書き込みおよび読み出しを行う。なお、HDD131〜133に代えて、フラッシュメモリなど他の種類の不揮発性の記憶装置を用いてもよい。
通信インタフェース140は、通信ケーブルが接続される通信ポートを有するインタフェースである。通信インタフェース140は、接続された通信ケーブルを介して、他のBB(BB200,300)と通信を行う。なお、BB100,200,300間には、SBが通信を行うための論理リンクと、SPが通信を行うための論理リンクとが確立される。SB用の論理リンクとSP用の論理リンクは、同一の物理的な通信ケーブルを共用してもよいし、互いに異なる物理的な通信ケーブルを用いてもよい。後者の場合、2つのBBの接続には、少なくとも2本の通信ケーブルが使用される。
図4は、情報処理システムの論理構成例を示すブロック図である。図4の例では、BB100が有するSB110と、BB200が有するSB210と、BB300が有するSB310とが、論理ドメインの実行に用いられる。なお、図4の例では、互いに異なるBBに属するSBを使用しているが、同一のBBに属する複数のSBを使用してもよい。
複数のSBは、物理ドメイン(物理パーティション(PPAR:Physical Partition)と呼ぶこともある)に分割される。同一の物理ドメインに属する複数のSBは、論理的に連結されており、ソフトウェアから単一のリソース集合として認識される。よって、論理ドメインを複数のSBに跨がるように配置することも可能である。一方、異なる物理ドメインに属するSB同士は、論理的に分断されており、ソフトウェアからは互いに他のリソースを認識できない。
例えば、SB110,210が物理ドメイン#0に属し、SB310が物理ドメイン#1に属する。物理ドメイン#0では、論理ドメイン#0〜#2とハイパーバイザ411が実現される。物理ドメイン#1では、論理ドメイン#3とハイパーバイザ412が実現される。
ハイパーバイザ411は、SB110,210に跨がって配置され、物理ドメイン#0内の論理ドメイン#0〜#2を管理する。SB110,210それぞれで実行されるハイパーバイザのプログラムが互いに通信して連携することで、ハイパーバイザ411が実現される。ハイパーバイザ411により、論理ドメイン#0がSB110に配置され、論理ドメイン#1がSB110,210に跨がって配置され、論理ドメイン#2がSB210に配置される。ハイパーバイザ411が通信を行い、論理ドメイン#1の状態を示す情報をSB110とSB210の間で受け渡すことで、論理ドメイン#1が実現される。同様に、ハイパーバイザ412は、SB310に配置され、論理ドメイン#3を管理する。
BB100が有するSP120と、BB200が有するSP220と、BB300が有するSP320とは、連携して時刻制御を行う。まず、BB100〜300が連結されると、SP120,220,320の中から、複数のSPを統括するマスタSPが選択される。第2の実施の形態では、SP120がマスタSPであるとする。マスタSPでないスレーブSP(SP220,320)は、各スレーブSPが有するTOD(TOD221,321)の時刻を、マスタSPが有するTOD(TOD121)の時刻に同期させる。
そして、SP120は、TOD121を用いて、SB110が有するTOD111の時刻を管理する。SP220は、TOD221を用いて、SB210が有するTOD211の時刻を管理する。SP320は、TOD321を用いて、SB310が有するTOD311の時刻を管理する。ハイパーバイザ411は、TOD111,211を用いて、論理ドメイン#0〜#2に提供する時刻を管理する。ハイパーバイザ412は、TOD311を用いて、論理ドメイン#3に提供する時刻を管理する。
なお、TOD121,221,321とTOD111,211,311の間では、時間の経過に伴って時刻のずれが生じる可能性がある。また、論理ドメイン#0〜#3では、OSが時刻設定の命令を発行することで、それぞれ異なる時刻を設定することができる。すなわち、第2の実施の形態の情報処理システムは、各SPの時刻と各SBの時刻と各論理ドメインの時刻の3種類の時刻をもつことができる。
また、SP120,220,320は、第1の実施の形態の制御部11の一例である。TOD121,221,321は、時計デバイス11aの一例である。SB110,210,310は、物理ドメイン12,13の一例である。TOD111,211,311は、時計デバイス12a,13aの一例である。論理ドメイン#0〜#3は、論理ドメイン14,15の一例である。
図5は、時刻オフセットテーブルの例を示す図である。図5に示すような時刻オフセットテーブル124を、マスタSPであるSP120が保持している。例えば、RAM123に、時刻オフセットテーブル124が記憶される。時刻オフセットテーブル124は、ID(Identifier)とオフセットの項目を有する。IDは、論理ドメイン#0〜#3を識別するための識別情報である。オフセットは、論理ドメイン#0〜#3が認識する仮想的な時刻と実際の時刻との差を示す時刻オフセットである。
論理ドメインが起動すると、時刻オフセットテーブル124が示す時刻オフセットを適用して当該論理ドメインが認識する仮想的な時刻が算出される。例えば、ID=Domain#0,オフセット=+00:01:13が、時刻オフセットテーブル124に登録される。これは、論理ドメイン#0の時刻が、実際の時刻より1分13秒進んでいることを示す。なお、時刻オフセットは、論理ドメインのOSが時刻設定の命令を発行することで更新され得る。また、初めて起動する論理ドメインの時刻オフセットはゼロである。
図6は、第2の実施の形態の時刻制御の例を示すシーケンス図である。ここでは、SB210上で実行される論理ドメイン#2についての時刻制御を中心に説明する。他の論理ドメインについても、同様の時刻制御が行われる。
(ステップS11)スレーブSPであるSP220は、TOD221の時刻を、マスタSPであるSP120のTOD121と定期的に同期させる。例えば、SP220は、NTP通信によりSP120から時刻を取得し、取得した時刻をTOD221に書き込む。SP320も、SP220と同様に時刻同期を行う。
なお、SP120,220,320は、TOD121,221,321のハードウェア時計に加えて、ソフトウェア時計を有していてもよい。その場合、ハードウェア時計とソフトウェア時計の間でも、時刻同期が行われる。例えば、SP120は、後述するように外部のNTPサーバを利用する場合、NTP通信によりソフトウェア時計が更新されたとき、ソフトウェア時計の時刻をTOD121に書き込む。NTPサーバを利用しない場合は、TOD121の時刻をソフトウェア時計に複製する。一方、SP220,320は、上記の時刻同期により、TOD221,321とソフトウェア時計の両方を更新する。
次に、電源OFFになっていたSB210が、電源ONになり起動する場合を考える。
(ステップS21)SP220は、同一BB内のSB210の起動を検出すると、TOD221の時刻をSB210のTOD211に書き込む。例えば、TOD211のFPGA(Field Programmable Gate Array)に、TOD221の値を書き込む。TOD211は、書き込まれた時刻を初期値として、現在時刻のカウントを開始する。なお、時間の経過に伴い、TOD211とTOD221の間で時刻のずれが発生する可能性がある。しかし、TOD211の時刻は、SB210が次に再起動するまで修正されない。
(ステップS22)SP220は、SP120にSB210の起動を通知する。SP120は、時刻オフセットテーブル124に登録された時刻オフセットをSP220に送信する。
(ステップS23)SP220は、SP120から受信した時刻オフセットを、SB210で実行されるハイパーバイザ411に送信する。ハイパーバイザ411は、SP220から受信した時刻オフセットをRAMに記憶しておく。なお、SB110が起動する場合は、SP120が単独で時刻設定および時刻オフセットの送信を行う。
次に、停止していた論理ドメイン#2が、物理ドメイン#0上で起動される場合を考える。
(ステップS31)ハイパーバイザ411は、SB110,210が有するCPUの中から、各SBの負荷が偏らないように、論理ドメイン#2の実行に用いる1または以上のCPUを割り当てる。そして、論理ドメイン#2に割り当てたCPUの中から、それらCPUによる処理を統括する(例えば、OSを実行する)1つのマスタCPUを選択する。ここでは、SB210の有するCPUがマスタCPUに選択されたとする。
(ステップS32)ハイパーバイザ411は、ステップS31で選択されたマスタCPUと同一のSBに属するTODを、論理ドメイン#2に割り当てる。SB210の有するCPUがマスタCPUに選択されることで、TOD211が論理ドメイン#2に割り当てられる。以降、ハイパーバイザ411は、論理ドメイン#2についての時刻処理を、論理ドメイン#2に割り当てたTOD211を用いて実行する。
次に、論理ドメイン#2のOSが時刻を取得する場合を考える。
(ステップS41)ハイパーバイザ411は、SB210上で、論理ドメイン#2のOSが時刻取得のハイパーバイザコール(tod_get)を発行したことを検出する。
(ステップS42)ハイパーバイザ411は、RAMに記憶されている時刻オフセットの中から、論理ドメイン#2の時刻オフセットを検索する。
(ステップS43)ハイパーバイザ411は、論理ドメイン#2に割り当てられているTOD211にアクセスし、TOD211の時刻を読み出す。そして、TOD211の時刻に論理ドメイン#2の時刻オフセットを加算して、論理ドメイン#2の仮想的な時刻を算出し、算出した時刻をハイパーバイザコールの発行元である論理ドメイン#2のOSに通知する。なお、時刻取得の際には、SP220のTOD221はアクセスされない。
次に、論理ドメイン#2のOSが時刻を変更する場合を考える。
(ステップS51)ハイパーバイザ411は、SB210上で、論理ドメイン#2のOSが時刻設定のハイパーバイザコール(tod_set)を発行したことを検出する。なお、tod_setが発行される場合としては、例えば、論理ドメイン#2上でアプリケーションプログラムが時刻設定のコマンドを実行した場合などが考えられる。
(ステップS52)ハイパーバイザ411は、上記ステップS42,S43と同様の方法により、変更前の論理ドメイン#2の仮想的な時刻を算出する。そして、ハイパーバイザコールで指定された設定時刻と変更前の時刻との差を算出する。
(ステップS53)ハイパーバイザ411は、算出した時刻の差が1秒以上ある場合、論理ドメイン#2の時刻オフセットに算出した差を加算し、RAMに記憶されている時刻オフセットを更新する。そして、時刻設定の完了を、ハイパーバイザコールの発行元である論理ドメイン#2のOSに通知する。なお、時刻設定の際には、SB210のTOD211およびSP220のTOD221の時刻は修正されない。
図7は、第2の実施の形態の時刻制御の例を示すシーケンス図(続き)である。
ここでは、SB210上で実行されている論理ドメイン#2が停止する場合を考える。
(ステップS61)ハイパーバイザ411は、SB210上で、OSのシャットダウンなど論理ドメイン#2の停止を検出する。すると、ハイパーバイザ411は、RAMに記憶されている最新の論理ドメイン#2の時刻オフセットを、SP220に送信する。
(ステップS62)SP220は、SB210のTOD211から時刻を読み出す。
(ステップS63)SP220は、TOD221から時刻を読み出す。そして、TOD211の時刻とTOD221の時刻の差分を算出する。なお、TOD211の時刻の読み出しとTOD221の時刻の読み出しの間に、割り込みが発生しないよう制御する。
(ステップS64)SP220は、SB210から受信した時刻オフセットにステップS63で算出したTOD差分を加算し、時刻オフセットを更新する。そして、更新した時刻オフセットを、SP120に送信する。
(ステップS65)SP120は、SP220から受信した時刻オフセットを、論理ドメイン#2と対応付けて時刻オフセットテーブル124に登録する。なお、SB110上で実行されている論理ドメインが停止する場合は、SP120がステップS62〜S64に相当する処理も実行する。
次に、SP120のTOD121の時刻が更新される場合を考える。なお、ここでは、SB310が電源OFFであるとする。
(ステップS71)SP120は、NTP通信によりNTPサーバから現在時刻を取得し、TOD121に書き込む。
(ステップS72)SP220は、TOD221の時刻を、SP120のTOD121と同期させる。そして、時刻更新が発生したことをハイパーバイザ411に通知する。なお、SP320も、SP220と同様にTOD321の時刻を更新する。また、SP120は、SP220と同様に時刻更新が発生したことをハイパーバイザ411に通知する。
(ステップS73)ハイパーバイザ411は、SB210のTOD211が割り当てられた論理ドメイン#2についての時刻オフセットを、SP220に送信する。なお、ハイパーバイザ411は、SB220の場合と同様に、SB110のTOD111が割り当てられた論理ドメインについての時刻オフセットを、SP120に送信する。
(ステップS74)SP220は、SB210のTOD211から時刻を読み出す。
(ステップS75)SP220は、NTPによる更新が反映された時刻をTOD221から読み出す。そして、TOD211の時刻とTOD221の時刻の差分を算出する。
(ステップS76)SP220は、SB210から受信した時刻オフセットにステップS75で算出したTOD差分を加算し、時刻オフセットを更新する。そして、更新した時刻オフセットを、SP120に送信する。
(ステップS77)SP120は、SP220から受信した時刻オフセットを、論理ドメイン#2と対応付けて時刻オフセットテーブル124に登録する。なお、ステップS74〜S76に相当する処理がSP120でも実行され、TOD111が割り当てられた論理ドメインについての時刻オフセットが更新される。
(ステップS78)SP120は、NTPによる更新後の時刻と更新前の時刻との差を算出する。
(ステップS79)SP120は、時刻オフセットテーブル124に登録された時刻オフセットのうち、ステップS77で更新されなかった時刻オフセット(稼動していない論理ドメインの時刻オフセット)に、NTPによる時刻更新を反映させる。例えば、現在の時刻オフセットから、ステップS78で算出した差を減算する。
図8は、論理ドメインへのTODの割り当て例を示す図である。図8の例では、論理ドメイン#0に、SB110の2つのCPUが割り当てられ、そのうち1つがマスタCPUに選択される。論理ドメイン#1に、SB110のCPUとSB210の2つのCPUが割り当てられ、SB110のCPUがマスタCPUに選択される。論理ドメイン#2に、SB210のCPUが割り当てられ、当該CPUがマスタCPUに選択される。
この場合、論理ドメイン#0,#1に対しては、TOD111が割り当てられる。論理ドメイン#0,#1のOSが時刻取得や時刻設定のハイパーバイザコールを行うと、ハイパーバイザ411は、TOD111の時刻を用いて時刻処理を行う。一方、論理ドメイン#2に対しては、TOD211が割り当てられる。論理ドメイン#2のOSが時刻取得や時刻設定のハイパーバイザコールを行うと、ハイパーバイザ411は、TOD211の時刻を用いて時刻処理を行う。
図9は、時刻設定状況の第1の例を示す図である。図9の例では、SB110とSB210が同時期に起動する場合を考える。SP120が保持する時刻オフセットテーブル124には、論理ドメイン#0のオフセット=a0,論理ドメイン#1のオフセット=b0,論理ドメイン#2のオフセット=c0,論理ドメイン#3のオフセット=d0が登録されている。また、TOD121,221,321が示す現在時刻はX0である。
この場合、TOD111にはTOD121の時刻X0が設定され、TOD211にはTOD221の時刻X0が設定される。また、時刻オフセットテーブル124に登録された時刻オフセットが、SP120からハイパーバイザ411に送信される。ハイパーバイザ411は、論理ドメイン#0の時刻A0を、TOD111の時刻X0に時刻オフセットa0を加えて算出する。同様に、論理ドメイン#1の時刻B0を、TOD111の時刻X0に時刻オフセットb0を加えて算出する。論理ドメイン#2の時刻C0を、TOD211の時刻X0に時刻オフセットc0を加えて算出する。
図10は、時刻設定状況の第2の例を示す図である。前述の通り、SB110,210が起動してから時間が経過すると、TOD121,221,321とTOD111とTOD211の間で時刻のずれが生じる可能性がある。図10の例では、TOD121,221,321の時刻はX1、TOD111の時刻はY1、TOD211の時刻はZ1である。
論理ドメイン#0〜#2を停止させる場合、ハイパーバイザ411は、論理ドメイン#0の時刻A1とTOD111の時刻Y1の差である時刻オフセットA1−Y1を、TOD111と同一BBに属するSP120に送信する。論理ドメイン#1の時刻B1とTOD111の時刻Y1の差である時刻オフセットB1−Y1をSP120に送信する。また、論理ドメイン#2の時刻C1とTOD211の時刻Z1の差である時刻オフセットC1−Z1を、TOD211と同一BBに属するSP220に送信する。
SP120は、SB110から受信した時刻オフセットに、TOD111の時刻Y1とTOD121の時刻X1の差Y1−X1を加え、時刻オフセットa1,b1を算出する。SP220は、SB210から受信した時刻オフセットに、TOD211の時刻Z1とTOD221の時刻X1の差Z1−X1を加え、時刻オフセットc1を算出する。SP120は、時刻オフセットa1,b1,c1を、時刻オフセットテーブル124に登録する。
図11は、時刻設定状況の第3の例を示す図である。図11の例では、TOD121の時刻がX1からX2に変更された場合を考える。また、SB310は停止しており、ハイパーバイザ412および論理ドメイン#3は稼動していないとする。
TOD121の時刻がX2に変更されると、同期によりTOD221,321の時刻もX2に変更される。SP120,220は、それぞれハイパーバイザ411に時刻変更を通知する。ハイパーバイザ411は、論理ドメイン#0の時刻オフセットA1−Y1および論理ドメイン#1の時刻オフセットB1−Y1を、SP120に送信する。また、論理ドメイン#2の時刻オフセットC1−Z1をSP220に送信する。
SP120は、SB110から受信した時刻オフセットに、TOD111とTOD121の時刻の差Y1−X2を加え、時刻オフセットa2,b2を算出する。SP220は、SB210から受信した時刻オフセットに、TOD211とTOD221の時刻の差Z1−X2を加え、時刻オフセットc2を算出する。SP120は、時刻オフセットa2,b2,c2を、時刻オフセットテーブル124に登録する。
また、SP120は、TOD121の変更前後の時刻の差X2−X1を算出する。そして、時刻オフセットテーブル124に登録されている稼動していない論理ドメイン#3の時刻オフセットd0から差X2−X1を減じて、時刻オフセットd2に更新する。
なお、以上の説明では、SP120が保持する時刻オフセットテーブル124は、各論理ドメインが停止するとき、および、SP120のTOD121の時刻が変更されたときに更新されることとした。しかし、ハイパーバイザ411,412が異常終了する場合に備えて、上記以外のタイミングで時刻オフセットテーブル124を更新してもよい。例えば、ハイパーバイザ411,412が、各論理ドメインの時刻オフセットを定期的(例えば、1時間毎)に出力することで、定期的に時刻オフセットテーブル124が更新されるようにしてもよい。また、時刻設定のハイパーバイザコールが実行されて時刻オフセットが変更されたときに、時刻オフセットテーブル124が更新されるようにしてもよい。
第2の実施の形態の情報処理システムによれば、論理ドメイン#0〜#3がハイパーバイザコールを発行したときの時計アクセスを、TOD111,211,311に分散させることができる。よって、特定のTODへの負荷の集中やバスの混雑を抑制することができ、起動する論理ドメインの数を増やしても、応答速度の低下を抑制できる。また、SP120,220,320がTOD間の時刻のずれを管理し、ハイパーバイザ411,412がTODと論理ドメインの間の時刻の差を分散管理するため、SB110,210,310の起動後にTOD111,211,311の時刻を継続的に修正しなくても、時刻の整合性を確保できる。よって、整合性確保のための処理のオーバヘッドを抑制できる。
[第3の実施の形態]
次に、第3の実施の形態を説明する。第2の実施の形態との差異を中心に説明し、同様の事項については説明を省略する。第3の実施の形態の情報処理システムは、論理ドメインの稼動中に当該論理ドメインに割り当てるTODを変更する場合を考える。第3の実施の形態の情報処理システムは、第2の実施の形態と同様に、図2に示したシステム構成、および、図3に示したハードウェア構成を用いて実現できる。以下では、図2〜4と同じ符号を用いて、第3の実施の形態を説明する。
図12は、TOD差分テーブルの例を示す図である。図12に示すようなTOD差分テーブル125を、マスタSPであるSP120が保持している。例えば、RAM123にTOD差分テーブル125が記憶される。TOD差分テーブル125は、IDと差分の項目を有する。IDは、SB110,210,310を識別するための識別情報である。差分は、各SBが有するTOD(TOD111,211,311)と各SPが有するTOD(TOD121,221,321)の間の時刻の差分(TOD差分)である。
TOD差分テーブル125に登録されたTOD差分は、定期的(例えば、1時間毎)に更新される。例えば、ID=SB#0,差分=+00:00:15という情報が、TOD差分テーブル125に登録される。これは、SB110の有するTOD111の時刻が、SP120の有するTOD121の時刻より15秒進んでいることを示している。なお、停止しているSBについてのTOD差分はゼロである。
図13は、第3の実施の形態の時刻制御の例を示すシーケンス図である。ここでは、論理ドメイン#0,#1に割り当てるTODを、TOD111からTOD211に変更する場合を考える。TODを変更する場合としては、例えば、SB110が故障により異常終了した場合、ユーザ操作によりSB110を正常に停止させる場合などが考えられる。
(ステップS81)SP220は、SB210のTOD211から時刻を読み出す。
(ステップS82)SP220は、TOD221から時刻を読み出す。そして、TOD211とTOD221の間のTOD差分を算出し、TOD差分をSP120に送信する。
(ステップS83)SP120は、SP220から受信したTOD差分を、SB210と対応付けてTOD差分テーブル125に登録する。なお、SP120は、SB110について、ステップS81,S82と同様の処理を行ってTOD差分をTOD差分テーブル125に登録する。以上のステップS81〜S83の処理が、定期的に行われる。
(ステップS84)ハイパーバイザ411は、SB210上で、SB110が異常停止したことを検出する。例えば、SB210で実行されるプログラムが、SB110で実行されるプログラムからの応答がないことを検出する。すると、ハイパーバイザ411は、SB210が有するCPUの中から、論理ドメイン#0,#1の実行に用いるCPUを割り当て直す。そして、割り当てたCPUの中から、マスタCPUを選択し直す。
(ステップS85)ハイパーバイザ411は、SB210が有するTOD211を、論理ドメイン#0,#1に割り当て直す。また、TOD111からTOD211への変更をSP220に通知する。SP220は、TODの変更をSP120に通知する。
(ステップS86)SP120は、変更前のTOD111のTOD差分(SB110のTOD差分)と変更後のTOD211のTOD差分(SB210のTOD差分)とを、TOD差分テーブル125から検索する。そして、後者のTOD差分から前者のTOD差分を引くことで、TOD111とTOD211の間の時刻ずれを算出し、SP220に送信する。SP220は、時刻のずれをハイパーバイザ411に送信する。
(ステップS87)ハイパーバイザ411は、RAMに保持している時刻オフセットのうち、TODの割り当てを変更した論理ドメイン#0,#1の時刻オフセットに、PS220から取得した時刻のずれを加算する。以降は、TOD211の時刻と更新された時刻オフセットを用いて、論理ドメイン#0,#1に提供する時刻を算出する。
次に、ユーザ操作を受けてSB110が正常に停止する場合を考える。正常停止の場合も、上記の異常停止の場合と同様の手順に従って、論理ドメイン#0,#1に割り当てるTODを変更することが可能である。ただし、正常停止の場合は、SB110が停止するまで猶予時間があるため、TOD差分テーブル125を参照しないことも可能である。
(ステップS91)ハイパーバイザ411は、SB110が停止することを検出する。すると、SB210が有するCPUの中から、論理ドメイン#0,#1の実行に用いるCPUを割り当て直す。そして、割り当てたCPUの中から、マスタCPUを選択し直す。
(ステップS92)ハイパーバイザ411は、SB210が有するTOD211を、論理ドメイン#0,#1に割り当て直す。
(ステップS93)ハイパーバイザ411は、SB110の停止が完了する前に、TOD111から時刻を読み出す。また、TOD211から時刻を読み出す。そして、ハイパーバイザ411は、TOD211の時刻からTOD111の時刻を引くことで、TOD111とTOD211の間の時刻のずれを算出する。
(ステップS94)ハイパーバイザ411は、RAMに保持している時刻オフセットのうち、TODの割り当てを変更した論理ドメイン#0,#1の時刻オフセットに、算出した時刻のずれを加算する。以降は、TOD211の時刻と更新された時刻オフセットを用いて、論理ドメイン#0,#1に提供する時刻を算出する。
図14は、時刻設定状況の第4の例を示す図である。図14の例では、SB110,210が稼動しており、その後にSB110が異常停止する場合を考える。SB110が異常停止する前は、論理ドメイン#0がSB110に配置され、論理ドメイン#1がSB110,210に跨がって配置され、論理ドメイン#2がSB210に配置されている。
SP120が保持するTOD差分テーブル125には、SB110のTOD差分Δ0=Y3(TOD111の時刻)−X3(TOD121の時刻)と、SB210のTOD差分Δ1=Z3(TOD211の時刻)−X3(TOD221の時刻)が登録されている。
SB110が異常停止すると、ハイパーバイザ411は、論理ドメイン#0,#1に割り当てるTODを、TOD111からTOD211に変更する。SP120は、TOD差分テーブル125を参照して、TOD211とTOD111の間の時刻のずれΔ1−Δ0を算出し、ハイパーバイザ411に通知する。ハイパーバイザ411は、SP120から通知された時刻のずれΔ1−Δ0を、論理ドメイン#0,#1の時刻オフセットに加算する。以降、ハイパーバイザ411は、TOD211の時刻と更新した時刻オフセットとを用いて、論理ドメイン#0,#1に時刻を提供する。
第3の実施の形態の情報処理装置によれば、第2の実施の形態と同様に、論理ドメイン#0〜#3がハイパーバイザコールを発行したときの時計アクセスを、効率的に分散させることができる。また、論理ドメイン#0〜#3に割り当てるTODを動的に変更する場合でも、変更前後のTODの時刻のずれを考慮して、論理ドメイン#0〜#3の時刻の整合性を維持することができる。
10 情報処理装置
11 制御部
11a,12a,13a 時計デバイス
12,13 物理ドメイン
14,15 論理ドメイン

Claims (7)

  1. 時刻を提供する第1の時計デバイスを備える制御部と、
    それぞれが、時刻を提供する第2の時計デバイスを備え、仮想的な情報処理装置として機能する論理ドメインを1つ以上実行可能な複数の物理ドメインと、
    を有し、
    前記制御部は、各物理ドメインが備える第2の時計デバイスの時刻と前記第1の時計デバイスの時刻との間の第1の時刻差分を管理し、
    前記各物理ドメインは、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインが備える第2の時計デバイスの時刻との間の第2の時刻差分を管理し、
    前記第1の時刻差分と前記第2の時刻差分とに基づいて、前記複数の物理ドメインで実行される論理ドメインの時刻を管理し、
    前記制御部は、前記第1の時刻差分と前記複数の物理ドメインの少なくとも1つから通知される前記第2の時刻差分とに基づいて、前記論理ドメインの時刻についての情報を生成する、
    ことを特徴とする情報処理装置。
  2. 前記制御部は、何れかの物理ドメインが起動するとき、当該物理ドメインが備える第2の時計デバイスに前記第1の時計デバイスの時刻を設定し、設定後に生じる前記第1の時刻差分を管理することを特徴とする請求項1記載の情報処理装置。
  3. 前記各物理ドメインは、前記第2の時刻差分を示す情報を保持し、
    前記各物理ドメインは、当該物理ドメインが備える第2の時計デバイスの時刻を読み出し、読み出した時刻と前記第2の時刻差分を示す情報とに基づいて算出される時刻を、当該物理ドメインで実行される論理ドメインに提供する、
    ことを特徴とする請求項1または2記載の情報処理装置。
  4. 前記各物理ドメインは、当該物理ドメインで実行される論理ドメインにより時刻設定の命令が発行されたことを検出すると、前記時刻設定の命令に基づいて前記第2の時刻差分を示す情報を更新することを特徴とする請求項3記載の情報処理装置。
  5. 前記制御部は、何れかの物理ドメインが起動するとき、当該物理ドメインに前記論理ドメインの時刻についての情報を出力し、
    前記各物理ドメインは、前記制御部から取得した前記論理ドメインの時刻についての情報に基づいて、前記第2の時刻差分の初期値を設定する、
    ことを特徴とする請求項記載の情報処理装置。
  6. 何れかの論理ドメインが第1の物理ドメインから第2の物理ドメインに移動する場合、前記第2の物理ドメインは、前記制御部で管理される前記第1および第2の物理ドメインそれぞれの前記第1の時刻差分に応じて、当該論理ドメインの前記第2の時刻差分を更新することを特徴とする請求項1乃至の何れか一項に記載の情報処理装置。
  7. 制御部と複数の物理ドメインとを有する情報処理装置の時刻制御方法であって、
    各物理ドメインが、仮想的な情報処理装置として機能する論理ドメインを実行し、
    前記制御部が、前記制御部が備える第1の時計デバイスの時刻と前記各物理ドメインが備える第2の時計デバイスの時刻との間の第1の時刻差分を管理し、
    前記各物理ドメインが、当該物理ドメインで実行される論理ドメインの時刻と当該物理ドメインが備える第2の時計デバイスの時刻との間の第2の時刻差分を管理し、
    前記第1の時刻差分と前記第2の時刻差分とに基づいて、前記複数の物理ドメインで実行される論理ドメインの時刻を管理し、
    前記制御部が、前記第1の時刻差分と前記複数の物理ドメインの少なくとも1つから通知される前記第2の時刻差分とに基づいて、前記論理ドメインの時刻についての情報を生成する、
    ことを特徴とする時刻制御方法。
JP2011054044A 2011-03-11 2011-03-11 情報処理装置および時刻制御方法 Active JP5764985B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011054044A JP5764985B2 (ja) 2011-03-11 2011-03-11 情報処理装置および時刻制御方法
EP12158299.3A EP2498163B1 (en) 2011-03-11 2012-03-06 Information Processing Apparatus and Time-of-Day Control Method
US13/414,900 US9015517B2 (en) 2011-03-11 2012-03-08 Information processing apparatus and time-of-day control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054044A JP5764985B2 (ja) 2011-03-11 2011-03-11 情報処理装置および時刻制御方法

Publications (2)

Publication Number Publication Date
JP2012190319A JP2012190319A (ja) 2012-10-04
JP5764985B2 true JP5764985B2 (ja) 2015-08-19

Family

ID=45841269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011054044A Active JP5764985B2 (ja) 2011-03-11 2011-03-11 情報処理装置および時刻制御方法

Country Status (3)

Country Link
US (1) US9015517B2 (ja)
EP (1) EP2498163B1 (ja)
JP (1) JP5764985B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9015838B1 (en) * 2012-05-30 2015-04-21 Google Inc. Defensive techniques to increase computer security
US8813240B1 (en) 2012-05-30 2014-08-19 Google Inc. Defensive techniques to increase computer security
JP6149671B2 (ja) * 2013-10-07 2017-06-21 住友電気工業株式会社 仮想マシンの実行方法、コンピュータプログラム及び情報処理装置
TWM500915U (zh) * 2015-01-30 2015-05-11 Chyng Hong Electronic Co Ltd 使用於多個cpu之實時時鐘校時電路
US10222823B2 (en) * 2015-06-25 2019-03-05 Intel Corporation Computing apparatus with real time clock without a battery
US10459747B2 (en) * 2016-07-05 2019-10-29 Red Hat Israel, Ltd. Exitless timer access for virtual machines
US10423191B2 (en) 2017-01-19 2019-09-24 International Business Machines Corporation Clock comparator sign control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2907958B2 (ja) * 1990-06-06 1999-06-21 富士通株式会社 時刻機構制御方法
JPH0844457A (ja) * 1994-07-29 1996-02-16 Toshiba Corp マスター・スレーブ情報処理装置
JP2000020158A (ja) * 1998-07-07 2000-01-21 Hitachi Ltd 論理計算機の時刻合わせの方法
US6209106B1 (en) * 1998-09-30 2001-03-27 International Business Machines Corporation Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to an external time reference
JP2001311787A (ja) * 2000-04-28 2001-11-09 Ricoh Co Ltd 複合装置
US6763474B1 (en) * 2000-08-03 2004-07-13 International Business Machines Corporation System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes
US7155629B2 (en) 2003-04-10 2006-12-26 International Business Machines Corporation Virtual real time clock maintenance in a logically partitioned computer system
JP4291713B2 (ja) * 2004-03-19 2009-07-08 株式会社日立製作所 論理計算機システムにおける時刻合わせ方法
US7356725B2 (en) * 2005-09-09 2008-04-08 International Business Machines Corporation Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator
WO2007099624A1 (ja) 2006-03-01 2007-09-07 Fujitsu Limited コンピュータシステムの時刻管理制御方法及びコンピュータシステム
US7617410B2 (en) * 2006-09-15 2009-11-10 International Business Machines Corporation Simultaneously updating logical time of day (TOD) clocks for multiple cpus in response to detecting a carry at a pre-determined bit position of a physical clock
US7849347B2 (en) * 2007-04-16 2010-12-07 International Business Machines Corporation System and method for updating a time-related state of a migrating logical partition
JP5222651B2 (ja) * 2008-07-30 2013-06-26 株式会社日立製作所 仮想計算機システムおよび仮想計算機システムの制御方法
US8370675B2 (en) * 2009-01-28 2013-02-05 Mellanox Technologies Ltd. Precise clock synchronization
US8635057B2 (en) * 2009-03-30 2014-01-21 Microsoft Corporation Enlightenment for low overhead hardware access

Also Published As

Publication number Publication date
EP2498163A3 (en) 2018-03-14
EP2498163B1 (en) 2021-03-24
JP2012190319A (ja) 2012-10-04
US9015517B2 (en) 2015-04-21
US20120233487A1 (en) 2012-09-13
EP2498163A2 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
JP5764985B2 (ja) 情報処理装置および時刻制御方法
US7849347B2 (en) System and method for updating a time-related state of a migrating logical partition
US9588787B2 (en) Runtime virtual process creation for load sharing
JP2010097533A (ja) パーティションで区切られた計算機システムにおけるアプリケーション移動及び消費電力の最適化
US9563461B2 (en) Suspending and resuming virtual machines
WO2017179537A1 (ja) ソフトウェア更新制御装置、ソフトウェア更新制御システム、ソフトウェア更新制御方法、及び、ソフトウェア更新制御プログラムが格納された記録媒体
WO2019028682A1 (zh) 一种多系统共享内存的管理方法及装置
JP2013093053A (ja) 電源装置、プログラムおよび制御方法
US10310890B2 (en) Control method for virtual machine system, and virtual machine system
WO2012155555A1 (zh) 一种运行多个虚拟机的方法及系统
US20140019793A1 (en) Strictly increasing virtual clock for high-precision timing of programs in multiprocessing systems
US20220027247A1 (en) Maintenance operations based on analysis of collected data
JP2015075898A (ja) 処理再開方法、処理再開プログラムおよび情報処理システム
US10540202B1 (en) Transient sharing of available SAN compute capability
EP2833264A1 (en) Virtual computer schedule method
JP5178778B2 (ja) 仮想計算機およびcpu割り当て方法
JP2010134710A (ja) 仮想マシンの移行方法、サーバ、及び、プログラム
US8505020B2 (en) Computer workload migration using processor pooling
JP5518143B2 (ja) 仮想マシンの移行方法、サーバ、プログラム、及び、仮想マシンシステム
EP3316518B1 (en) Method and device for upgrading virtual network element, and computer storage medium
JP2016035669A (ja) データ移行方法及びデータ移行装置
WO2014041664A1 (ja) 情報処理システム、情報処理装置、移行制御プログラム、及び移行制御方法
JP2014134989A (ja) 計算機システム及び計算機管理方法
KR102571234B1 (ko) 매니코어 시스템의 스레드 관리 방법 및 장치
JP5994339B2 (ja) 仮想化システム、ストレージ装置、ストレージデータ移行方法、及びストレージデータ移行プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5764985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150