KR102571234B1 - 매니코어 시스템의 스레드 관리 방법 및 장치 - Google Patents

매니코어 시스템의 스레드 관리 방법 및 장치 Download PDF

Info

Publication number
KR102571234B1
KR102571234B1 KR1020230022751A KR20230022751A KR102571234B1 KR 102571234 B1 KR102571234 B1 KR 102571234B1 KR 1020230022751 A KR1020230022751 A KR 1020230022751A KR 20230022751 A KR20230022751 A KR 20230022751A KR 102571234 B1 KR102571234 B1 KR 102571234B1
Authority
KR
South Korea
Prior art keywords
thread
information
core
executed
queue
Prior art date
Application number
KR1020230022751A
Other languages
English (en)
Inventor
김주현
연제완
이광순
Original Assignee
메티스엑스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메티스엑스 주식회사 filed Critical 메티스엑스 주식회사
Priority to KR1020230022751A priority Critical patent/KR102571234B1/ko
Application granted granted Critical
Publication of KR102571234B1 publication Critical patent/KR102571234B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009—Thread control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 개시는 적어도 하나의 프로세서에 의해 실행되는, 매니코어 시스템의 스레드 관리 방법에 관한 것이다. 매니코어 시스템의 스레드 관리 방법은, 호스트 프로세서로부터 호스트 프로세서의 오프로딩(offloading) 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보(job descriptor)를 수신하는 단계, 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성하는 단계 및 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당하는 단계를 포함한다.

Description

매니코어 시스템의 스레드 관리 방법 및 장치{METHOD AND APPARATUS FOR MANAGING THREADS IN MANYCORE SYSTEM}
본 개시는 매니코어 시스템의 스레드 관리 방법 및 장치에 관한 것으로, 구체적으로 호스트 프로세서로부터 오프로딩 요청된 태스크에 대해 생성된 스레드를 복수의 코어 중 하나에 할당, 실행 및 동기화하는 방법 및 장치에 관한 것이다.
일반적으로 매니코어 시스템(manycore system)은 단일 칩에 다수의 프로세스 코어가 있는 컴퓨터 아키텍처를 지칭할 수 있다. 매니코어 시스템은 호스트 프로세서가 오프로딩(offloading) 요청한 프로그램의 워크로드를 여러 프로세스 코어에 분산시킴으로써, 해당 워크로드에 대한 병렬 컴퓨팅 작업의 성능을 향상시킬 수 있다. 매니코어 시스템은 기존의 단일 코어 또는 이중 코어 시스템 등에 비해 상당한 성능 향상을 제공할 수 있어, 최근 인공지능 모델의 학습과 같이 대량의 컴퓨팅 자원을 필요로 하는 분야에서 수요가 증가하고 있다.
한편, 멀티스레딩(multithread)은 단일 프로세스 내에서 여러 스레드 또는 명령 시퀀스를 동시에 실행할 수 있는 컴퓨터 프로그래밍 기술로, 매니코어 시스템에서는 멀티스레딩을 통해 애플리케이션과 관련된 여러 작업을 동시에 실행할 수 있도록 하여 해당 애플리케이션의 성능을 향상시킬 수 있다.
멀티스레딩이 좋은 성능을 발휘하기 위해서는 효율적인 동기화 메커니즘이 필수적으로 요구되며, 좋은 스케줄링(scheduling) 및 로드 밸런싱(load balancing) 능력을 갖추어야 한다. 그러나, 멀티스레딩이 적용되는 컴퓨팅 장치에서 멀티스레딩 관리를 적절히 수행하지 못하면, 멀티스레딩을 통한 애플리케이션의 성능 향상이 제한될 수 있다.
본 개시는 상기와 같은 문제를 해결하기 위한 매니코어 시스템의 스레드 관리 방법, 기록 매체에 저장된 컴퓨터 프로그램 및 시스템(장치)을 제공한다.
본 개시는 방법, 시스템(장치) 또는 판독 가능 저장 매체에 저장된 컴퓨터 프로그램을 포함한 다양한 방식으로 구현될 수 있다.
본 개시의 일 실시예에 따른, 적어도 하나의 프로세서에 의해 실행되는, 매니코어 시스템의 스레드 관리 방법에 있어서, 호스트 프로세서로부터 호스트 프로세서의 오프로딩(offloading) 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보를 수신하는 단계, 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성하는 단계 및 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당하는 단계를 포함한다.
본 개시의 일 실시예에 따르면, 생성된 스레드를 적어도 하나의 코어에 할당하는 단계는, 적어도 하나의 코어에 사전 할당된 스레드와 연관된 스레드 상태 정보에 기초하여, 생성된 스레드를 적어도 하나의 코어에 할당하는 단계를 포함하고, 스레드 상태 정보는 적어도 하나의 코어에 사전 할당된 스레드와 연관된 상태 레지스터에 기초하여 업데이트된다.
본 개시의 일 실시예에 따르면, 생성된 스레드의 동작과 연관된 동작 정보를 스레드 동작 큐에 삽입하는 단계, 적어도 하나의 코어에 의해, 스레드 동작 큐로부터 동작 정보를 수신하는 단계 및 적어도 하나의 코어가 동작 정보를 수신하는 것에 응답하여, 스레드 동작 큐로부터 동작 정보를 제거하는 단계를 더 포함한다.
본 개시의 일 실시예에 따르면, 동작 정보는 생성된 스레드의 실행과 연관된 스레드 실행(launch) 정보를 포함하고, 적어도 하나의 코어는 스레드 실행 정보에 기초하여 생성된 스레드를 실행한다.
본 개시의 일 실시예에 따르면, 동작 정보는 스레드 실행 정보에 기초하여 실행된 스레드의 종료와 연관된 스레드 종료(termination) 정보를 포함하고, 스레드 동작 큐로부터 동작 정보를 수신하는 단계는, 실행된 스레드의 태스크가 완료되는 것에 응답하여, 적어도 하나의 코어에 의해, 스레드 동작 큐로부터 스레드 종료(termination) 정보를 수신하는 단계를 포함하고, 적어도 하나의 코어가 스레드 종료 정보에 기초하여 스레드의 실행을 종료하면, 작업 정보는 종료 큐(termination queue)에 삽입(push)된다.
본 개시의 일 실시예에 따르면, 종료 큐에 삽입된 작업 정보는, 호스트 프로세서 또는 적어도 하나의 코어가 포함된 클러스터와 다른 클러스터로 전달된다.
본 개시의 일 실시예에 따르면, 동작 정보는, 스레드 실행 정보에 기초하여 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 작업과 연관된 스레드 동기화 정보를 더 포함하고, 스레드 동작 큐로부터 동작 정보를 수신하는 단계는, 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 요청에 응답하여, 적어도 하나의 코어에 의해, 스레드 동작 큐로부터 스레드 동기화 정보를 수신하는 단계를 더 포함하고, 실행된 스레드는 스레드 동기화 정보에 기초하여 슬립(sleep) 상태로 전환된다.
본 개시의 일 실시예에 따르면, 실행된 스레드 및 실행된 스레드와 상이한 스레드 간 동기화가 완료되는 것에 응답하여, 적어도 하나의 코어에 의해, 스레드 동기화 완료 정보를 수신하는 단계를 더 포함하고, 스레드 동기화 완료 정보에 기초하여, 슬립 상태로 전환된 스레드의 슬립 상태가 해제된다.
본 개시의 일 실시예에 따른 상술한 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램이 제공된다.
본 개시의 일 실시예에 따른 매니코어 시스템에 있어서, 복수의 코어 및 복수의 코어 중 적어도 하나에 의해 실행되는 스레드의 관리 모듈을 각각 포함하는 복수의 클러스터를 포함하며, 관리 모듈은, 호스트 프로세서로부터 호스트 프로세서의 오프로딩(offloading) 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보를 수신하고, 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성하고, 생성된 스레드를 복수의 클러스터 중 하나의 적어도 하나의 코어에 할당한다.
본 개시의 다양한 실시예에서, 호스트 프로세서의 오프로딩 요청에 따른 태스크와 연관된 작업 정보에 기초하여 생성된 하나 이상의 스레드를 하드웨어적으로 멀티스레딩을 지원하는 매니코어 시스템의 클러스터에 포함된 하나 이상의 코어에 할당할 수 있다. 따라서, 스레드들 사이의 컨텍스트 변환(context switching)에 따른 오버헤드가 최소화될 수 있으며, 스레드 병렬처리가 자주 요구되는 빅데이터 분석과 같은 애플리케이션의 성능 향상을 얻을 수 있다.
본 개시의 다양한 실시예에서, 매니코어 시스템의 복수의 코어와 연관된 스레드 상태 정보에 기초하여 스레드를 코어에 할당함으로써, 스레드 간 자원 경합 등과 같은 시스템 성능 저하 요인을 방지할 수 있다.
본 개시의 다양한 실시예에서, 비동기적인 방식으로 스레드가 생성되고, 스레드의 상태를 슬립 상태로 전환하거나 슬립 상태에서 해제함으로써 효율적인 스레드 동기화가 이루어질 수 있다.
본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 다른 효과들은 청구범위의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자(이하, '통상의 기술자'라 함)에게 명확하게 이해될 수 있을 것이다.
본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따른 매니코어 시스템의 내부 구성을 나타내는 블록도이다.
도 2는 본 개시의 일 실시예에 따른 매니코어 시스템의 내부 구성 및 호스트 프로세서와의 관계를 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 매니코어 시스템의 프로세서의 내부 구성 및 데이터 입출력을 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따른 복수의 코어 및 복수의 코어를 관리하는 관리 모듈을 나타내는 도면이다.
도 5는 본 개시의 일 실시예에 따른 관리 모듈로부터 스레드의 동작 정보가 코어에 전달되는 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 실행 대상 스레드 및 스레드의 실행과 연관된 실행 코드를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 종료 대상 스레드 및 스레드의 종료와 연관된 종료 코드를 나타내는 도면이다.
도 8은 본 개시의 일 실시예에 따른 스레드 및 스레드의 동기화와 연관된 동기화 코드를 나타내는 도면이다.
도 9는 본 개시의 일 실시예에 따른 매니코어 시스템의 스레드 관리 방법을 나타내는 흐름도이다.
이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 '모듈' 또는 '부'라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, '모듈' 또는 '부'는 어떤 역할들을 수행한다. 그렇지만, '모듈' 또는 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈' 또는 '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, '모듈' 또는 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 또는 변수들 중 적어도 하나를 포함할 수 있다. 구성요소들과 '모듈' 또는 '부'들은 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈' 또는 '부'들로 결합되거나 추가적인 구성요소들과 '모듈' 또는 '부'들로 더 분리될 수 있다.
본 개시의 일 실시예에 따르면, '모듈' 또는 '부'는 프로세서 및 메모리로 구현될 수 있다. '프로세서'는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서, '프로세서'는 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 필드 프로그램가능 게이트 어레이(FPGA) 등을 지칭할 수도 있다. '프로세서'는, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다. 또한, '메모리'는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. '메모리'는 임의 액세스 메모리(RAM), 판독-전용 메모리(ROM), 비-휘발성 임의 액세스 메모리(NVRAM), 프로그램가능 판독-전용 메모리(PROM), 소거-프로그램가능 판독 전용 메모리(EPROM), 전기적으로 소거가능 PROM(EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
본 개시에서, '오프로딩(offloading)'은 로컬 장치 또는 네트워크에서 처리하거나 저장해야 하는 데이터의 양을 줄이거나, 로컬 장치의 처리 성능을 보조함으로써 응용 프로그램의 성능을 향상시키기 위해, 로컬 장치 또는 네트워크에서 다른 장치 또는 네트워크로 데이터를 전송하는 것을 지칭할 수 있다.
본 개시에서, '태스크(task)'는 프로세서가 수행해야 하는 작업의 단위 또는 그러한 단위 작업을 지칭할 수 있다. 예를 들어, '태스크'는 독립 실행형 작업이거나 특정 순서로 완료해야 하는 작업의 집합일 수 있다.
본 개시에서, '스레드(thread)'는 프로세스 내의 단위 실행 흐름을 지칭할 수 있다. 추가적으로 또는 대안적으로, '스레드'는 그러한 실행 흐름이 할당된 메모리 상의 특정 메모리 공간을 지칭할 수도 있다.
본 개시에서, '슬립(sleep)'은 스레드가 일시적으로 중단되거나 실행이 일시 중지되는 것을 지칭할 수 있다. 이 때, 스레드는 메모리에 남아 있고 해당 상태를 유지하지만 현재 프로세서의 리소스를 사용하고 있지 않을 수 있으며, 스레드의 슬립 상태가 해제되면 스레드의 실행이 다시 시작될 수 있다.
도 1은 본 개시의 일 실시예에 따른 매니코어 시스템(100)의 내부 구성을 나타내는 블록도이다. 도시된 바와 같이, 매니코어 시스템(manycore system)(100)은 각각 복수의 코어(120)를 포함하는 복수의 클러스터(100_1 내지 100_n)(단, n은 자연수)를 포함할 수 있다. 매니코어 시스템(100)은, 클러스터를 기본 단위로 하여 더 많은 수의 클러스터를 포함함으로써 더 확장할 수 있는 컴퓨팅 구조일 수 있다.
복수의 클러스터(100_1 내지 100_n)의 각각은 관리 모듈(110), 복수의 코어(120), 프로그램 메모리(130) 및 캐시 메모리(140)를 포함할 수 있으며, 도 1에 도시된 것에 한정되지 않는다. 예를 들어, 복수의 클러스터(100_1 내지 100_n)의 각각은 코프로세서(Co-processor)를 더 포함할 수 있다. 코프로세서는 매니코어 시스템(100) 내지 클러스터의 요구 성능 또는 기능적 특성에 따라 복수의 코어(120)의 각각마다 개별적으로 포함되어 사용되거나, 복수의 코어(120)가 이를 공유함으로써 사용될 수도 있다.
복수의 클러스터(100_1 내지 100_n) 내에서 프로그램은 복수의 스레드에 의해 실행될 수 있다. 예를 들어, 프로그램은 하나의 클러스터(또는, 하나의 클러스터에 포함된 복수의 코어)에 할당된 복수의 스레드에 의해 실행되거나, 여러 클러스터(또는, 여러 클러스터의 각각에 포함된 복수의 코어)에 할당된 복수의 스레드에 의해 실행될 수 있다.
복수의 코어(120)의 각각에서는 복수의 스레드가 동시에 실행될 수 있다. 예를 들어, 하나의 클러스터 내에 10개의 코어가 포함되고, 10개의 코어 각각이 4개의 스레드를 동시에 실행할 수 있는 경우, 해당 클러스터에서 동시에 실행될 수 있는 스레드 수는 40개일 수 있다.
관리 모듈(110)은 스레드와 연관된 관리 작업을 수행하고, 복수의 코어(120)의 실행을 제어할 수 있다. 예를 들어, 관리 모듈(110)은 호스트 프로세서로부터 호스트 프로세서의 오프로딩 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성한 뒤, 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당할 수 있다.
일 실시예에서, 관리 모듈(110)은 생성된 스레드의 동작과 연관된 동작 정보를 스레드 동작 큐에 삽입할 수 있다. 이후, 복수의 코어(120) 중 적어도 하나의 코어가 스레드 동작 큐로부터 동작 정보를 수신하는 것에 응답하여, 관리 모듈(110)은 스레드 동작 큐로부터 동작 정보를 제거할 수 있다. 예를 들어, 스레드의 동작과 연관된 동작 정보는 스레드 실행 정보, 스레드 종료 정보, 스레드 동기화 정보 및/또는 스레드 동기화 완료 정보 등을 포함할 수 있다.
복수의 코어(120)의 각각은 명령을 실행할 수 있는 단일 처리 장치로서, 코어 각각은 별도의 프로그램 내지 하나 이상의 스레드를 실행할 수 있다. 일 실시예에서, 복수의 코어(120)의 각각은 하드웨어적으로 복수의 스레드를 동시에 실행할 수 있도록 구성될 수 있다. 복수의 코어(120)의 각각은 이를 지원하기 위한 구성요소로서 스레드 별로 실행 흐름을 추적하는 프로그램 카운터(Program Counter) 및 스레드 레지스터 파일(Thread Register File) 등을 포함할 수 있다. 추가적으로, 복수의 코어(120)의 각각은 여러 개의 실행 장치(Execution Unit)와 L0 캐시((level 0 cache 및/또는 micro-operation cache) 메모리 등을 더 포함할 수 있다. 이러한 구성을 통해, 복수의 코어(120)의 각각은 스레드의 병렬 처리가 가능할 수 있다.
일 실시예에서, 복수의 코어(120)의 각각은 관리 모듈(110)에서 스레드 동작 큐에 삽입한 동작 정보를 수신하고, 이에 기초하여 스레드를 실행하거나, 실행된 스레드를 종료하거나, 스레드의 슬립 상태를 제어할 수 있다.
프로그램 메모리(130)는 시스템에서 실행되는 프로그램 내지 스레드가 사용하는 메모리를 지칭할 수 있다. 프로그램 메모리(130)는 현재 프로그램 내지 스레드에서 사용 중인 프로그램 코드와 데이터를 저장하는 데 사용될 수 있다. 복수의 클러스터(100_1 내지 100_n)의 각각은 하나의 프로그램 메모리(130)를 공유함으로써 동일한 프로그램을 실행할 수 있다. 이와 달리, 프로그램 메모리(130)의 구성에 따라 복수의 클러스터(100_1 내지 100_n)의 각각은 서로 다른 여러 개의 프로그램을 실행할 수도 있다.
캐시 메모리(140)는 자주 액세스되는 데이터를 저장하는 데 사용되는 소량의 고속 메모리를 지칭할 수 있다. 매니코어 시스템(100)에서 복수의 코어는 자체적으로 캐시 메모리(140)를 가지거나 공유할 수 있으며, 이를 통해 복수의 코어(120)가 데이터의 로딩 또는 저장을 위해 메인 메모리(예: RAM)에 액세스해야 하는 횟수를 줄임으로써 성능을 향상시킬 수 있다. 캐시 메모리(140)는 L1 캐시(level 1 cache) 메모리를 포함할 수 있다.
도 2는 본 개시의 일 실시예에 따른 매니코어 시스템(200)의 내부 구성 및 호스트 프로세서(250)와의 관계를 나타내는 블록도이다. 매니코어 시스템(200)은 메모리(210), 프로세서(220), 통신 모듈(230) 및/또는 입출력 인터페이스(240)를 포함할 수 있다. 도 2에 도시된 바와 같이, 매니코어 시스템(200)은 통신 모듈(230)을 이용하여 네트워크를 통해 정보 및/또는 데이터를 통신할 수 있도록 구성될 수 있다. 일 실시예에서, 매니코어 시스템(200)은 통신 모듈(230)을 이용하여 네트워크를 통해 호스트 프로세서(250)와 정보 및/또는 데이터를 통신할 수 있도록 구성될 수 있다.
메모리(210)는 비-일시적인 임의의 컴퓨터 판독 가능한 기록매체를 포함할 수 있다. 일 실시예에 따르면, 메모리(210)는 RAM(random access memory), ROM(read only memory), 디스크 드라이브, SSD(solid state drive), 플래시 메모리(flash memory) 등과 같은 비소멸성 대용량 저장 장치(permanent mass storage device)를 포함할 수 있다. 다른 예로서, ROM, SSD, 플래시 메모리, 디스크 드라이브 등과 같은 비소멸성 대용량 저장 장치는 메모리와는 구분되는 별도의 영구 저장 장치로서 매니코어 시스템(200)에 포함될 수 있다. 또한, 메모리(210)에는 운영체제 및/또는 적어도 하나의 프로그램 코드가 저장될 수 있다. 일 실시예에서, 메모리(210)는 프로그램 메모리 및/또는 캐시 메모리를 포함할 수 있고, 캐시 메모리는 L0 캐시 메모리 및/또는 L1 캐시 메모리를 포함할 수 있다.
이러한 소프트웨어 구성요소들은 메모리(210)와는 별도의 컴퓨터에서 판독 가능한 기록매체로부터 로딩될 수 있다. 이러한 별도의 컴퓨터에서 판독 가능한 기록매체는 이러한 매니코어 시스템(200)에 직접 연결가능한 기록 매체를 포함할 수 있는데, 예를 들어, 플로피 드라이브, 디스크, 테이프, DVD/CD-ROM 드라이브, 메모리 카드 등의 컴퓨터에서 판독 가능한 기록매체를 포함할 수 있다. 다른 예로서, 소프트웨어 구성요소들은 컴퓨터에서 판독 가능한 기록매체가 아닌 통신 모듈(230)을 통해 메모리(210)에 로딩될 수도 있다. 예를 들어, 적어도 하나의 프로그램은 개발자들 또는 어플리케이션의 설치 파일을 배포하는 파일 배포 시스템이 통신 모듈(230)을 통해 제공하는 파일들에 의해 설치되는 컴퓨터 프로그램에 기반하여 메모리(210)에 로딩될 수 있다.
프로세서(220)는 기본적인 산술, 로직 및 입출력 연산을 수행함으로써, 컴퓨터 프로그램의 명령을 처리하도록 구성될 수 있다. 명령은 메모리(210) 또는 통신 모듈(230)에 의해 사용자 단말(미도시) 또는 다른 외부 시스템으로 제공될 수 있다. 또한, 프로세서(220)는 복수의 사용자 단말 및/또는 복수의 외부 시스템으로부터 수신된 정보 및/또는 데이터를 관리, 처리 및/또는 저장하도록 구성될 수 있다. 일 실시예에서, 프로세서(220)는 복수의 코어를 포함할 수 있으며, 복수의 코어의 각각에 스레드가 할당되고 프로세싱될 수 있다.
통신 모듈(230)은 네트워크를 통해 사용자 단말(미도시)과 매니코어 시스템(200)이 서로 통신하기 위한 구성 또는 기능을 제공할 수 있으며, 매니코어 시스템(200)이 외부 시스템(일례로 별도의 호스트 프로세서(250) 등)과 통신하기 위한 구성 또는 기능을 제공할 수 있다. 일례로, 매니코어 시스템(200)의 프로세서(220)의 제어에 따라 제공되는 제어 신호, 명령, 데이터 등이 통신 모듈(230)과 네트워크를 거쳐 사용자 단말 및/또는 외부 시스템의 통신 모듈을 통해 사용자 단말 및/또는 외부 시스템으로 전송될 수 있다.
일 실시예에서, 통신 모듈(230)은 호스트 프로세서(250)와 통신하며 호스트 프로세서(250)의 오프로딩 요청을 수신할 수 있다. 추가적으로, 통신 모듈(230)은 호스트 프로세서(250)의 오프로딩 요청에 따른 적어도 하나의 태스크와 연관된 작업 정보를 호스트 프로세서(250)로부터 더 수신할 수 있다. 프로세서(220)는 호스트 프로세서(250)로부터 수신한 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성하고, 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당할 수 있다.
일 실시예에서, 호스트 프로세서(250)로부터 수신하는 작업 정보는 미리 정해진 데이터 구조의 형태로 전달될 수 있다. 예를 들어, 작업 정보는 프로세서(220)에서 수행될 작업의 ID, 태스크 ID, 각 태스크의 동작 옵션, 작업이 수행될 장치 ID, 실행될 스레드 정보, 클러스터 ID, 코어 ID 또는 스레드 ID 중 적어도 하나를 포함하는 데이터 구조에 해당할 수 있다. 이러한 구성에 한정되지 않고, 작업 정보는 스레드의 할당 및 실행에 필요한 다양한 정보를 더 포함할 수 있다.
또한, 매니코어 시스템(200)의 입출력 인터페이스(240)는 매니코어 시스템(200)과 연결되거나 매니코어 시스템(200)이 포함할 수 있는 입력 또는 출력을 위한 장치(미도시)와의 인터페이스를 위한 수단일 수 있다. 도 2에서는 입출력 인터페이스(240)가 프로세서(220)와 별도로 구성된 요소로서 도시되었으나, 이에 한정되지 않으며, 입출력 인터페이스(240)가 생략되거나 프로세서(220)에 포함되도록 구성될 수 있다. 매니코어 시스템(200)은 도 2의 구성요소들보다 더 많은 구성요소들을 포함할 수 있다. 그러나, 대부분의 종래기술적 구성요소들을 명확하게 도시할 필요성은 없다.
도 3은 본 개시의 일 실시예에 따른 매니코어 시스템의 프로세서(300)의 내부 구성 및 데이터 입출력을 나타내는 블록도이다. 일 실시예에서, 프로세서(300)는 매니코어 시스템의 관리 모듈에 포함된 프로세서에 해당할 수 있다. 도시된 바와 같이, 프로세서(300)는 스레드 할당부(310), 동작 정보 생성부(320), 스레드 상태 정보 생성부(330) 및 스레드 모니터링부(340)를 포함할 수 있으나, 이에 한정되지 않는다.
스레드 할당부(310)는 스레드를 생성하고, 생성된 스레드를 클러스터 내의 코어에 할당할 수 있다. 일 실시예에서, 스레드 할당부(310)는 호스트 프로세서로부터 수신한 적어도 하나의 태스크(task)와 연관된 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성할 수 있다.
스레드 할당부(310)는 하나의 작업 정보와 연관된 태스크를 복수의 서브 태스크(sub-task)로 분할한 뒤, 서브 태스크의 각각에 기초하여 여러 개의 스레드를 생성할 수 있다. 이와 달리, 스레드 할당부(310)는 복수의 태스크에 대하여 하나의 스레드를 생성할 수도 있다.
구체적으로, 호스트 프로세서로부터 수신한 작업 정보가 시작 큐(launch queue)에 삽입되고, 스레드 할당부(310)는 시작 큐에 삽입된 작업 정보에 기초하여 스레드를 생성한 뒤, 생성된 스레드와 연관된 작업 정보를 시작 큐로부터 제거할 수 있다. 이러한 구성을 통해, 스레드 할당부(310)는 호스트 프로세서로부터 수신한 복수의 작업 정보를 수신한 순서대로 순차적으로 처리할 수 있다.
스레드 할당부(310)는 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당할 수 있다. 예를 들어, 스레드 할당부(310)는 생성된 스레드가 하나의 코어에서 처리되도록 클러스터 내의 하나의 코어에 할당하거나, 복수의 코어에서 동시에 처리되도록 복수의 코어에 할당할 수 있다.
일 실시예에서, 스레드 할당부(310)는 적어도 하나의 코어에 사전 할당된 스레드와 연관된 스레드 상태 정보에 기초하여, 생성된 스레드를 적어도 하나의 코어에 할당할 수 있다. 이 때, 스레드 상태 정보는 스레드 상태 정보 생성부(330)에서 생성된 것일 수 있다.
예를 들어, 스레드 할당부(310)는 스레드를 할당할 코어 내 유휴 공간이 존재하는 경우 해당 공간에 스레드를 할당하고, 스레드를 할당할 코어 내 유휴 공간이 존재하지 않거나 호스트 프로세서에서 지정한 공간에서 스레드의 실행이 완료되지 못한 경우 스레드의 할당을 대기시킬 수 있다.
동작 정보 생성부(320)는 스레드의 동작과 연관된 동작 정보를 생성함으로써, 동작 정보가 코어에 전달되도록 할 수 있다. 일 실시예에서, 동작 정보 생성부(320)에서 생성된 동작 정보는 스레드 동작 큐에 삽입되어, 적어도 하나의 코어가 스레드 동작 큐로부터 동작 정보를 수신할 수 있다. 이 때, 적어도 하나의 코어가 동작 정보를 수신하는 것에 응답하여 스레드 동작 큐로부터 동작 정보가 제거될 수 있다.
일 실시예에서, 동작 정보 생성부(320)가 생성하는 동작 정보는 생성된 스레드의 실행(launch)과 연관된 스레드 실행 정보를 포함할 수 있다. 이후, 적어도 하나의 코어는 스레드 실행 정보에 기초하여 생성된 스레드를 실행할 수 있다
다른 실시예에서, 동작 정보 생성부(320)가 생성하는 동작 정보는 스레드 실행 정보에 기초하여 실행된 스레드의 종료와 연관된 스레드 종료(termination) 정보를 포함할 수 있다. 이 때, 적어도 하나의 코어는 실행된 스레드의 태스크가 완료되는 것에 응답하여 스레드 동작 큐로부터 스레드 종료 정보를 수신할 수 있다. 이후, 적어도 하나의 코어가 스레드 종료 정보에 기초하여 스레드의 실행을 종료하면, 작업 정보는 종료 큐(termination queue)에 삽입(push)되고, 종료 큐에 삽입된 작업 정보는 호스트 프로세서로 전달되거나, 적어도 하나의 코어가 포함된 클러스터와 다른 클러스터로 전달됨으로써 잔여 작업이 완료될 수 있다.
또 다른 실시예에서, 동작 정보 생성부(320)가 생성하는 동작 정보는, 스레드 실행 정보에 기초하여 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 작업과 연관된 스레드 동기화 정보를 포함할 수 있다.
예를 들어, 적어도 하나의 코어는 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 요청에 응답하여, 스레드 동작 큐로부터 스레드 동기화 정보를 수신할 수 있고, 실행된 스레드는 스레드 동기화 정보에 기초하여 슬립(sleep) 상태로 전환될 수 있다. 이후, 적어도 하나의 코어는 실행된 스레드 및 실행된 스레드와 상이한 스레드 간 동기화가 완료되는 것에 응답하여, 스레드 동기화 완료 정보를 수신할 수 있고, 스레드 동기화 완료 정보에 기초하여, 슬립 상태로 전환된 스레드의 슬립 상태가 해제될 수 있다.
동작 정보 생성부(320)가 생성하는 동작 정보의 실시예 및 구체적인 내용에 대해서는 도 6 내지 도 8에서 상세히 후술된다.
스레드 상태 정보 생성부(330)는 적어도 하나의 코어에 사전 할당된 스레드와 연관된 스레드 상태 정보를 생성하거나 업데이트할 수 있다. 이 때, 스레드 상태 정보는 해당 스레드가 실행 가능한 상태인지 여부, 슬립 상태인지 여부 등에 관한 상태 정보를 포함할 수 있으나 이에 한정되지 않는다. 일 실시예에서, 스레드 상태 정보 생성부(330)는 적어도 하나의 코어에 사전 할당된 스레드와 연관된 상태 레지스터에 기초하여 스레드 상태 정보를 업데이트할 수 있다. 예를 들어, 스레드가 코어에 할당되는 경우, 할당된 스레드의 상태 레지스터가 업데이트되고, 스레드 상태 정보 생성부(330)는 이에 기초하여 스레드 상태 정보를 업데이트할 수 있다.
스레드 모니터링부(340)는 스레드의 리소스 사용 상황을 모니터링하거나, 스레드 동작의 이상 여부를 감지할 수 있다. 추가적으로, 스레드 모니터링부(340)는 복수의 클러스터 각각의 초기 설정을 위한 루틴을 수행하거나, 디버깅(debugging)을 지원할 수 있다.
도 3에서 도시한 프로세서(300)의 내부 구성은 예시일 뿐이며, 일부 실시예에서는 도시한 내부 구성 외 다른 구성을 추가로 포함할 수 있으며, 일부 구성이 생략될 수도 있다. 예를 들어, 위 내부 구성 중 일부가 생략되는 경우, 생략된 일부 내부 구성의 기능을 정보 처리 시스템의 프로세서가 수행하도록 구성될 수 있다. 또한, 도 4에서 프로세서(300)의 내부 구성을 기능별로 구분하여 설명하였으나, 반드시 물리적으로 구분되는 것을 의미하지 않는다. 또한, 스레드 할당부(310), 동작 정보 생성부(320), 스레드 상태 정보 생성부(330) 및 스레드 모니터링부(340)는 구분되어 상술되었으나, 이는 발명의 이해를 돕기 위한 것으로서, 이에 한정되지 않는다.
도 4는 본 개시의 일 실시예에 따른 복수의 코어(420_1 내지 420_n) 및 복수의 코어를 관리하는 관리 모듈(410)을 나타내는 도면이다. 일 실시예에서, 관리 모듈(410)은 도 3에서 상술한 바와 같이, 태스크와 연관된 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성할 수 있다.
이후, 관리 모듈(410)은 복수의 코어(420_1 내지 420_n)를 포함하는 클러스터 내에서 스레드를 복수의 코어(420_1 내지 420_n) 중 적어도 하나에 할당하고, 할당된 스레드의 실행과 종료를 관리하며, 스레드 간 동기화가 필요한 경우 동기화 요청을 처리할 수 있다.
즉, 관리 모듈(410)은 복수의 코어(420_1 내지 420_n)에 할당된 스레드를 실행시키거나, 실행 중인 스레드를 종료시키거나, 복수의 코어(420_1 내지 420_n)에서 실행 중인 복수의 스레드를 동기화시킬 수 있다.
관리 모듈(410)은 복수의 코어(420_1 내지 420_n)와 연관된 별도의 하드웨어 장치 혹은 소프트웨어 코드로 구성될 수 있다.
도 5는 본 개시의 일 실시예에 따른 관리 모듈(510)로부터 스레드의 동작 정보가 코어(530, 550)에 전달되는 예시를 나타내는 도면이다. 스레드의 동작 정보는 스레드 동작 큐(520, 540) 중 적어도 하나에 삽입된 뒤, 스레드의 동작 정보가 삽입된 스레드 동작 큐에 대응되는 코어에 의해 해당 동작 정보가 수신될 수 있다. 동작 정보를 수신한 코어는 수신한 동작 정보에 기초하여 스레드의 동작을 제어할 수 있다. 예를 들어, 제1 코어(530)에 할당된 스레드의 동작을 제어하기 위해 제1 코어(530)에 대응되는 제1 스레드 동작 큐(520)에 스레드 동작 정보가 삽입된 뒤, 제1 코어(530)가 해당 동작 정보에 기초하여 스레드의 동작을 제어할 수 있다.
도 5에서는 제1 코어(530) 및 제2 코어(550)의 각각과 연관된 별개의 스레드 동작 큐(520, 540)가 존재하는 것으로 도시되었으나 이는 설명의 편의를 위한 것이며, 이에 한정되지 않는다. 예를 들어, 관리 모듈(510)에 대응되는 하나의 스레드 동작 큐가 존재하고, 스레드 동작 큐에 삽입되는 동작 정보에는 동작을 제어할 스레드가 포함된 코어와 연관된 정보가 포함됨으로써, 관리 모듈(510)은 하나의 스레드 동작 큐만으로도 복수의 코어에 할당된 스레드의 동작을 제어할 수 있다.
또한, 도 5에서는 관리 모듈(510)이 제1 코어(530) 및 제2 코어(550)와 연결된 것으로 도시되었으나 이에 한정되지 않고, 관리 모듈(510)은 클러스터 내에 포함된 모든 코어와 연결될 수 있다.
일 실시예에서, 스레드 동작 정보는 동작을 제어할 스레드와 연관된 정보(예를 들어, 스레드 ID) 및 해당 스레드의 실행, 종료, 동기화 등 스레드 동작의 종류와 연관된 동작 코드를 포함할 수 있다. 추가적으로, 스레드 동작 정보는 스레드의 태스크 처리 또는 스레드의 동작에 필요한 기타 파라미터를 더 포함할 수 있다. 이 때, 동작 제어의 대상이 되는 스레드의 각각에는 레지스터가 할당될 수 있으며, 동작 제어 시마다 레지스터의 값이 변경될 수 있다. 이에 대해서는 도 6 내지 도 8에서 자세히 후술한다.
코어(530, 550)(또는, 디코더(decoder)(532, 552))가 스레드 동작 큐(520, 540)로부터 동작 정보를 수신하는 것에 응답하여, 수신한 동작 정보가 스레드 동작 큐(520, 540)에서 제거될 수 있다. 이러한 구성을 통해, 코어(530, 550)(또는, 디코더(532, 552))는 스레드 동작 큐(520, 540)의 다음 동작 정보를 순차적으로 수신할 수 있다.
스레드 동작 큐(520, 540) 각각의 크기에는 제한이 없거나, 프로그램의 데이터 구조, 처리 데이터량 등에 기초하여 미리 설정될 수 있다.
코어(530, 550)는 스레드의 동작과 연관된 코드를 실행함으로써, 디코더(532, 552)로부터 스레드 동작 정보를 수신할 수 있다. 스레드 동작 정보 및 스레드의 동작과 연관된 코드의 구체적인 예시에 대해서는 도 6 내지 도 8에서 자세히 후술한다.
도 6은 본 개시의 일 실시예에 따른 실행 대상 스레드(610) 및 스레드(610)의 실행과 연관된 실행 코드(630)를 나타내는 도면이다. 일 실시예에서, 실행 대상 스레드(610)가 할당된 코어가 실행 코드(630)를 실행함으로써, 도 5의 디코더(532, 552)로부터 스레드 실행 정보를 수신할 수 있다. 실행 대상 스레드(610)를 포함하는 코어(또는, 해당 코어에 대응되는 관리 모듈)는 스레드 실행 정보에 기초하여 실행 대상 스레드(610)를 실행할 수 있다.
구체적으로, 스레드 실행 정보에 기초하여 실행 대상 스레드에 할당된 상태 레지스터(620)의 값이 변경될 수 있다. 예를 들어, 상태 레지스터(620)는 스레드가 실행 가능 여부를 나타내는 할당 비트(allocated bit)(622) 및 슬립 비트(sleep bit)(624)를 포함할 수 있고, 스레드 실행 정보에 기초하여 할당 비트(622)의 값이 '1'로 변경될 수 있다.
이후, 할당 비트의 값이 '1'인 스레드에 한해 실행이 이루어질 수 있다. 예를 들어, 할당 비트의 값이 '1'인 하나 이상의 스레드가 별도의 스케줄링 정책에 의해 실행될 수 있다.
스레드(610)는 실행 코드(630)에 따라 실행될 수 있다. 실행 코드(630)는 어셈블리 언어로 작성된 것일 수 있다. 스레드는 실행 코드(630)에 따라 0x0 주소에서부터 실행이 시작될 수 있다. 이후, "Get_launch_msg" 루틴에서 "RECV.Msg" 명령을 사용함으로써 스레드 동작 큐에 삽입된 스레드 실행 정보가 소비(consume)될 수 있다.
도 7은 본 개시의 일 실시예에 따른 종료 대상 스레드(710) 및 스레드(710)의 종료와 연관된 종료 코드(730)를 나타내는 도면이다. 일 실시예에서, 종료 대상 스레드(710)가 할당된 코어가 종료 코드(730)를 실행함으로써, 도 5의 디코더(532, 552)로부터 스레드 종료(termination) 정보를 수신할 수 있다. 종료 대상 스레드(710)를 포함하는 코어(또는, 해당 코어에 대응되는 관리 모듈)는 스레드 종료 정보에 기초하여 종료 대상 스레드(710)의 실행을 종료할 수 있다.
구체적으로, 스레드 종료 정보에 기초하여 종료 대상 스레드에 할당된 상태 레지스터(720)의 값이 변경될 수 있다. 예를 들어, 스레드 종료 정보에 기초하여 할당 비트(722)의 값이 '0'으로 변경될 수 있다.
이후, 할당 비트의 값이 '0'인 스레드에 한해 종료가 이루어질 수 있다. 예를 들어, 할당 비트의 값이 '0'인 하나 이상의 스레드가 별도의 스케줄링 정책에 의해 종료될 수 있다.
종료 대상 스레드(710)의 실행이 종료된 뒤, 스레드(710)와 연관된 작업 정보는 종료 큐(termination queue)에 삽입(push)될 수 있다. 일 실시예에서, 종료 큐에 삽입된 스레드(710)와 연관된 작업 정보는 스레드(710)와 연관된 모든 처리가 완료되는 것에 응답하여 호스트 프로세서로 전달될 수 있다. 다른 실시예에서, 스레드(710)와 연관된 처리가 완료되지 않은 경우, 작업 정보는 추가적인 처리를 담당하는 다른 클러스터로 전달될 수 있다.
스레드(710)의 실행이 종료된 뒤, 스레드(710)는 다시 실행되지 않으며, 스레드(710)가 할당되었던 코어 내 영역에는 새로운 스레드 내지 태스크가 할당될 수 있다.
스레드(710)는 종료 코드(730)에 따라 실행이 종료될 수 있다. 종료 코드(730)는 어셈블리 언어로 작성된 것일 수 있다. 스레드(710)의 동작이 완료되는 것에 응답하여, "SEND.Term"에 의해 관리 모듈로 스레드(710) 종료 정보가 전달될 수 있다. 이에 응답하여, 할당 비트(722)가 '0'으로 바뀌고, 스레드(710)는 실행 대상에서 제외될 수 있다.
도 8은 본 개시의 일 실시예에 따른 스레드(810, 830) 및 스레드(810, 830)의 동기화와 연관된 동기화 코드(850)를 나타내는 도면이다. 도 8에서는 설명의 편의를 위해 동기화 대상 스레드(810, 830)가 2개인 것으로 도시되었으나 이에 한정되지 않고, 임의의 수의 스레드가 서로 동기화될 수 있다. 또한 제1 스레드가 포함된 코어 내지 클러스터와 제2 스레드가 포함된 코어 내지 클러스터는 서로 동일하거나 상이할 수 있다. 즉, 같은 코어 또는 클러스터에 각각 포함된 복수의 스레드뿐만 아니라, 서로 다른 코어 또는 클러스터에 각각 포함된 복수의 스레드도 서로 동기화될 수 있다. 이러한 구성을 통해, 스레드의 동작이 코드 상의 특정 지점에서 일치될 수 있다.
일 실시예에서, 동기화 대상 스레드(810, 830)의 각각이 할당된 코어가 동기화 코드(850)를 실행함으로써, 도 5의 디코더(532, 552)로부터, 스레드 실행 정보에 기초하여 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 작업과 연관된 스레드 동기화 정보를 수신할 수 있다. 동기화 대상 스레드(810, 830)를 포함하는 코어(또는, 해당 코어에 대응되는 관리 모듈)는 동기화 코드(850)에 기초하여 동기화 대상 스레드(810, 830)의 실행 또는 슬립 여부를 제어할 수 있다.
일 실시예에서, 동기화 코드(850)의 "SEND.Sync"에 의해 제1 스레드(810)의 상태 레지스터(820) 중 슬립 비트(824)가 '1'로 변경될 수 있다. 슬립 비트(824)가 '1'로 변경된 제1 스레드(810)는 스레드 동기화 완료 정보를 수신하기 전까지 슬립 상태로 대기하며, 제1 스레드(810)가 슬립 상태로 대기하는 동안 할당 비트가 '1'이고 슬립 비트가 '0'인 다른 스레드(830)가 실행될 수 있다.
제1 스레드(810)와 제2 스레드(830)의 동기화가 완료(또는, 동기화에 필요한 모든 조건이 달성)되는 것에 응답하여, 제1 스레드(810)가 포함된 코어는 스레드 동기화 완료 정보를 수신할 수 있다.
제1 스레드(810)가 포함된 코어가 스레드 동기화 완료 정보를 수신하는 것에 응답하여, 제1 스레드(810)의 슬립 비트(824)가 '0'으로 변경되며 제1 스레드(810)의 슬립 상태가 해제되어 실행 가능한 상태로 변경될 수 있다. 이 때, 제1 스레드(810)는 별도의 스레드 스케줄링 정책에 의해 실행될 수 있다.
추가적으로, 제1 스레드(810)와 제2 스레드(830)의 동기화가 잘 수행되었는지 검사하는 등의 후속 처리가 수행될 수 있다.
도 6 내지 도 8에 도시된 스레드의 레지스터는 이해를 돕기 위한 예시적인 것이며, 이에 한정되지 않는다. 즉, 각 레지스터는 도시된 것과 다르게 구성될 수 있으며, 할당 비트, 슬립 비트 외에도 스레드의 동작과 연관된 다양한 비트를 포함할 수 있다.
도 9는 본 개시의 일 실시예에 따른 매니코어 시스템의 스레드 관리 방법(900)을 나타내는 흐름도이다. 일 실시예에서, 매니코어 시스템의 스레드 관리 방법(900)은 프로세서(예를 들어, 복수의 클러스터의 각각에 포함된 관리 모듈의 적어도 하나의 프로세서)에 의해 수행될 수 있다. 매니코어 시스템의 스레드 관리 방법(900)은 프로세서가 호스트 프로세서로부터 호스트 프로세서의 오프로딩(offloading) 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보를 수신함으로써 개시될 수 있다(S910).
그 후, 프로세서는 작업 정보에 기초하여 적어도 하나의 태스크의 각각에 대한 스레드를 생성할 수 있다(S920).
그런 다음, 프로세서는 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당할 수 있다(S930).
일 실시예에서, 프로세서는 적어도 하나의 코어에 사전 할당된 스레드와 연관된 스레드 상태 정보에 기초하여, 생성된 스레드를 적어도 하나의 코어에 할당할 수 있다. 이 때, 스레드 상태 정보는 적어도 하나의 코어에 사전 할당된 스레드와 연관된 상태 레지스터에 기초하여 업데이트될 수 있다.
일 실시예에서, 프로세서는 생성된 스레드의 동작과 연관된 동작 정보를 스레드 동작 큐에 삽입하고, 적어도 하나의 코어에 의해, 스레드 동작 큐로부터 동작 정보를 수신하고, 적어도 하나의 코어가 동작 정보를 수신하는 것에 응답하여, 스레드 동작 큐로부터 동작 정보를 제거할 수 있다.
이 때, 동작 정보는 생성된 스레드의 실행과 연관된 스레드 실행(launch) 정보를 포함하고, 적어도 하나의 코어는 스레드 실행 정보에 기초하여 생성된 스레드를 실행할 수 있다. 이와 달리, 동작 정보는 스레드 실행 정보에 기초하여 실행된 스레드의 종료와 연관된 스레드 종료(termination) 정보를 포함할 수 있다.
일 실시예에서, 프로세서는 실행된 스레드의 태스크가 완료되는 것에 응답하여, 적어도 하나의 코어에 의해, 스레드 동작 큐로부터 스레드 종료(termination) 정보를 수신하고, 프로세서가 적어도 하나의 코어가 스레드 종료 정보에 기초하여 스레드의 실행을 종료하면, 작업 정보는 종료 큐(termination queue)에 삽입(push)될 수 있다. 이 때, 종료 큐에 삽입된 작업 정보는, 호스트 프로세서 또는 적어도 하나의 코어가 포함된 클러스터와 다른 클러스터로 전달될 수 있다.
일 실시예에서, 동작 정보는, 스레드 실행 정보에 기초하여 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 작업과 연관된 스레드 동기화 정보를 더 포함할 수 있다. 일 실시예에서, 프로세서는 실행된 스레드 및 실행된 스레드와 상이한 스레드 간의 동기화 요청에 응답하여, 적어도 하나의 코어에 의해, 스레드 동작 큐로부터 스레드 동기화 정보를 수신할 수 있다. 이 때, 실행된 스레드는 스레드 동기화 정보에 기초하여 슬립(sleep) 상태로 전환될 수 있다.
일 실시예에서, 프로세서는 실행된 스레드 및 실행된 스레드와 상이한 스레드 간 동기화가 완료되는 것에 응답하여, 적어도 하나의 코어에 의해, 스레드 동기화 완료 정보를 수신할 수 있다. 이 때, 스레드 동기화 완료 정보에 기초하여, 슬립 상태로 전환된 스레드의 슬립 상태가 해제될 수 있다.
도 9에서 도시한 흐름도 및 상술한 설명은 일 예시일 뿐이며, 일부 실시예에서는 다르게 구현될 수 있다. 예를 들어, 일부 실시예에서는 각 단계의 순서가 바뀌거나, 일부 단계가 반복 수행되거나, 일부 단계가 생략되거나, 일부 단계가 추가될 수 있다.
상술한 방법은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다. 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.
본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다. 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다. 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다. 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안된다.
하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.
따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로 구현될 수도 있다.
펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령어들로 구현될 수도 있다. 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.
이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다. 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다. 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.
본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
100: 매니코어 시스템 110: 관리 모듈
120: 복수의 코어 130: 프로그램 메모리
140: 캐시 메모리

Claims (10)

  1. 적어도 하나의 프로세서에 의해 실행되는, 매니코어 시스템의 스레드 관리 방법에 있어서,
    호스트 프로세서로부터 상기 호스트 프로세서의 오프로딩(offloading) 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보를 수신하는 단계;
    상기 작업 정보에 기초하여 상기 적어도 하나의 태스크의 각각에 대한 스레드를 생성하는 단계;
    상기 생성된 스레드를 복수의 코어를 포함하는 클러스터의 적어도 하나의 코어에 할당하는 단계;
    상기 적어도 하나의 코어에 할당된 스레드의 동작과 연관된 동작 정보를 스레드 동작 큐에 삽입하는 단계;
    상기 동작 정보를 상기 스레드 동작 큐에 삽입하는 단계의 실행 후에, 상기 적어도 하나의 코어에 의해, 상기 스레드 동작 큐로부터 상기 동작 정보를 수신하는 단계; 및
    상기 적어도 하나의 코어가 상기 동작 정보를 수신하는 것에 응답하여, 상기 스레드 동작 큐로부터 상기 동작 정보를 제거하는 단계를 포함하며,
    상기 동작 정보는 상기 생성된 스레드의 실행과 연관된 스레드 실행(launch) 정보를 포함하고, 상기 적어도 하나의 코어는 상기 스레드 실행 정보에 기초하여 상기 생성된 스레드를 실행하며,
    상기 동작 정보는 상기 스레드 실행 정보에 기초하여 실행된 스레드의 종료와 연관된 스레드 종료(termination) 정보를 더 포함하고,
    상기 스레드 동작 큐로부터 상기 동작 정보를 수신하는 단계는,
    상기 실행된 스레드의 태스크가 완료되는 것에 응답하여, 상기 적어도 하나의 코어에 의해, 상기 스레드 동작 큐로부터 스레드 종료(termination) 정보를 수신하는 단계를 포함하고,
    상기 적어도 하나의 코어가 상기 스레드 종료 정보에 기초하여 상기 스레드의 실행을 종료하면, 상기 작업 정보는 종료 큐(termination queue)에 삽입(push)되고,
    상기 생성된 스레드의 각각은 비동기적으로 실행되고, 상기 실행된 스레드의 각각은 비동기적으로 종료 가능한, 스레드 관리 방법.
  2. 제1항에 있어서,
    상기 생성된 스레드를 적어도 하나의 코어에 할당하는 단계는,
    상기 적어도 하나의 코어에 사전 할당된 스레드와 연관된 스레드 상태 정보에 기초하여, 상기 생성된 스레드를 상기 적어도 하나의 코어에 할당하는 단계를 포함하고,
    상기 스레드 상태 정보는 상기 적어도 하나의 코어에 사전 할당된 스레드와 연관된 상태 레지스터에 기초하여 업데이트되는, 스레드 관리 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 종료 큐에 삽입된 상기 작업 정보는,
    상기 호스트 프로세서 또는 상기 적어도 하나의 코어가 포함된 클러스터와 다른 클러스터로 전달되는, 스레드 관리 방법.
  7. 제1항에 있어서,
    상기 동작 정보는,
    상기 스레드 실행 정보에 기초하여 실행된 스레드 및 상기 실행된 스레드와 상이한 스레드 간의 동기화 작업과 연관된 스레드 동기화 정보를 더 포함하고,
    상기 스레드 동작 큐로부터 상기 동작 정보를 수신하는 단계는,
    상기 실행된 스레드 및 상기 실행된 스레드와 상이한 스레드 간의 동기화 요청에 응답하여, 상기 적어도 하나의 코어에 의해, 상기 스레드 동작 큐로부터 상기 스레드 동기화 정보를 수신하는 단계를 더 포함하고,
    상기 실행된 스레드는 상기 스레드 동기화 정보에 기초하여 슬립(sleep) 상태로 전환되는, 스레드 관리 방법.
  8. 제7항에 있어서,
    상기 실행된 스레드 및 상기 실행된 스레드와 상이한 스레드 간 동기화가 완료되는 것에 응답하여, 상기 적어도 하나의 코어에 의해, 스레드 동기화 완료 정보를 수신하는 단계를 더 포함하고,
    상기 스레드 동기화 완료 정보에 기초하여, 상기 슬립 상태로 전환된 스레드의 슬립 상태가 해제되는, 스레드 관리 방법.
  9. 제1항, 제2항, 제6항, 제7항 및 제8항 중 어느 한 항에 따른 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.
  10. 매니코어 시스템에 있어서,
    복수의 코어; 및
    상기 복수의 코어 중 적어도 하나에 의해 실행되는 스레드의 관리 모듈을 각각 포함하는 복수의 클러스터를 포함하며,
    상기 관리 모듈은,
    호스트 프로세서로부터 상기 호스트 프로세서의 오프로딩(offloading) 요청에 따른 적어도 하나의 태스크(task)와 연관된 작업 정보를 수신하고,
    상기 작업 정보에 기초하여 상기 적어도 하나의 태스크의 각각에 대한 스레드를 생성하고,
    상기 생성된 스레드를 상기 복수의 클러스터 중 하나의 적어도 하나의 코어에 할당하며,
    상기 적어도 하나의 코어에 할당된 스레드의 동작과 연관된 동작 정보를 스레드 동작 큐에 삽입하고,
    상기 동작 정보를 상기 스레드 동작 큐에 삽입하는 단계의 실행 후에, 상기 적어도 하나의 코어에 의해, 상기 스레드 동작 큐로부터 상기 동작 정보를 수신하고,
    상기 적어도 하나의 코어가 상기 동작 정보를 수신하는 것에 응답하여, 상기 스레드 동작 큐로부터 상기 동작 정보를 제거하며,
    상기 동작 정보는 상기 생성된 스레드의 실행과 연관된 스레드 실행(launch) 정보를 포함하고, 상기 적어도 하나의 코어는 상기 스레드 실행 정보에 기초하여 상기 생성된 스레드를 실행하며,
    상기 동작 정보는 상기 스레드 실행 정보에 기초하여 실행된 스레드의 종료와 연관된 스레드 종료(termination) 정보를 더 포함하고,
    상기 스레드 동작 큐로부터 상기 동작 정보를 수신하는 것은,
    상기 실행된 스레드의 태스크가 완료되는 것에 응답하여, 상기 적어도 하나의 코어에 의해, 상기 스레드 동작 큐로부터 스레드 종료(termination) 정보를 수신하는 것을 포함하고,
    상기 적어도 하나의 코어가 상기 스레드 종료 정보에 기초하여 상기 스레드의 실행을 종료하면, 상기 작업 정보는 종료 큐(termination queue)에 삽입(push)되고,
    상기 생성된 스레드의 각각은 비동기적으로 실행되고, 상기 실행된 스레드의 각각은 비동기적으로 종료 가능한, 매니코어 시스템.
KR1020230022751A 2023-02-21 2023-02-21 매니코어 시스템의 스레드 관리 방법 및 장치 KR102571234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230022751A KR102571234B1 (ko) 2023-02-21 2023-02-21 매니코어 시스템의 스레드 관리 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230022751A KR102571234B1 (ko) 2023-02-21 2023-02-21 매니코어 시스템의 스레드 관리 방법 및 장치

Publications (1)

Publication Number Publication Date
KR102571234B1 true KR102571234B1 (ko) 2023-08-25

Family

ID=87847087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230022751A KR102571234B1 (ko) 2023-02-21 2023-02-21 매니코어 시스템의 스레드 관리 방법 및 장치

Country Status (1)

Country Link
KR (1) KR102571234B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109185A (ko) * 2016-03-18 2017-09-28 한국전자통신연구원 매니코어 시스템에서 쓰레드를 스케줄링 하는 방법 및 그 장치
KR20210057184A (ko) * 2018-12-06 2021-05-20 레이던 컴퍼니 이종 cpu/gpu 시스템에서 데이터 흐름 신호 처리 애플리케이션 가속화

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109185A (ko) * 2016-03-18 2017-09-28 한국전자통신연구원 매니코어 시스템에서 쓰레드를 스케줄링 하는 방법 및 그 장치
KR20210057184A (ko) * 2018-12-06 2021-05-20 레이던 컴퍼니 이종 cpu/gpu 시스템에서 데이터 흐름 신호 처리 애플리케이션 가속화

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국공개특허 제10-2017-0109185호(2017.09.28.) 1부.*
한국공개특허 제10-2021-0057184호(2021.05.20.) 1부.*

Similar Documents

Publication Publication Date Title
US8230201B2 (en) Migrating sleeping and waking threads between wake-and-go mechanisms in a multiple processor data processing system
US8640142B2 (en) Wake-and-go mechanism with dynamic allocation in hardware private array
US8171267B2 (en) Method and apparatus for migrating task in multi-processor system
US8612977B2 (en) Wake-and-go mechanism with software save of thread state
US8341635B2 (en) Hardware wake-and-go mechanism with look-ahead polling
JP6294586B2 (ja) 命令スレッドを組み合わせた実行の管理システムおよび管理方法
US8171476B2 (en) Wake-and-go mechanism with prioritization of threads
US8732683B2 (en) Compiler providing idiom to idiom accelerator
US8386822B2 (en) Wake-and-go mechanism with data monitoring
US8880853B2 (en) CAM-based wake-and-go snooping engine for waking a thread put to sleep for spinning on a target address lock
US8225120B2 (en) Wake-and-go mechanism with data exclusivity
US8312458B2 (en) Central repository for wake-and-go mechanism
US8250396B2 (en) Hardware wake-and-go mechanism for a data processing system
US8516484B2 (en) Wake-and-go mechanism for a data processing system
US8788795B2 (en) Programming idiom accelerator to examine pre-fetched instruction streams for multiple processors
US8316218B2 (en) Look-ahead wake-and-go engine with speculative execution
US8452947B2 (en) Hardware wake-and-go mechanism and content addressable memory with instruction pre-fetch look-ahead to detect programming idioms
US7873869B2 (en) Checkpointing a hybrid architecture computing system
US20100293341A1 (en) Wake-and-Go Mechanism with Exclusive System Bus Response
US8819680B2 (en) Computer system for controlling the execution of virtual machines
US8225320B2 (en) Processing data using continuous processing task and binary routine
WO2018206793A1 (en) Multicore processing system
KR102571234B1 (ko) 매니코어 시스템의 스레드 관리 방법 및 장치
KR102623397B1 (ko) 매니코어 시스템
KR102644719B1 (ko) 다중 스레드의 비동기적인 실행이 가능한 매니코어 시스템

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant