KR102623397B1 - 매니코어 시스템 - Google Patents

매니코어 시스템 Download PDF

Info

Publication number
KR102623397B1
KR102623397B1 KR1020230046121A KR20230046121A KR102623397B1 KR 102623397 B1 KR102623397 B1 KR 102623397B1 KR 1020230046121 A KR1020230046121 A KR 1020230046121A KR 20230046121 A KR20230046121 A KR 20230046121A KR 102623397 B1 KR102623397 B1 KR 102623397B1
Authority
KR
South Korea
Prior art keywords
cores
thread
tasks
cluster
core
Prior art date
Application number
KR1020230046121A
Other languages
English (en)
Inventor
김주현
김도훈
이광순
신기범
Original Assignee
메티스엑스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메티스엑스 주식회사 filed Critical 메티스엑스 주식회사
Priority to KR1020230046121A priority Critical patent/KR102623397B1/ko
Application granted granted Critical
Publication of KR102623397B1 publication Critical patent/KR102623397B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 개시의 일 실시예에 따른 매니코어 시스템은 호스트 장치로부터 오프로딩 요청된 작업과 연관된 데이터를 저장하도록 구성된 장치 메모리 및 복수의 클러스터를 포함하고, 복수의 클러스터의 각각은, 오프로딩 요청된 작업과 연관된 프로그램을 저장하도록 구성된 프로그램 메모리, 작업과 연관된 하나 이상의 스레드를 실행하도록 구성된 복수의 코어, 및 복수의 코어의 작업 로드에 기초하여 작업과 연관된 하나 이상의 태스크를 복수의 코어에 할당하며, 할당된 하나 이상의 태스크에 대응되는 스레드 실행을 제어하도록 구성된 관리 모듈을 포함한다.

Description

매니코어 시스템{MANYCORE SYSTEM}
본 개시는 복수의 클러스터를 포함하는 매니코어 시스템에 관한 것으로, 구체적으로 호스트 장치로부터 오프로딩 요청된 작업을 하나 이상의 스레드로서 실행하도록 구성된 복수의 코어를 포함하며, 복수의 코어에 의해 실행되는 복수의 스레드의 관리가 가능한 클러스터 기반의 매니코어 시스템에 관한 것이다.
일반적으로 매니코어 시스템(manycore system)은 단일 칩에 다수의 프로세스 코어가 있는 컴퓨터 아키텍처를 지칭할 수 있다. 매니코어 시스템은 호스트 프로세서가 오프로딩(offloading) 요청한 프로그램의 워크로드를 여러 프로세스 코어에 분산시킴으로써, 해당 워크로드에 대한 병렬 컴퓨팅 작업의 성능을 향상시킬 수 있다. 매니코어 시스템은 기존의 단일 코어 또는 이중 코어 시스템 등에 비해 상당한 성능 향상을 제공할 수 있어, 최근 인공지능 모델의 학습과 같이 대량의 컴퓨팅 자원을 필요로 하는 분야에서 수요가 증가하고 있다.
한편, 멀티스레딩(multithread)은 단일 프로세스 내에서 여러 스레드 또는 명령 시퀀스를 동시에 실행할 수 있는 컴퓨터 프로그래밍 기술로, 매니코어 시스템에서는 멀티스레딩을 통해 애플리케이션과 관련된 여러 작업을 동시에 실행할 수 있도록 하여 해당 애플리케이션의 성능을 향상시킬 수 있다. 멀티스레딩 방법으로서 운영체제에 의한 멀티스레딩 방법 및 하드웨어 멀티스레딩 방법이 있다. 운영체제에 의한 멀티스레딩 방법은 일반적으로 보다 유연하고 광범위하게 지원되지만, 스레드 간의 컨텍스트 스위칭으로 인해 오버헤드가 발생하고 처리 속도가 저하될 수 있다는 문제점이 있다.
본 개시는 상기와 같은 문제를 해결하기 위한 매니코어 시스템(장치)을 제공한다.
본 개시는 방법, 시스템(장치) 또는 판독 가능 저장 매체에 저장된 컴퓨터 프로그램을 포함한 다양한 방식으로 구현될 수 있다.
본 개시의 일 실시예에 따른 매니코어 시스템은 호스트 장치로부터 오프로딩(offloading) 요청된 작업(job)과 연관된 데이터를 저장하도록 구성된 장치 메모리 및 복수의 클러스터를 포함하고, 복수의 클러스터의 각각은, 오프로딩 요청된 작업과 연관된 프로그램을 저장하도록 구성된 프로그램 메모리, 작업과 연관된 하나 이상의 스레드를 실행하도록 구성된 복수의 코어, 및 복수의 코어의 작업 로드에 기초하여 작업과 연관된 하나 이상의 태스크를 복수의 코어에 할당하며, 할당된 하나 이상의 태스크에 대응되는 스레드 실행을 제어하도록 구성된 관리 모듈을 포함한다.
본 개시의 일 실시예에 따르면, 복수의 코어의 각각은, 코어에서 실행되는 하나 이상의 스레드와 연관된 연산을 실행하도록 구성된 하나 이상의 실행 유닛(execution unit) 및 코어에서 실행되는 하나 이상의 스레드의 각각의 실행 상태를 독립적으로 저장 및 추적하도록 구성된 복수의 스레드 영역을 포함한다.
본 개시의 일 실시예에 따르면, 복수의 스레드 영역의 각각은, 각 스레드가 수행 중인 명령어의 주소에 대한 정보를 저장하도록 구성된 프로그램 카운터 및 각 스레드가 수행 중인 동작의 중간 값을 저장하도록 구성된 레지스터 파일을 포함한다.
본 개시의 일 실시예에 따르면, 작업은 복수의 태스크를 포함하고, 복수의 태스크가 복수의 클러스터 중 특정 클러스터에 할당되는 경우, 특정 클러스터의 관리 모듈은, 특정 클러스터에 포함된 복수의 코어의 작업 로드에 기초하여, 복수의 태스크를 특정 클러스터에 포함된 하나 이상의 스레드 영역으로 할당하도록 구성된다.
본 개시의 일 실시예에 따르면, 작업은 복수의 태스크를 포함하고, 복수의 태스크가 특정 클러스터의 하나 이상의 코어 내의 복수의 스레드 영역에 할당되고, 하나 이상의 코어는 복수의 태스크가 할당된 복수의 스레드 영역을 이용하여 복수의 태스크를 수행하도록 구성된다.
본 개시의 일 실시예에 따르면, 작업은 순서가 정해진 복수의 태스크를 포함하고, 순서가 정해진 복수의 태스크는 특정 클러스터 내의 하나 이상의 코어 내의 복수의 스레드 영역에 할당되고, 특정 클러스터에 포함된 관리 모듈은, 복수의 스레드 영역 중 특정 스레드 영역에 할당된 태스크가 사전 할당된 태스크가 종료된 이후에 개시되도록 하나 이상의 코어를 제어하도록 구성된다.
본 개시의 일 실시예에 따르면, 복수의 클러스터의 각각은, 클러스터에 포함된 복수의 코어의 연산 작업(operation)을 보조하도록 구성된 하나 이상의 보조 프로세서(co-processor)를 더 포함하고, 하나 이상의 보조 프로세서는 보조 프로세서 인터페이스를 통해 클러스터에 포함된 복수의 코어 중 적어도 하나와 연결되도록 구성된다.
본 개시의 일 실시예에 따르면, 복수의 클러스터의 각각은, 장치 메모리에 저장된 데이터를 캐싱(caching)하도록 구성된 제1 캐시 메모리를 더 포함한다.
본 개시의 일 실시예에 따르면, 복수의 클러스터의 각각은, 클러스터에 포함된 복수의 코어와 연관된 하나 이상의 제2 캐시 메모리를 더 포함하고, 제2 캐시 메모리는 장치 메모리 또는 제1 캐시 메모리에 저장된 데이터를 캐싱하도록 구성된다.
본 개시의 일 실시예에 따르면, 복수의 클러스터의 각각은, 클러스터에 포함된 복수의 코어와 연관된 하나 이상의 명령어 캐시 메모리를 더 포함하고, 명령어 캐시 메모리는 프로그램 메모리에 저장된 명령어를 캐싱하도록 구성된다.
본 개시의 일부 실시예에 따르면, 메모리 접근이 빈번하고 병렬처리가 요구되는 응용 프로그램(예를 들어, 빅데이터 분석과 관련된 애플리케이션)의 성능 향상을 얻을 수 있다.
본 개시의 일부 실시예에 따르면, 스레드 별 독립적인 스레드 컨텍스트를 이용하여, 파이프라인 스톨(예를 들어, Instruction cache miss, Data cache miss, Branch miss, Execution unit busy 등)이 예상되는 명령어에서 컨텍스트 스위칭을 별도의 비용 없이 수행할 수 있다.
본 개시의 일부 실시예에 따르면, 하나의 코어에서 동시에 실행되는 각 스레드는 독립적인 페치 유닛 및/또는 로드/스토어 유닛을 사용함으로써, 파이프라인 스톨을 방지할 수 있다.
본 개시의 일부 실시예에 따르면, 일부 하드웨어 자원을 클러스터 또는 코어 단위로 공유함으로써, 인프라 비용을 절감하며 효율적으로 작업을 수행할 수 있다.
본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 다른 효과들은 청구범위의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자(이하, '통상의 기술자'라 함)에게 명확하게 이해될 수 있을 것이다.
본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따른 매니코어 시스템의 내부 구성을 나타내는 블록도이다.
도 2는 본 개시의 일 실시예에 따른 클러스터의 내부 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 코어의 내부 구성을 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따라 호스트 장치로부터 오프로딩 요청된 복수의 태스크가 매니코어 시스템의 클러스터에 할당되는 예시를 나타낸다.
도 5는 본 개시의 일 실시예에 따라 클러스터에서 복수의 스레드가 실행되는 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따라 하나의 코어에서 복수의 스레드가 실행되는 예시를 나타내는 도면이다.
이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 '모듈' 또는 '부'라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, '모듈' 또는 '부'는 어떤 역할들을 수행한다. 그렇지만, '모듈' 또는 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈' 또는 '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, '모듈' 또는 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 또는 변수들 중 적어도 하나를 포함할 수 있다. 구성요소들과 '모듈' 또는 '부'들은 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈' 또는 '부'들로 결합되거나 추가적인 구성요소들과 '모듈' 또는 '부'들로 더 분리될 수 있다.
본 개시의 일 실시예에 따르면, '모듈' 또는 '부'는 프로세서 및 메모리로 구현될 수 있다. '프로세서'는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서, '프로세서'는 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 필드 프로그램가능 게이트 어레이(FPGA) 등을 지칭할 수도 있다. '프로세서'는, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다. 또한, '메모리'는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. '메모리'는 임의 액세스 메모리(RAM), 판독-전용 메모리(ROM), 비-휘발성 임의 액세스 메모리(NVRAM), 프로그램가능 판독-전용 메모리(PROM), 소거-프로그램가능 판독 전용 메모리(EPROM), 전기적으로 소거가능 PROM(EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
본 개시에서, '오프로딩(offloading)'은 로컬 장치 또는 네트워크에서 처리하거나 저장해야 하는 데이터의 양을 줄이거나, 로컬 장치의 처리 성능을 보조함으로써 응용 프로그램(애플리케이션)의 성능을 향상시키기 위해, 로컬 장치 또는 네트워크에서 다른 장치 또는 네트워크로 데이터를 전송하는 것을 지칭할 수 있다. 예를 들어, 오프로딩은 호스트 장치의 리소스를 확보하거나 다른 장치의 리소스를 활용함으로써 응용 프로그램의 성능을 향상시키기 위해, 호스트 장치에서 다른 장치로 응용 프로그램과 연관된 특정 작업(예: 데이터 처리, 저장, 연산 등) 또는 워크로드를 요청하는 것을 지칭할 수 있다.
본 개시에서, '태스크(task)'는 시스템이 수행해야 하는 작업(job)의 단위 또는 그러한 단위 작업을 지칭할 수 있다. 예를 들어, 작업은 태스크의 집합일 수 있으며, 작업은 하나 이상의 독립 실행형 태스크 및/또는 특정 순서로 완료해야 하는 복수의 태스크를 포함할 수 있다.
본 개시에서, '스레드(thread)'는 프로세스 내의 단위 실행 흐름을 지칭할 수 있다. 추가적으로 또는 대안적으로, '스레드'는 그러한 실행 흐름이 할당된 특정 하드웨어 영역(예: 특정 메모리 영역 등)을 지칭할 수 있다. 본 개시의 일부 실시예에서, 용어 '스레드'는 후술할 용어 '스레드 영역'과 혼용되어 사용될 수 있다.
본 개시에서, '스레드 영역'은 스레드를 독립적으로 실행하기 위한 하드웨어 모듈이 포함된 영역을 지칭할 수 있다. 일 실시예에 따르면, 하나의 코어는 복수의 스레드를 독립적으로 실행하기 위한 복수의 스레드 영역을 포함할 수 있으며, 각 스레드 영역은 각 스레드 영역을 이용하여 실행되는 스레드의 상태를 추적하기 위한 스레드 컨텍스트(예를 들어, 프로그램 카운터 및 레지스터 파일)를 포함할 수 있다. 일 실시예에 따르면, 하나의 스레드 영역에는 하나의 스레드가 할당될 수 있으며, 특정 코어의 특정 스레드 영역으로 할당된 스레드는 특정 스레드 영역에 포함된 스레드 컨텍스트를 이용하여 실행될 수 있다.
도 1은 본 개시의 일 실시예에 따른 매니코어 시스템(100)의 내부 구성을 나타내는 블록도이다. 일 실시예에 따르면, 매니코어 시스템(100)은 호스트 장치로부터 오프로딩 요청된 작업을 수행할 수 있다. 호스트로부터 오프로딩 요청된 작업은 복수의 태스크를 포함할 수 있으며, 복수의 태스크는 매니코어 시스템(100)에 포함된 클러스터(110_1 내지 110_6) 내에서 복수의 스레드로서 수행될 수 있다. 예를 들어, 복수의 태스크는 하나의 클러스터(또는, 하나의 클러스터에 포함된 복수의 코어)에 할당된 복수의 스레드로서 수행되거나, 여러 클러스터(또는, 여러 클러스터의 각각에 포함된 복수의 코어)에 할당된 복수의 스레드로서 수행될 수 있다.
도 1을 참조하면, 매니코어 시스템(100)은 복수의 클러스터(110_1 내지 110_6) 및 장치 메모리(120)를 포함할 수 있다.
클러스터(110)는 매니코어 시스템(100)을 구성하는 기본 단위일 수 있다. 도 1에서는 6개의 클러스터를 포함하는 매니코어 시스템을 일 예시로 도시하였으나 이에 한정되지 않으며, 매니코어 시스템(100)은 클러스터를 기본 단위로 하여 임의의 개수의 클러스터(110)를 포함할 수 있는 확장 가능한 컴퓨팅 구조일 수 있다.
장치 메모리(120)는 호스트 장치로부터 오프로딩 요청된 작업과 연관된 데이터를 저장하는 메모리일 수 있다.
각 클러스터(110)는 프로그램 메모리(210), 복수의 코어(220), 관리 모듈(230) 및 제1 캐시 메모리(240)를 포함할 수 있다. 도 1에서는 8개의 코어를 포함하는 클러스터(110)를 일 예시로 도시하였으나 이에 한정되지 않으며, 클러스터(110)는 임의의 개수의 코어(220)를 포함할 수 있다.
프로그램 메모리(210)는 오프로딩 요청된 작업과 연관된 프로그램(즉, 명령어들)을 저장하는데 사용되는 메모리일 수 있다. 일 실시예에 따르면, 하나의 클러스터(110)에 포함된 복수의 코어(220)는 하나의 프로그램 메모리(210)를 공유함으로써 동일한 프로그램을 실행할 수 있다. 대안적으로, 프로그램 메모리(210)의 구성에 따라 하나의 클러스터(110)에 포함된 복수의 코어(220)가 서로 다른 여러 개의 프로그램을 실행할 수도 있다.
복수의 코어(220)의 각각은 기본적인 산술, 로직 및 입출력 연산을 수행함으로써, 프로그램의 명령을 처리하도록 구성된 처리 장치일 수 있다. 추가적으로 또는 대안적으로, 복수의 코어(220)의 각각은 복수의 외부 장치/시스템으로부터 수신된 정보 및/또는 데이터를 관리, 처리 및/또는 저장하도록 구성될 수 있다. 복수의 코어(220)의 각각은 각 코어에 할당 또는 분배된 하나 이상의 스레드를 실행할 수 있다. 일 실시예에서, 복수의 코어(220)의 각각은 하드웨어적으로 복수의 스레드를 동시에 실행할 수 있도록 구성될 수 있다. 이와 관련하여서는 도 3을 참조하여 보다 상세히 후술된다.
관리 모듈(230)은 스레드와 연관된 관리 작업을 수행하고, 복수의 코어(220)의 스레드 실행을 제어할 수 있다. 관리 모듈(230)은 복수의 코어(220)와 연관된 별도의 하드웨어 장치 혹은 소프트웨어 코드로 구성될 수 있다. 일 실시예에 따르면, 관리 모듈(230)은 호스트 장치의 오프로딩 요청에 따른 복수의 태스크와 연관된 작업 정보에 기초하여 복수의 태스크의 각각에 대한 스레드를 생성한 뒤, 생성된 스레드를 클러스터 내의 적어도 하나의 코어에 할당할 수 있다. 또한, 관리 모듈(230)은 적어도 하나의 코어의 스레드 실행 및 종료 등을 제어할 수 있다. 일 실시예에서, 복수의 스레드는 동기적으로 시작 및 종료되는 대신, 관리 모듈(230)의 제어 하에, 비동기적으로(asynchronously) 시작 및 종료될 수 있다.
제1 캐시 메모리(240)는 자주 액세스되는 데이터를 저장하는 데 사용되는 소량의 고속 메모리를 지칭할 수 있다. 일 실시예에 따르면, 제1 캐시 메모리(240)는 장치 메모리(120)에 저장된 데이터를 캐싱하도록 구성될 수 있다. 매니코어 시스템(100)에서 복수의 코어는 자체적으로 제1 캐시 메모리(240)를 가지거나 공유할 수 있으며, 이를 통해 복수의 코어(220)가 데이터의 로딩 또는 저장을 위해 메인 메모리(예: RAM)에 액세스해야 하는 횟수를 줄임으로써 성능을 향상시킬 수 있다. 제1 캐시 메모리(240)는 L1 캐시(level 1 cache) 메모리를 포함할 수 있다.
도 1에 도시된 매니코어 시스템(100)은 일 예시일 뿐이며, 클러스터(110)의 모든 구성을 도시한 것은 아니므로, 도시되지 않은 다른 구성을 더 포함할 수 있다. 예를 들어, 복수의 클러스터(110_1 내지 110_6)의 각각은 하나 이상의 보조 프로세서(Co-processor) 및/또는 하나 이상의 제2 캐시 메모리를 더 포함할 수 있다. 이와 관련하여서는 도 2를 참조하여 보다 상세히 후술된다.
도 2는 본 개시의 일 실시예에 따른 클러스터(110)의 내부 구성을 나타내는 블록도이다. 일 실시예에 따르면, 클러스터(110)는 프로그램 메모리(210), 복수의 코어(220), 관리 모듈(230), 제1 캐시 메모리(240), 하나 이상의 보조 프로세서(250) 및 하나 이상의 제2 캐시 메모리(260)를 포함할 수 있다. 도 2를 참조하여 후술할 설명에서는 도 1에서 설명한 클러스터(110)의 내부 구성과 중복되는 부분에 대한 설명은 생략하고, 도 2에서 새롭게 추가되는 부분만 상세히 설명하고자 한다.
보조 프로세서(250)는 코어(220)의 연산(operation)을 보조하기 위한 프로세서일 수 있다. 예를 들어, 보조 프로세서(250)는, 자주 수행되지 않아서 코어(220) 내부의 실행 유닛으로 구현되지 않지만 하드웨어 지원이 있을 경우 큰 성능 향상이 있는 연산(operation)을 수행하도록 구성된 프로세서일 수 있다. 도 2에서는 복수의 코어(220)의 각각과 연관된 복수의 보조 프로세서(250)가 개별적으로 포함되는 것으로 도시되었으나, 이에 한정되지 않는다. 매니코어 시스템(100) 내지 클러스터(110)의 요구 성능 또는 기능적 특성에 따라 복수의 코어(220)의 각각마다 개별적인 보조 프로세서(250)를 사용하거나, 복수의 코어(220)가 하나 이상의 보조 프로세서(250)를 공유하여 사용할 수도 있다.
제2 캐시 메모리(260)는 액세스 지연 시간(latency)이 상대적으로 긴 외부 메모리에 액세스해야 하는 횟수를 줄이기 위해, 데이터 및/또는 명령어를 캐싱하도록 구성된 캐시 메모리일 수 있다. 일 실시예에 따르면, 제2 캐시 메모리(260)는 장치 메모리(120) 또는 제1 캐시 메모리(240)에 저장된 데이터를 캐싱하도록 구성된 L0 데이터 캐시(L0 data cache)일 수 있다. 이 경우, 제2 캐시 메모리(260)는 제1 캐시 메모리(240)보다 메모리 계층이 높을 수 있다. 추가적으로 또는 대안적으로, 제2 캐시 메모리(260)는 프로그램 메모리(210)에 저장된 명령어를 캐싱하도록 구성된 L0 명령어 캐시(L0 instruction cache) 메모리일 수 있다. 이 경우, 제2 캐시 메모리(260)는 프로그램 메모리(210)보다 메모리 계층이 높을 수 있다.
일 실시예에 따르면, 제2 캐시 메모리(260)는 코어(220)와 매우 가까이에 위치하여, 코어(220)가 1 cycle만에 데이터 및/또는 명령어를 참조할 수 있도록 구성될 수 있다. 이를 통해, 복수의 코어(220)가 데이터 및/또는 명령어의 저장 또는 로딩을 위해 외부 메모리에 액세스해야 하는 횟수를 줄임으로써 지연 시간을 줄여 성능을 향상시킬 수 있다.
도 2에서는 복수의 코어(220)의 각각과 연관된 복수의 제2 캐시 메모리(260)가 개별적으로 포함되는 것으로 도시되었으나, 이에 한정되지 않는다. 매니코어 시스템(100) 내지 클러스터(110)의 요구 성능 또는 기능적 특성에 따라 복수의 코어(220)의 각각마다 개별적인 제2 캐시 메모리(260)를 사용하거나, 복수의 코어(220)가 하나 이상의 제2 캐시 메모리(260)를 공유하여 사용할 수도 있다.
도 1, 도 2 및 상술한 설명에서는 설명의 편의를 위해 어느 하나의 클러스터(110)의 내부 구성의 예시를 도시 및 설명하였으나, 매니코어 시스템(100)에 포함된 복수의 클러스터(110_1 내지 110_6)는 모두 도 1, 도 2 및 상술한 설명과 동일/유사하게 구성될 수 있다.
도 3은 본 개시의 일 실시예에 따른 코어(220)의 내부 구성을 나타내는 블록도이다. 일 실시예에 따르면, 코어(220)는 하나 이상의 페치 유닛(310), 하나 이상의 실행 유닛(320), 하나 이상의 로드/스토어 유닛(330) 및 복수의 스레드 영역(340)을 포함할 수 있다.
페치 유닛(310)은 코어(220)에서 실행되는 스레드와 연관된 명령어를 인출하도록 구성될 수 있다. 페치 유닛(310)은 프로그램 메모리 인터페이스(312)를 통해 메모리(예를 들어, 프로그램 메모리, 캐시 메모리 등)에 저장된 명령어를 인출할 수 있다.
실행 유닛(320)은 코어(220)에서 실행되는 스레드와 연관된 연산(operation)을 실행하도록 구성될 수 있다. 일 실시예에 따르면, 코어(220)는 연산의 종류 별로 복수의 실행 유닛(320)을 포함하고/하거나, 동일한 연산을 수행하는 복수의 실행 유닛(320)을 포함할 수 있다. 일 실시예에 따르면, 코어(220)에서 실행되는 각 스레드는 코어(220)에 포함된 하나 이상의 실행 유닛(320)을 공유하여 사용할 수 있다.
로드/스토어 유닛(330)은 코어(220)에서 실행되는 스레드와 연관된 데이터를 로드하고 저장하도록 구성될 수 있다. 로드/스토어 유닛(330)은 데이터 메모리 인터페이스(332)를 통해 메모리(예를 들어, 캐시 메모리, 장치 메모리 등)에 저장된 데이터를 로드하거나, 메모리에 데이터를 저장할 수 있다.
코어(220)는 복수의 페치 유닛(310) 및 복수의 로드/스토어 유닛(330)을 포함할 수 있다. 코어(220)에서 실행되는 각 스레드는 다른 스레드와 독립적으로 페치 명령을 발행함으로써, 특정 코어(220)에 포함된 복수의 페치 유닛(310) 중 적어도 하나를 사용하여 독립적으로 명령어를 인출할 수 있다. 이와 유사하게, 코어(220)에서 실행되는 각 스레드는 다른 스레드와 독립적으로 로드/스토어 명령을 발행함으로써 특정 코어(220)에 포함된 복수의 로드/스토어 유닛(330) 중 적어도 하나를 사용하여 독립적으로 데이터를 로드하거나 저장할 수 있다. 각 스레드에 의해 발행된 페치 명령 또는 로드/스토어 명령에 대한 결과 값은 각 스레드 간에는 서로 독립적이기 때문에 결과가 리턴되는 순서에 관계없이 처리될 수 있다. 다만, 하나의 스레드 내에서 여러 개의 명령이 발행된 경우, 여러 개의 명령이 프로그램에 정의된 순서에 따라 처리되어야 한다. 이러한 쓰레드 간 독립적인 명령 발행 및 결과 처리, 쓰레드 별 순서 보장을 위한 장치가 각 쓰레드마다 독립적으로 존재할 수 있다.
복수의 스레드 영역(340)은 코어에서 실행되는 복수의 스레드 각각을 독립적으로 실행하기 위한 하드웨어 모듈이 포함된 영역을 지칭할 수 있다. 각 스레드 영역(340)은 각 스레드 영역(340)을 이용하여 실행되는 스레드의 상태를 추적하기 위한 스레드 컨텍스트를 포함할 수 있다. 또한, 각 스레드 컨텍스트는 스레드가 실행 중인 명령어의 주소에 대한 정보를 저장하도록 구성된 프로그램 카운터(Program Counter)(342) 및 각 스레드가 실행 중인 동작의 중간 값을 저장하도록 구성된 레지스터 파일(Register File)(344)을 포함할 수 있다.
일 실시예에 따르면, 하나의 스레드 영역에는 하나의 스레드가 할당될 수 있다. 이 경우, 하나의 코어(220)에서 동시에 실행 가능한 스레드의 최대 개수는 코어(220)에 포함된 스레드 영역(340)의 개수와 동일할 수 있다. 예를 들어, 도시된 예에서, 코어(220)는 4개의 스레드 영역을 포함하므로, 코어(220)는 동시에 4개의 스레드까지 실행할 수 있다. 만약, 클러스터(110) 내에 6개의 코어(220)가 포함된 경우, 하나의 클러스터(110)는 동시에 24개의 스레드까지 실행할 수 있다. 특정 코어(220)의 특정 스레드 영역(340)으로 할당된 스레드는 특정 스레드 영역(340)에 포함된 스레드 컨텍스트를 이용하여 실행될 수 있다.
이와 같은 구성 하에서, 코어(220)는 동시에 복수의 스레드를 독립적으로 실행할 수 있다. 또한, 컨텍스트 스위칭을 위해 운영체제의 제어 하에 스레드 컨텍스트의 백업 및 복구가 필요한 소프트웨어 멀티 스레딩 방식과 달리, 스레드 별 독립적인 스레드 컨텍스트를 이용하여, 컨텍스트 스위칭을 별도의 지연 시간 없이(비용 없이) 수행할 수 있다.
페치 유닛(310), 실행 유닛(320) 및 로드/스토어 유닛(330)은 스레드 컨텍스트 MUX/DEMUX(Multiplexer/Demultiplexer)(350)를 통해 복수의 스레드 영역(340)(예를 들어, 스레드 컨텍스트)과 연결될 수 있다. 스레드 컨텍스트 MUX/DEMUX(350)는 어떤 클럭 사이클에 어떤 스레드를 실행할지를 선택하여 선택된 스레드의 컨텍스트를 페치 유닛(310), 실행 유닛(320) 또는 로드/스토어 유닛(330)에 전달할 수 있다. 또한, 스레드 컨텍스트 MUX/DEMUX(350)는 페치 유닛(310), 실행 유닛(320) 또는 로드/스토어 유닛(330)이 특정 스레드와 연관된 페치 명령, 연산 또는 로드/스토어 명령을 실행한 뒤 실행 결과를 저장할 스레드 컨텍스트를 선택할 수 있다.
도 3 및 상술한 설명에서는 설명의 편의를 위해 클러스터(110)에 포함된 어느 하나의 코어(220)의 내부 구성의 예시를 도시 및 설명하였으나, 클러스터(110)에 포함된 복수의 코어는 모두 도 3 및 상술한 설명과 동일/유사하게 구성될 수 있다.
도 2 및 도 3에서 도시한 클러스터(110) 및 코어(220)의 내부 구성은 예시일 뿐이며, 일부 실시예에서는 도시한 내부 구성 외 다른 구성을 추가로 포함할 수 있으며, 일부 구성이 생략될 수도 있다. 또한, 도2 및 도 3에서 클러스터(110) 및 코어(220)의 내부 구성을 기능별로 구분하여 설명하였으나, 반드시 물리적으로 구분되는 것을 의미하지 않는다.
도 4는 본 개시의 일 실시예에 따라 호스트 장치(400)로부터 오프로딩 요청된 복수의 태스크가 매니코어 시스템(100)의 클러스터(C)에 할당되는 예시를 나타낸다. 일 실시예에 따르면, 호스트 장치(400)는 매니코어 시스템(100)의 리소스를 활용함으로써 응용 프로그램의 성능을 향상시키기 위해, 호스트 장치(400)에서 매니코어 시스템(100)으로 응용 프로그램과 연관된 특정 작업의 처리를 요청할 수 있다.
예를 들어, 호스트 장치(400)는 사용자의 요청에 따라, 특정 애플리케이션(410)을 통한 작업(예: 데이터 압축/압축 해제 작업 등)에 대해, 병렬 처리가 가능한 단위 별(예: 파일 별)로 태스크를 생성하여 오프로딩 라이브러리(420)를 통해 오프로딩을 요청할 수 있다. 여기서, 특정 애플리케이션(410)은 사전에 오프로딩 설정된 응용 프로그램일 수 있다.
오프로딩 라이브러리(420)는 애플리케이션(410)으로부터 작업에 대한 오프로딩 요청을 받아, 매니코어 시스템(100)에서 작업을 실행할 수 있도록 도와주는 기능의 집합일 수 있다. 오프로딩 라이브러리(420)는 매니코어 시스템(100)의 자원을 관리하는 리소스 매니저(422) 및 매니코어 시스템(100)의 태스크 실행 및 종료를 관리하는 태스크 매니저(424)를 포함할 수 있다.
애플리케이션(410)으로부터 작업에 대한 오프로딩을 요청받은 오프로딩 라이브러리(420)는 매니코어 시스템(100) 내의 복수의 클러스터 중 하나 이상의 클러스터(C)로 작업을 할당할 수 있다. 구체적 예로, 오프로딩 라이브러리(420)는 초기 셋업 과정에서 오프로딩을 위해 매니코어 시스템(100) 내의 복수의 클러스터 중 몇 개의 클러스터를 사용할지 결정하고, 가용한 클러스터 중 결정된 개수의 클러스터를 선택할 수 있다. 그런 다음, 실제로 작업에 대한 오프로딩이 요청되면, 오프로딩 라이브러리(420)는 선택된 클러스터 중 어느 클러스터로 작업을 할당할 지 결정할 수 있다. 이 과정에서 오프로딩 라이브러리(420)의 태스크 매니저(424)는 기존 태스크 할당 상태 및 대기 큐 상태를 통해 클러스터 별 작업 로드를 추정할 수 있다. 오프로딩 라이브러리(420)는 추정된 작업 로드 정보를 이용하여, 작업 로드가 상대적으로 낮은 하나 이상의 클러스터(C)로 작업을 할당할 수 있다. 오프로딩된 작업이 모두 끝난 경우, 할당되었던 클러스터(C)는 반환되어 가용한 클러스터로 취급될 수 있다.
오프로딩 라이브러리(420)는 작업이 할당된 클러스터(C)(예를 들어, 해당 클러스터(C)의 프로그램 메모리)에 작업을 수행하기 위한 애플리케이션(410)을 다운로드하고 초기화할 수 있다. 또한, 오프로딩 라이브러리(420)는 작업을 위한 데이터를 호스트 메모리(430)로부터 매니코어 시스템(100) 내의 장치 메모리(120)로 옮길 수 있다. 구체적 예로, 오프로딩 라이브러리(420)는 매니코어 시스템(100)의 메모리를 필요한 만큼 할당할 수 있으며, 태스크에 메모리 할당 정보를 전달할 수 있다. 또한, 태스크가 종료되면, 기할당된 메모리는 반환되어 가용한 메모리로 취급될 수 있다.
일 실시예에 따르면, 매니코어 시스템(100)의 인터페이스(130) 종류(예를 들어, CXL 프로토콜)에 따라, 작업에 필요한 데이터의 전부 또는 일부가 장치 메모리에 배치되어 있을 수 있으며, 작업을 위한 데이터를 매니코어 시스템(100) 내의 장치 메모리(120)로 옮기는 과정은 생략될 수 있다.
도 4 및 상술한 설명에서, 오프로딩 라이브러리(420)는 매니코어 시스템(100) 내의 하나 이상의 클러스터(C)로 작업을 할당하였으며, 할당되는 코어 및 스레드 영역은 특정되지 않았다. 이 경우, 작업이 할당된 클러스터(C) 내의 관리 모듈로 작업에 포함된 복수의 태스크가 전달될 수 있으며, 작업이 할당된 특정 클러스터의 관리 모듈은 클러스터 내의 모든 코어 및 스레드 영역의 상태(작업 로드)를 참조하여, 가용한 코어/스레드 영역에 태스크를 할당 또는 분배할 수 있다. 여기서, 관리 모듈은 관리 모듈이 속한 클러스터 내의 모든 스레드 영역을 코어 별로 관리하지 않고, 독립적으로 취급하여 작업을 분배할 수 있다. 이와 달리, 오프로딩 라이브러리(420)는 할당되는 클러스터 뿐만 아니라, 할당되는 코어 및/또는 스레드 영역까지 특정할 수도 있다.
즉, 복수의 태스크는 작업이 할당된 클러스터(C)에 포함된 하나 이상의 코어 내의 복수의 스레드 영역에 분배/할당될 수 있다. 이 경우, 하나 이상의 코어는 복수의 태스크가 할당된 복수의 스레드 영역을 이용하여, 복수의 태스크를 복수의 스레드로서 수행할 수 있다.
일 실시예에 따르면, 작업은 순서가 정해진 복수의 태스크를 포함할 수 있다. 또한, 순서가 정해진 복수의 태스크는 특정 클러스터 내의 하나 이상의 코어에 할당될 수 있다. 이 경우, 특정 클러스터에 포함된 관리 모듈은 특정 스레드 영역에 할당된 태스크가 이전 순서의 태스크가 종료된 이후에 개시되도록 클러스터 내의 하나 이상의 코어를 제어할 수 있다.
도 5는 본 개시의 일 실시예에 따라 클러스터(110)에서 복수의 스레드가 실행되는 예시를 나타내는 도면이다. 클러스터(110) 내의 관리 모듈(230)은 복수의 태스크의 각각에 대한 복수의 스레드를 생성할 수 있다. 또한, 관리 모듈(230)은 복수의 스레드를 클러스터(110) 내의 복수의 코어 중 적어도 하나에 할당하고, 할당된 스레드의 실행과 종료를 관리할 수 있다. 즉, 관리 모듈(230)은 복수의 코어에 할당된 스레드를 실행시키거나, 실행 중인 스레드를 종료시킬 수 있다.
이러한 구성 하에서, 복수의 스레드는 독립적으로 실행될 수 있다. 예를 들어, 복수의 스레드들이 동기적으로 시작 및 종료되는 대신, 관리 모듈(230)의 제어 하에 비동기적으로(asynchronously) 시작되고, 비동기적으로 종료될 수 있다. 즉, 복수의 스레드의 각각은 임의의 시점에서 시작되고, 임의의 시점에서 종료될 수 있다. 또한, 일 실시예에 따르면, 특정 코어(220)(특정 코어(220) 내의 특정 스레드 영역)에 할당된 스레드는 시작부터 종료까지 특정 코어(220)(특정 코어(220) 내의 특정 스레드 영역)에 고정되어 실행될 수 있다.
일 실시예에 따르면, 특정 코어(220)에서 실행되는 각 스레드는 특정 코어에 포함된 하나 이상의 실행 유닛을 공유하여 사용할 수 있다. 또한, 특정 코어(220)에서 실행되는 각 스레드는 독립적으로 페치 명령을 발행함으로써 특정 코어(220)에 포함된 복수의 페치 유닛 중 적어도 하나를 사용하여 독립적으로 명령어를 인출하고/하거나, 독립적으로 로드/스토어 명령을 발행함으로써 특정 코어(220)에 포함된 복수의 로드/스토어 유닛 중 적어도 하나를 사용하여 독립적으로 데이터를 로드하거나 저장할 수 있다. 이와 관련하여서는 도 6을 참조하여 보다 상세히 후술된다.
도 6은 본 개시의 일 실시예에 따라 하나의 코어에서 복수의 스레드가 실행되는 예시를 나타내는 도면이다. 도 6은 클러스터(110) 내의 제1 코어(230_1)에서 복수의 스레드가 실행되는 예시를 도시하였지만, 이는 설명의 편의를 위한 것이며, 클러스터(110) 내의 나머지 코어들에서도 제1 코어(230_1)에서와 동일/유사하게 복수의 스레드가 실행될 수 있다.
본 개시의 일 실시예에 따른 코어는 실행 가능한 스레드를 선택하여 실행함으로써, 메모리 접근이 많은 응용 프로그램의 파이프라인 스톨(pipeline stall)을 방지하도록 구성될 수 있다. 각 코어에서 실행되는 각 스레드는 별개의 독립적인 스레드 영역을 이용하여 독립적으로 실행될 수 있다. 따라서, 코어(230_1)는 스레드 별 독립적인 스레드 컨텍스트를 이용하여, 파이프라인 스톨(예를 들어, Instruction cache miss, Data cache miss, Branch miss, Execution unit busy 등)이 예상되는 명령어에서 컨텍스트 스위칭을 별도의 비용 없이 수행할 수 있다. 또한, 코어(230_1)는 하드웨어 자원이 낭비되지 않도록 실행 유닛(320_1, 320_2) 및 메모리 인터페이스를 공유할 수 있다.
구체적으로, 코어(230_1)는 복수의 페치 유닛(310_1 내지 310_4)을 포함할 수 있으며, 코어(230_1)에서 실행되는 복수의 스레드의 각각은 코어(230_1)에 포함된 복수의 페치 유닛(310_1 내지 310_4) 중 적어도 하나를 사용하여 독립적으로 명령어를 인출할 수 있다. 추가적으로 또는 대안적으로, 코어(230_1)는 복수의 로드/스토어 유닛(330_1 내지 330_4)을 포함할 수 있으며, 코어(220)에서 실행되는 복수의 스레드의 각각은 복수의 로드/스토어 유닛(330_1 내지 330_4) 중 적어도 하나를 사용하여 독립적으로 데이터를 로드 또는 저장할 수 있다. 이러한 구성 하에서, 하나의 코어에서 동시에 실행되는 각 스레드는 긴 지연 시간을 유발할 수 있는 로드/스토어 명령어를 독립적으로 발행/실행함으로써, 파이프라인 스톨을 방지할 수 있다.
또한, 복수의 코어는 프로그램 메모리(210) 및 제1 캐시 메모리(데이터 캐시)(240)를 통해 상대적으로 느린 외부 메모리의 접근을 최소화할 수 있다. 또한, 프로그램 메모리(210) 및 제1 캐시 메모리(데이터 캐시)(240)를 클러스터 단위로 공유함으로써, 인프라 비용을 절감하면서 효율적인 클러스터 단위의 스케일링이 가능할 수 있다.
또한, 클러스터(110)는 코어(230_1)와 매우 가까이에 위치한 제2 캐시 메모리를 더 포함할 수 있다. 예를 들어, 제2 캐시 메모리는 장치 메모리 또는 제1 캐시 메모리(240)에 저장된 데이터를 캐싱하도록 구성된 L0 데이터 캐시(L0 data cache)이거나, 프로그램 메모리(210)에 저장된 명령어를 캐싱하도록 구성된 L0 명령어 캐시(L0 instruction cache) 메모리일 수 있다. 이를 통해, 외부 메모리 액세스 횟수를 줄임으로써 지연 시간을 줄일 수 있다.
일 실시예에 따르면, 메모리 접근이 많은 응용 프로그램에서 개별 실행 유닛의 활용도가 떨어지는 것을 방지하기 위해, 코어(230_1)에서 실행되는 복수의 스레드의 각각은 코어(230_1)에 포함된 하나 이상의 실행 유닛(320_1, 320_2)을 공유하여 사용할 수 있다. 코어(230_1)에서 실행되는 스레드들은 코어(230_1)에 포함된 하나 이상의 실행 유닛(320_1, 320_2)을 공유하여 사용하며, 내부적인 스케줄링을 통해 실행 유닛(320_1, 320_2)을 최대한 활용하는 방식으로 동작할 수 있다. 이러한 구성 하에서, 비용, 전력 예산 및 응용 프로그램의 요구 등에 따라, 코어(230_1)의 스레드 영역 개수 및 실행 유닛(320_1, 320_2)의 개수를 적절히 조정하여 설계함으로써, 한정된 리소스 대비 높은 성능을 달성할 수 있다.
상술한 발명은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다. 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.
본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다. 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다. 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다. 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안된다.
하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.
따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로 구현될 수도 있다.
펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령어들로 구현될 수도 있다. 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.
이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다. 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다. 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.
본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
100: 매니코어 시스템
110: 클러스터 120: 장치 메모리
210: 프로그램 메모리 220: 코어
230: 관리 모듈 240: 제1 캐시 메모리

Claims (10)

  1. 매니코어 시스템으로서,
    호스트 장치로부터 오프로딩(offloading) 요청된 작업(job)과 연관된 데이터를 저장하도록 구성된 장치 메모리; 및
    복수의 클러스터
    를 포함하고,
    상기 복수의 클러스터의 각각은,
    상기 오프로딩 요청된 작업과 연관된 프로그램을 저장하도록 구성된 프로그램 메모리;
    상기 작업과 연관된 하나 이상의 스레드를 실행하도록 구성된 복수의 코어; 및
    상기 복수의 코어의 작업 로드에 기초하여 상기 작업과 연관된 하나 이상의 태스크를 상기 복수의 코어에 할당하며, 상기 할당된 하나 이상의 태스크에 대응되는 스레드 실행을 제어하도록 구성된 관리 모듈
    을 포함하고,
    상기 복수의 코어의 각각은,
    상기 코어에서 실행되는 하나 이상의 스레드의 각각의 실행 상태를 독립적으로 저장 및 추적하도록 구성된 복수의 스레드 영역
    을 포함하고,
    상기 코어에서 실행되는 하나 이상의 스레드의 각각은 별개의 스레드 영역을 이용하여 독립적으로 실행되는, 매니코어 시스템.
  2. 제1항에 있어서,
    상기 복수의 코어의 각각은,
    상기 코어에서 실행되는 하나 이상의 스레드와 연관된 연산을 실행하도록 구성된 하나 이상의 실행 유닛(execution unit)
    을 포함하는, 매니코어 시스템.
  3. 제1항에 있어서,
    상기 복수의 스레드 영역의 각각은,
    각 스레드가 실행 중인 명령어의 주소에 대한 정보를 저장하도록 구성된 프로그램 카운터; 및
    각 스레드가 실행 중인 동작의 중간 값을 저장하도록 구성된 레지스터 파일
    을 포함하는, 매니코어 시스템.
  4. 제1항에 있어서,
    상기 작업은 복수의 태스크를 포함하고,
    상기 복수의 태스크가 상기 복수의 클러스터 중 특정 클러스터에 할당되는 경우, 상기 특정 클러스터의 상기 관리 모듈은,
    상기 특정 클러스터에 포함된 상기 복수의 코어의 작업 로드에 기초하여, 상기 복수의 태스크를 상기 특정 클러스터에 포함된 하나 이상의 스레드 영역으로 할당하도록 구성되는, 매니코어 시스템.
  5. 제1항에 있어서,
    상기 작업은 복수의 태스크를 포함하고,
    상기 복수의 태스크가 상기 복수의 클러스터 중 특정 클러스터의 하나 이상의 코어 내의 복수의 스레드 영역에 할당되고,
    상기 하나 이상의 코어는 상기 복수의 태스크가 할당된 상기 복수의 스레드 영역을 이용하여 상기 복수의 태스크를 수행하도록 구성되는, 매니코어 시스템.
  6. 제1항에 있어서,
    상기 작업은 순서가 정해진 복수의 태스크를 포함하고,
    상기 순서가 정해진 복수의 태스크는 상기 복수의 클러스터 중 특정 클러스터 내의 하나 이상의 코어 내의 복수의 스레드 영역에 할당되고,
    상기 특정 클러스터에 포함된 상기 관리 모듈은,
    상기 복수의 스레드 영역 중 특정 스레드 영역에 할당된 태스크가 사전 할당된 태스크가 종료된 이후에 개시되도록 상기 하나 이상의 코어를 제어하도록 구성된, 매니코어 시스템.
  7. 제1항에 있어서,
    상기 복수의 클러스터의 각각은,
    상기 클러스터에 포함된 복수의 코어의 연산 작업(operation)을 보조하도록 구성된 하나 이상의 보조 프로세서(co-processor)를 더 포함하고,
    상기 하나 이상의 보조 프로세서는 보조 프로세서 인터페이스를 통해 상기 클러스터에 포함된 복수의 코어 중 적어도 하나와 연결되도록 구성되는, 매니코어 시스템.
  8. 제1항에 있어서,
    상기 복수의 클러스터의 각각은,
    상기 장치 메모리에 저장된 데이터를 캐싱(caching)하도록 구성된 제1 캐시 메모리를 더 포함하는, 매니코어 시스템.
  9. 제8항에 있어서,
    상기 복수의 클러스터의 각각은,
    상기 클러스터에 포함된 복수의 코어와 연관된 하나 이상의 제2 캐시 메모리를 더 포함하고,
    상기 제2 캐시 메모리는 상기 장치 메모리 또는 상기 제1 캐시 메모리에 저장된 데이터를 캐싱하도록 구성되는, 매니코어 시스템.
  10. 제1항에 있어서,
    상기 복수의 클러스터의 각각은,
    상기 클러스터에 포함된 복수의 코어와 연관된 하나 이상의 명령어 캐시 메모리를 더 포함하고,
    상기 명령어 캐시 메모리는 상기 프로그램 메모리에 저장된 명령어를 캐싱하도록 구성되는, 매니코어 시스템.
KR1020230046121A 2023-04-07 2023-04-07 매니코어 시스템 KR102623397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230046121A KR102623397B1 (ko) 2023-04-07 2023-04-07 매니코어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230046121A KR102623397B1 (ko) 2023-04-07 2023-04-07 매니코어 시스템

Publications (1)

Publication Number Publication Date
KR102623397B1 true KR102623397B1 (ko) 2024-01-10

Family

ID=89511643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230046121A KR102623397B1 (ko) 2023-04-07 2023-04-07 매니코어 시스템

Country Status (1)

Country Link
KR (1) KR102623397B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013076A (ko) * 2003-07-25 2005-02-02 인터내셔널 비지네스 머신즈 코포레이션 시스템 온 칩 디자인을 위한 컴포넌트로서의 독립프로세서 서브시스템
KR20090065133A (ko) * 2007-12-17 2009-06-22 한국전자통신연구원 분산 병렬 처리 시스템에서 태스크 스레드 그룹별 태스크분배 장치, 방법 및 처리 방법
KR20170023280A (ko) * 2015-08-19 2017-03-03 한국전자통신연구원 멀티코어 프로세서 시스템 및 상기 시스템에서의 공유 캐시 관리 방법
KR20220056621A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 매니코어 시스템을 위한 뉴럴 네트워크 모델 처리의 병렬화 방법 및 장치
KR20230004262A (ko) * 2021-06-30 2023-01-06 엔비디아 코포레이션 신경망들을 위한 사전훈련 프레임워크

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013076A (ko) * 2003-07-25 2005-02-02 인터내셔널 비지네스 머신즈 코포레이션 시스템 온 칩 디자인을 위한 컴포넌트로서의 독립프로세서 서브시스템
KR20090065133A (ko) * 2007-12-17 2009-06-22 한국전자통신연구원 분산 병렬 처리 시스템에서 태스크 스레드 그룹별 태스크분배 장치, 방법 및 처리 방법
KR20170023280A (ko) * 2015-08-19 2017-03-03 한국전자통신연구원 멀티코어 프로세서 시스템 및 상기 시스템에서의 공유 캐시 관리 방법
KR20220056621A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 매니코어 시스템을 위한 뉴럴 네트워크 모델 처리의 병렬화 방법 및 장치
KR20230004262A (ko) * 2021-06-30 2023-01-06 엔비디아 코포레이션 신경망들을 위한 사전훈련 프레임워크

Similar Documents

Publication Publication Date Title
US7290261B2 (en) Method and logical apparatus for rename register reallocation in a simultaneous multi-threaded (SMT) processor
JP6359069B2 (ja) オペレーティングシステムと切り離される異種計算
US7155600B2 (en) Method and logical apparatus for switching between single-threaded and multi-threaded execution states in a simultaneous multi-threaded (SMT) processor
JP5702407B2 (ja) 移転元処理回路と移転先処理回路との間で作業負荷を移転するためのデータ処理装置および方法
US20040216101A1 (en) Method and logical apparatus for managing resource redistribution in a simultaneous multi-threaded (SMT) processor
US8756605B2 (en) Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline
US8549268B2 (en) Computer-implemented method of processing resource management
JP3595504B2 (ja) マルチスレッド式プロセッサにおけるコンピュータ処理方法
US10860487B2 (en) Multi-core processing device and method of transferring data between cores thereof
US10423446B2 (en) Data processing
CN109983440B (zh) 数据处理
US20060136919A1 (en) System and method for controlling thread suspension in a multithreaded processor
CN102023844B (zh) 并行处理器及其线程处理方法
WO2023103392A1 (zh) 用于存储管理的方法、介质、程序产品、系统和装置
CN115981833A (zh) 一种任务处理方法及装置
US20130132711A1 (en) Compute thread array granularity execution preemption
KR102623397B1 (ko) 매니코어 시스템
KR102644719B1 (ko) 다중 스레드의 비동기적인 실행이 가능한 매니코어 시스템
CN108845969B (zh) 适用于不完全对称多处理微控制器的操作控制方法及操作系统
WO2023103397A1 (zh) 用于存储管理的方法、介质、程序产品、系统和装置
JP2005521937A (ja) コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置
JP2002163121A (ja) 仮想マルチスレッドプロセッサ及びスレッド実行方法
KR102560087B1 (ko) 매니코어 시스템의 메모리 주소 변환 방법 및 장치
KR102571234B1 (ko) 매니코어 시스템의 스레드 관리 방법 및 장치
KR20110067795A (ko) 실시간 프로세스의 응답성 개선을 위한 ｔｃｍ운용방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant