CN104350681A - 用于本地振荡器的方法和装置 - Google Patents

用于本地振荡器的方法和装置 Download PDF

Info

Publication number
CN104350681A
CN104350681A CN201380027186.3A CN201380027186A CN104350681A CN 104350681 A CN104350681 A CN 104350681A CN 201380027186 A CN201380027186 A CN 201380027186A CN 104350681 A CN104350681 A CN 104350681A
Authority
CN
China
Prior art keywords
frequency
signal
oscillator
error
oscillator signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380027186.3A
Other languages
English (en)
Inventor
高翔
C-H·林
林莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN104350681A publication Critical patent/CN104350681A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开内容的各方面提供一种本地振荡器(LO)电路，其包括第一锁相环(PLL)电路和第二PLL。第一PLL电路被配置为基于具有参考频率的参考信号生成具有第一频率的第一振荡信号。第二PLL电路被配置为接收第一振荡信号并且基于第一振荡信号生成具有第二频率的第二振荡信号。

Description

用于本地振荡器的方法和装置
通过引用的结合
本公开内容要求于2012年4月12日提交的、题为“Flexible LocalOscillator Generation Scheme for Wireless Transceivers”的美国临时申请第61/623,188号的权益，其通过引用全文结合于此。
背景技术
本文所提供的背景技术描述是为了总体上给出本公开内容的背景。当前命名的发明者的工作(该工作在一定程度上在该背景技术部分中被描述)以及该描述的在提交时可能不以其它方式称为现有技术的各方面既没有明示也没有暗示地被承认为针对本公开内容的现有技术。
诸如无线收发器、数据转换器、线缆和光学串行数据通信链路、处理器等许多电路基于周期信号进行操作。通常，周期信号可以由本地振荡器电路生成。在示例中，本地振荡器电路包括锁相环(PLL)电路以基于参考振荡信号生成具有相对高的频率的振荡信号。参考振荡信号可以由晶体振荡器生成，并且可以具有相对低的频率。
发明内容
本公开内容的各方面提供一种本地振荡器(LO)电路，其包括第一锁相环(PLL)电路和第二PLL电路。第一PLL电路被配置为基于具有参考频率的参考信号生成具有第一频率的第一振荡信号。第二PLL电路被配置为接收第一振荡信号，并且基于第一振荡信号生成具有第二频率的第二振荡信号。在示例中，参考信号是参考振荡信号。
在实施例中，在功率放大器中使用的周期信号基于第二振荡信号被生成，并且第一振荡信号和周期信号之间的频率差大于阈值。在示例中，第一PLL电路被配置为具有小于功率放大器中的调制频率的第一带宽，并且第二PLL电路被配置为具有大于功率放大器中的调制频率的第二带宽。
在实施例中，第一PLL电路包括第一分频器、第一误差检测和控制电路以及第一压控振荡器。第一分频器被配置为对第一振荡信号进行分频以生成第一反馈信号。第一误差检测和控制电路被配置为检测第一反馈信号和参考信号之间的第一相位/频率误差，并且基于第一相位/频率误差生成第一控制电压。第一压控振荡器被配置为基于第一控制电压对第一频率进行调节。
另外，在实施例中，第二PLL电路包括第二分频器、第三分频器、第二误差检测和控制电路以及第二压控振荡器。第二分频器被配置为对第一振荡信号进行分频。第三分频器被配置为对第二振荡信号进行分频以生成第二反馈信号。第二误差检测和控制电路被配置为检测第二反馈信号和经分频的第一振荡信号之间的第二相位/频率误差，并且基于第二相位/频率误差生成第二控制电压。第二压控振荡器被配置为基于第二控制电压对第二频率进行调节。
在实施例中，LO电路包括被配置为对第二振荡信号进行分频的第四分频器。
根据本公开内容的方面，LO电路包括被配置为对第一分频器、第二分频器和第三分频器中的至少一个分频器进行控制以对第二频率进行调节的控制器。
本公开内容的各方面提供一种方法。该方法包括：接收具有参考频率的参考信号，由第一锁相环(PLL)电路生成具有第一频率的、相位被锁定至参考信号的第一振荡信号，以及由第二PLL电路生成具有第二频率的、相位被锁定至第一振荡信号的第二振荡信号。
本公开内容的各方面提供一种集成电路(IC)芯片，其包括第一PLL电路、第二PLL电路和功率放大器。第一锁相环(PLL)电路被配置为基于具有参考频率的参考信号生成具有第一频率的第一振荡信号。第二PLL电路被配置为接收第一振荡信号并且基于第一振荡信号生成具有第二频率的第二振荡信号。功率放大器被配置为基于以第二振荡信号为基础生成的周期信号进行操作，并且第一振荡信号和周期信号之间的频率差大于阈值。
附图说明
将参考以下附图对本公开内容中作为示例被提出的各个实施例进行详细描述，其中同样的附图标记表示同样的要素，并且其中：
图1示出了根据本公开内容的实施例的集成电路(IC)芯片示例100的框图；
图2示出了根据本公开内容的实施例的用于生成本地振荡器信号的表格；以及
图3示出了概括根据本公开内容的实施例的过程示例300的流程图。
具体实施方式
图1示出了根据本公开内容的实施例的集成电路(IC)芯片示例100的框图。IC芯片100包括本地振荡器(LO)电路102，其被配置为生成用于IC芯片100上的诸如功率放大器(PA)150等的其它电路的周期信号。LO电路102包括第一锁相环(PLL)电路110和第二PLL电路130。第一PLL电路110被配置为基于具有参考频率(fR)的诸如参考振荡信号之类的参考信号而生成具有第一频率(f1)的第一振荡信号。第二PLL电路被配置为接收第一振荡信号并且基于第一振荡信号生成具有第二频率(f2)的第二振荡信号。这些元件如图1中所示被耦合在一起。要注意的是，在另一实施例中，IC芯片100上的元件能够在多个IC芯片上实施，并且元件能够跨多个IC芯片被耦合在一起。
特别地，在图1的示例中，第一PLL电路110包括第一误差检测和控制电路115、第一压控振荡器(VCO)116和第一分频器117。第二PLL电路130包括第二分频器134、第二误差检测和控制电路135、第二压控振荡器(VCO)136和第三分频器137。这些元件如图1所示被耦合在一起。
在示例中，第一误差检测和控制电路115接收参考振荡信号和由第一分频器117生成的第一反馈信号。第一分频器117通过对第一振荡信号进行分频而生成第一反馈信号。因此，第一反馈信号的频率和相位与第一振荡信号的频率和相位相关。第一误差检测和控制电路115检测参考振荡信号和第一反馈信号之间的第一频率或相位误差，并且基于第一误差生成第一控制电压。要注意的是，第一误差检测和控制电路115能够通过各种技术来实施。在图1的示例中，第一误差检测和控制电路115通过相位/频率检测器(PFD)、电荷泵(CP)和低通滤波器(LPF)的组合来实施。
第一控制电压被提供至第一VCO 116而以减小第一误差并且锁定第一PLL 110的方式对第一频率f1进行调节。当第一PLL 110被适当锁定时，第一频率f1是参考频率fR的倍数。在示例中，分频器117对第一频率进行K分频，并且因此第一频率f1＝K×fR。
要注意的是，K可以是整数并且可以是分数，诸如假分数等。在示例中，例如，K可以被调节以使得第一频率f1基于K的值而变化。
在实施例中，第一VCO 116包括LC储能电路。LC储能电路的电感和/或电容能够基于第一控制电压被控制以调节第一振荡信号的第一频率f1。在另一实施例中，第一VCO 116包括具有在环中耦合在一起的多个延迟级的环形振荡器。延迟级的延迟能够基于第一控制电压被控制以对第一振荡信号的第一频率f1进行调节。在示例中，第一VCO 116具有调谐范围，并且第一振荡信号的诸如信噪比之类的品质与调谐范围相关。例如，当调谐范围小时，第一振荡信号具有相对高的信噪比。
另外，第二分频器134对第一振荡信号进行M分频以生成经分频的第一振荡信号。第二误差检测和控制电路135接收经分频的第一振荡信号以及由第三分频器137生成的第二反馈信号。第三分频器137通过对第二振荡信号进行分频而生成第二反馈信号。因此，第二反馈信号的频率和相位与第二振荡信号的频率和相位相关。第二误差检测和控制电路135检测经分频的第一振荡信号和第二反馈信号之间的第二频率或相位误差，并且基于第二误差生成第二控制电压。要注意的是，第二误差检测和控制电路135能够通过各种技术来实施。在图1的示例中，第二误差检测和控制电路135通过相位/频率检测器(PFD)、电荷泵(CP)和低通滤波器(LPF)的组合来实施。
第二控制电压被提供至第二VCO 136而以减小第二误差并且锁定第二PLL电路130的方式对第二频率f2进行调节。当第二PLL电路130被适当锁定时，第二频率f2是第一频率f1的函数。在示例中，第二分频器134对第一频率f1进行M分频，第三分频器137对第二频率f2进行N分频，并且因此第二频率f2＝N/M×f1。
要注意的是，M和N可以是整数并且可以是分数。在示例中，M和N能够被调节。
在实施例中，第二VCO 136包括LC储能电路。LC储能电路的电感和/或电容能够基于第二控制电压被控制以调节第二振荡信号的第二频率f2。在另一实施例中，第二VCO 136包括具有在环中耦合在一起的多个延迟级的环形振荡器。延迟级的延迟能够基于第二控制电压被控制以对第二振荡信号的第二频率f2进行调节。
还要注意的是，LO电路102可以包括其它适当电路。在图1的示例中，LO电路102包括被配置为对第二振荡信号进行分频的第四分频器140。例如，第四分频器140可以对第二振荡信号进行二分频并且输出经分频的第二振荡信号。LO电路102能够将第二振荡信号或经分频的第二振荡信号作为具有本地振荡频率(fLO)的本地振荡信号(LO)提供至IC芯片100上的诸如PA 150之类的其它电路。
另外，在图1的示例中，LO电路102包括控制器160。在示例中，控制器160向第一分频器117、第二分频器134和第三分频器137提供控制信号以调节K、M和N。
根据本公开内容的方面，参考振荡信号可以从IC芯片100以外的源被提供，该源在示例中诸如外部晶体振荡器101。要注意的是，在另一示例中，参考信号能够从处于IC芯片100上的源被提供。第一PLL电路110被配置为具有相对小的带宽以拒绝可能随参考振荡信号进入IC芯片100的大部分抖动。在示例中，参考频率fR大约为40MHz，第一PLL电路110被配置为具有大约为参考频率fR的十分之一的带宽，诸如大约4MHz，以拒绝随参考振荡信号进入IC芯片100并且处于带宽之外的抖动。
另外，由于小的带宽，第一PLL 110不使得由第一VCO 116引入的快速抖动衰减。在实施例中，第一PLL 110被适当配置，以使得第一频率f1明显不同于PA 150的诸如本地频率(fLO)之类的操作频率以避免PA牵引(pulling)。例如，第一频率f1和本地频率fLO之间的差大于阈值。
通常，PA 150使用本地振荡信号作为载波信号。载波信号根据对应于数据速率的调制频率(fD)被调制以承载信息。在示例中，调制频率fD大约为10MHz。
当第一频率f1等于或接近于fLO时，由于PA 150具有大的输出功率，所以功率的一部分可以耦合至第一VCO 116，例如第一VCO 116的LC储能电路。因此，第一振荡信号的第一频率f1可以被牵引开至根据调制频率被调制的PA频率。由于第一PLL 110的例如大约4MHz的带宽小于大约为10MHz的调制频率，所以第一检测和控制电路115使得第一误差中具有调制频率的部分大幅衰减，并且因此第一VCO116中由于调制频率导致的抖动无法被校正。
在实施例中，当第一PLL 110被适当配置以使得第一频率f1明显不同于PA 150的本地振荡频率fLO时，功率的耦合至LC储能电路的部分不影响第一VCO 116的操作。
另外，根据本公开内容的方面，第二PLL 110被配置为具有相对大的带宽以拒绝PA牵引。在示例中，第一频率f1大约为数GHz，并且第二PLL 110被配置为具有大约为第一频率f1的十分之一的带宽，例如数百MHz。
在操作期间，PA 150功率的一部分可以耦合至第二VCO 136。假设，第二振荡信号的第二频率f2有时被牵引开至根据调制频率被调制的PA频率。由于第二PLL 130的例如数百MHz的带宽大于大约为10MHz的调制频率，所以第二检测和控制电路135使得第二误差中具有调制频率的部分通过以生成第二控制电压，并且因此第二VCO136中由于PA牵引导致的抖动能够被校正。
根据本公开内容的方面，LO电路102与相关实施方式相比节约了信号功率。在相关实施方式中，替代第二PLL 130而使用混频器。混频器生成两个频率分量，并且随后使用位于一个频率中心的LC储能电路来选择该频率分量并且拒绝其它频率分量。因此，一半的信号功率被浪费。
另外，LO电路102与相关实施方式相比实现了较低的杂散水平(spur level)。例如，相关实施方式依赖于LC储能电路来降低杂散水平。在示例中，片上LC储能电路可以具有大约为10的品质因数(Q)，并且杂散水平通常大于-30dBc。LO电路102的杂散水平独立于LC储能电路，并且取决于第二PLL 130的设计。在示例中，第二PLL 130能够轻易地实现-60dBc(以及甚至是-80dBc)。
在实施例中，由于LO电路102的杂散水平不依赖于LC储能电路，所以第二VCO 136使用比LC储能电路占据更小的硅面积的环形振荡器来实施。
另外，根据本公开内容的方面，LO电路102改善了用于调谐的灵活性。在实施例中，控制器160控制K、N和M，以避免针对多个无线电共存而在某个频率处生成杂散。在示例中，IC芯片100包括在不同的无线电频带中操作的另一功率放大器(未示出)。控制器160确定K、M和N的适当值，以避免与共存无线电之间的干扰，并且相应地调节K、N和M。
在另一实施例中，控制器160控制K、N和M以选择子带。在示例中，第一VCO 116具有调谐范围。控制器160对K进行控制以使得第二频率f2是子带的期望频率。在另一示例中，第一VCO 116能够被配置为具有减小的调谐范围以提高性能。控制器160对K、M和N进行控制以使得第二频率f2是子带的期望频率。在另一示例中，K是固定的，并且控制器160控制M和N以使得第二频率f2是子带的期望频率。
图2示出了根据本公开内容的实施例的用于配置LO电路102以生成本地振荡器信号的表格200。表格200包括示出第一频率f1的范围的第一列210、针对M的第二列220、针对N的第三列230、用于指示是否使用分频器140的第四列240以及示出本地振荡器频率fLO的范围的第五列250。
在图2的示例中，通过适当调谐第一频率f1、选择M和N的值并且配置分频器140(例如，表格200中的第一行和第二行)，LO电路102能够针对诸如802.11b/g、802.11a等不同无线通信协议生成本地振荡信号。另外，通过适当调谐第一频率f1、选择M和N的值(例如，表格200中的第二行和第三行)，LO电路102例如能够在不同子带中生成本地振荡信号以避免与共存无线电之间的干扰。
图3示出了概括根据本公开内容的实施例的在诸如LO电路102之类的LO电路中执行的过程示例的流程图。LO电路生成周期信号(本地振荡器信号)以便在功率放大器中使用。该过程在S301处开始，并且进行至S310。
在S310处，接收参考信号。在示例中，参考信号是参考振荡信号。在图1的示例中，处于IC芯片100之外的晶体振荡器101生成参考振荡信号。参考振荡信号随后经由诸如金属线、迹线、通孔等各种传导组件被提供至LO电路102。要注意的是，抖动可能随参考振荡信号进入IC芯片100。
在S320处，基于参考信号，由第一PLL电路生成第一振荡信号。在图1的示例中，第一PLL电路110接收参考振荡信号并且基于参考振荡信号生成第一振荡信号。在示例中，第一PLL电路110具有相对小的带宽以拒绝随参考振荡信号进入IC芯片100的大部分抖动。此外，在示例中，第一振荡信号和本地振荡器信号之间的频率差大于阈值，使得第一VCO 116的操作不受PA 150影响。
在S330处，基于第一振荡信号，由第二PLL电路生成第二振荡信号。在图1的示例中，第二PLL电路130接收第一振荡信号并且基于第一振荡信号生成第二振荡信号。在示例中，第二PLL电路130具有相对大的带宽，诸如大于PA 150中的调制频率。然后，PA牵引引发的抖动能够在第二PLL电路130中被拒绝。
在S340处，基于第二振荡信号，生成用于在功率放大器中使用的周期信号。在示例中，第二振荡信号被提供至功率放大器。在另一示例中，第二振荡信号被进一步处理(诸如被分频)，以生成第二振荡信号。随后，该过程进行至S399并且终止。
虽然已经结合其作为示例被提出的具体实施例对本公开内容的各方面进行了描述，但是可以对这些示例进行替换、修改和变化。因此，如本文所给出的实施例意在是说明性的而非限制性的。存在可以在不背离以下所给出的权利要求的范围的情况下进行的改变。

Claims (21)

1.一种本地振荡器(LO)电路，包括：
第一锁相环(PLL)电路，被配置为基于具有参考频率的参考信号生成具有第一频率的第一振荡信号；以及
第二PLL电路，被配置为接收所述第一振荡信号并且基于所述第一振荡信号生成具有第二频率的第二振荡信号。
2.根据权利要求1所述的LO电路，其中在功率放大器中使用的周期信号基于所述第二振荡信号被生成，并且所述第一振荡信号和所述周期信号之间的频率差大于阈值。
3.根据权利要求2所述的LO电路，其中所述第一PLL电路被配置为具有小于所述功率放大器中的调制频率的第一带宽，并且所述第二PLL电路被配置为具有大于所述功率放大器中的所述调制频率的第二带宽。
4.根据权利要求1所述的LO电路，其中所述第一PLL电路包括：
分频器，被配置为对所述第一振荡信号进行分频以生成反馈信号；
误差检测和控制电路，被配置为检测所述反馈信号和所述参考信号之间的误差并且基于所述误差生成控制电压；以及
压控振荡器，被配置为基于所述控制电压对所述第一频率进行调节。
5.根据权利要求4所述的LO电路，其中所述分频器是第一分频器，所述反馈信号是第一反馈信号，所述误差检测和控制电路是第一误差检测和控制电路，所述误差是第一误差，所述控制电压是第一控制电压，所述压控振荡器是第一压控振荡器，并且所述第二PLL电路包括：
第二分频器，被配置为对所述第一振荡信号进行分频；
第三分频器，被配置为对所述第二振荡信号进行分频以生成第二反馈信号；
第二误差检测和控制电路，被配置为检测所述第二反馈信号和经分频的所述第一振荡信号之间的第二误差，并且基于所述第二误差生成第二控制电压；以及
第二压控振荡器，被配置为基于所述第二控制电压对所述第二频率进行调节。
6.根据权利要求5所述的LO电路，进一步包括：
第四分频器，被配置为对所述第二振荡信号进行分频。
7.根据权利要求5所述的LO电路，进一步包括：
控制器，被配置为对所述第一分频器、所述第二分频器和所述第三分频器中的至少一个分频器进行控制以对所述第二频率进行调节。
8.根据权利要求1所述的LO电路，其中所述参考信号是参考振荡信号。
9.一种方法，包括：
接收具有参考频率的参考信号；
由第一锁相环(PLL)电路生成具有第一频率的、相位被锁定至所述参考信号的第一振荡信号；以及
由第二PLL电路生成具有第二频率的、相位被锁定至所述第一振荡信号的第二振荡信号。
10.根据权利要求9所述的方法，进一步包括：
基于所述第二振荡信号生成用于在功率放大器中使用的周期信号，所述第一振荡信号和所述周期信号之间的频率差大于阈值。
11.根据权利要求10所述的方法，其中
由具有小于所述功率放大器中的调制频率的第一带宽的所述第一PLL电路生成所述第一振荡信号；
由具有大于所述功率放大器中的所述调制频率的第二带宽的所述第二PLL电路生成所述第二振荡信号。
12.根据权利要求9所述的方法，其中由所述第一PLL电路生成具有所述第一频率的、相位被锁定至所述参考信号的所述第一振荡信号包括：
对所述第一振荡信号进行分频以生成反馈信号；
检测所述第一反馈信号和所述参考信号之间的误差；
基于所述误差生成控制电压；以及
对压控振荡器进行控制，所述压控振荡器基于所述控制电压生成所述第一振荡信号以对所述第一频率进行调节。
13.根据权利要求12所述的方法，其中所述反馈信号是第一反馈信号，所述误差是第一误差，所述控制电压是第一控制电压，所述压控振荡器是第一压控振荡器，并且由所述第二PLL电路生成具有所述第二频率的、相位被锁定至所述第一振荡信号的所述第二振荡信号包括：
对所述第一振荡信号进行分频；
对所述第二振荡信号进行分频以生成第二反馈信号；
检测所述第二反馈信号和经分频的所述第一振荡信号之间的第二误差；
基于所述第二误差生成第二控制电压；以及
对第二压控振荡器进行控制，所述第二压控振荡器基于所述第二控制电压生成所述第二振荡信号以对所述第二频率进行调节。
14.根据权利要求13所述的方法，进一步包括：
对所述第二振荡信号进行分频。
15.根据权利要求13所述的方法，进一步包括：
调节针对所述第一振荡信号和所述第二振荡信号的所述分频以对所述第二频率进行调节。
16.一种集成电路(IC)芯片，包括：
第一锁相环(PLL)电路，被配置为基于具有参考频率的参考信号生成具有第一频率的第一振荡信号；
第二PLL电路，被配置为接收所述第一振荡信号并且基于所述第一振荡信号生成具有第二频率的第二振荡信号；以及
功率放大器，被配置为基于以所述第二振荡信号为基础生成的周期信号进行操作，所述第一振荡信号和所述周期信号之间的频率差大于阈值。
17.根据权利要求16所述的IC芯片，其中所述第一PLL电路被配置为具有小于所述功率放大器中的调制频率的第一带宽，并且所述第二PLL电路被配置为具有大于所述功率放大器中的所述调制频率的第二带宽。
18.根据权利要求16所述的IC芯片，其中所述第一PLL电路包括：
分频器，被配置为对所述第一振荡信号进行分频以生成反馈信号；
误差检测和控制电路，被配置为检测所述反馈信号和所述参考信号之间的误差，并且基于所述误差生成控制电压；以及
压控振荡器，被配置为基于所述控制电压对所述第一频率进行调节。
19.根据权利要求18所述的IC芯片，其中所述分频器是第一分频器，所述反馈信号是第一反馈信号，所述误差检测和控制电路是第一误差检测和控制电路，所述误差是第一误差，所述控制电压是第一控制电压，所述压控振荡器是第一压控振荡器，并且所述第二PLL电路包括：
第二分频器，被配置为对所述第一振荡信号进行分频；
第三分频器，被配置为对所述第二振荡信号进行分频以生成第二反馈信号；
第二误差检测和控制电路，被配置为检测所述第二反馈信号和经分频的所述第一振荡信号之间的第二误差，并且基于所述第二误差生成第二控制电压；以及
第二压控振荡器，被配置为基于所述第二控制电压对所述第二频率进行调节。
20.根据权利要求19所述的IC芯片，进一步包括：
第四分频器，被配置为对所述第二振荡信号进行分频以生成所述周期信号。
21.根据权利要求19所述的IC芯片，进一步包括：
控制器，被配置为对所述第一分频器、所述第二分频器和所述第三分频器中的至少一个分频器进行控制以在一范围内对所述第二频率进行调节。
CN201380027186.3A 2012-04-12 2013-04-11 用于本地振荡器的方法和装置 Pending CN104350681A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261623188P 2012-04-12 2012-04-12
US61/623,188 2012-04-12
PCT/US2013/036104 WO2013155259A1 (en) 2012-04-12 2013-04-11 Method and apparatus for local oscillator

Publications (1)

Publication Number Publication Date
CN104350681A true CN104350681A (zh) 2015-02-11

Family

ID=48366560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380027186.3A Pending CN104350681A (zh) 2012-04-12 2013-04-11 用于本地振荡器的方法和装置

Country Status (3)

Country Link
US (1) US20130271229A1 (zh)
CN (1) CN104350681A (zh)
WO (1) WO2013155259A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728806A (zh) * 2017-10-31 2019-05-07 恩智浦有限公司 包括锁相回路的设备
CN113632395A (zh) * 2019-03-29 2021-11-09 华为技术有限公司 一种信号处理装置及信号处理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101467547B1 (ko) * 2013-08-30 2014-12-01 포항공과대학교 산학협력단 주입 고정식 디지털 주파수 신시사이저 회로
US9866222B2 (en) 2015-01-14 2018-01-09 Infineon Technologies Ag System and method for synchronizing multiple oscillators using reduced frequency signaling
US10680623B2 (en) 2018-04-17 2020-06-09 Huawei Technologies Co., Ltd. System for coherent distribution of oscillator signal
CN112953516B (zh) * 2021-01-27 2022-09-09 浙江大学 一种低功耗小数分频锁相环电路
US11323126B1 (en) * 2021-04-28 2022-05-03 Delphi Technologies Ip Limited Dual oscillator partial-networking controller area network clock generator using a precision resistor reference

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060217077A1 (en) * 2002-10-14 2006-09-28 Philippe Cathelin Radio frequency device with null or quasi-null intermediate frequency minimizing interfering frequency modulation applied to an integrated local oscillator
CN101228695A (zh) * 2005-07-21 2008-07-23 艾利森电话股份有限公司 用于收发器频率合成的方法及装置
US20090156149A1 (en) * 2007-12-14 2009-06-18 Broadcom Corporation Multi-mode transmit and receive PLL
US7848266B2 (en) * 2008-07-25 2010-12-07 Analog Devices, Inc. Frequency synthesizers for wireless communication systems
US20110148484A1 (en) * 2009-12-22 2011-06-23 Massachusetts Institute Of Technology Phase-locked loop frequency synthesizer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144254A (en) * 1991-09-30 1992-09-01 Wilke William G Dual synthesizer including programmable counters which are controlled by means of calculated input controls
KR0143023B1 (ko) * 1994-08-03 1998-08-01 김광호 디지탈 무선전화기의 송수신 신호처리 회로
US6104222A (en) * 1997-12-17 2000-08-15 Sony Corporation Flexible phase locked loop system
US7224948B1 (en) * 2000-01-11 2007-05-29 Hitachi, Ltd. Transmitter and radio communication terminal using the same
US6763474B1 (en) * 2000-08-03 2004-07-13 International Business Machines Corporation System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes
JP2002252559A (ja) * 2001-02-23 2002-09-06 Rohm Co Ltd 基準クロック生成システム
JP2004072714A (ja) * 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム
US6833764B1 (en) * 2002-12-16 2004-12-21 Advanced Micro Devices, Inc. Apparatus and method for synthesizing a frequency using vernier dividers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060217077A1 (en) * 2002-10-14 2006-09-28 Philippe Cathelin Radio frequency device with null or quasi-null intermediate frequency minimizing interfering frequency modulation applied to an integrated local oscillator
CN101228695A (zh) * 2005-07-21 2008-07-23 艾利森电话股份有限公司 用于收发器频率合成的方法及装置
US20090156149A1 (en) * 2007-12-14 2009-06-18 Broadcom Corporation Multi-mode transmit and receive PLL
US7848266B2 (en) * 2008-07-25 2010-12-07 Analog Devices, Inc. Frequency synthesizers for wireless communication systems
US20110148484A1 (en) * 2009-12-22 2011-06-23 Massachusetts Institute Of Technology Phase-locked loop frequency synthesizer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728806A (zh) * 2017-10-31 2019-05-07 恩智浦有限公司 包括锁相回路的设备
CN109728806B (zh) * 2017-10-31 2024-03-05 恩智浦有限公司 包括锁相回路的设备
CN113632395A (zh) * 2019-03-29 2021-11-09 华为技术有限公司 一种信号处理装置及信号处理方法

Also Published As

Publication number Publication date
US20130271229A1 (en) 2013-10-17
WO2013155259A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN104350681A (zh) 用于本地振荡器的方法和装置
US5568098A (en) Frequency synthesizer for use in radio transmitter and receiver
US10904047B2 (en) Technique for crosstalk reduction
CN104135280B (zh) 一种谐波发生加混频的频率源电路
US20060033546A1 (en) Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions
US8498583B2 (en) Signal receiving apparatus, signal receiving method and electronic apparatus
US8013681B2 (en) Wide spectrum radio transmit architecture
US7949072B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
CN105406864A (zh) 一种宽带高速跳频频率合成器及其工作方法
CN1985436A (zh) 无牵引lo产生系统和方法
CN102217399B (zh) 用于生成载频信号的方法和设备
CN101383614B (zh) Pll滤波器
CN105634410A (zh) 射频下变频通道装置
TWI408907B (zh) 操作於複數不同頻帶之發射裝置及相關的方法
CN211239828U (zh) 一种X波段10Hz步进低杂散频率源
CN107181477B (zh) 一种新型的频率生成器
EP1215822A1 (en) Radio transmission device and method for aligning parameters thereof
JP2010109831A (ja) Ｐｌｌ過渡応答制御システムおよびｐｌｌ過渡応答制御方法
CN105763188B (zh) 改善发射机射频指标的方法和装置
TWI652905B (zh) 本地振盪器的裝置與方法
JP3786558B2 (ja) 半導体集積回路及び無線通信機器
WO2014078311A2 (en) Frequency synthesis using a phase locked loop
KR19990061629A (ko) 록킹 시간 단축을 위한 위상동기루프장치
CN102082758B (zh) 操作于多个不同频带的发射装置及相关的方法
CN116414181A (zh) 宽频带捷变源及信号模拟器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211

RJ01 Rejection of invention patent application after publication