CN107181477B - 一种新型的频率生成器 - Google Patents

一种新型的频率生成器 Download PDF

Info

Publication number
CN107181477B
CN107181477B CN201710331040.8A CN201710331040A CN107181477B CN 107181477 B CN107181477 B CN 107181477B CN 201710331040 A CN201710331040 A CN 201710331040A CN 107181477 B CN107181477 B CN 107181477B
Authority
CN
China
Prior art keywords
frequency
driving circuit
signal driving
signal
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710331040.8A
Other languages
English (en)
Other versions
CN107181477A (zh
Inventor
冯海刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Graduate School Tsinghua University
Original Assignee
Shenzhen Graduate School Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Graduate School Tsinghua University filed Critical Shenzhen Graduate School Tsinghua University
Priority to CN201710331040.8A priority Critical patent/CN107181477B/zh
Publication of CN107181477A publication Critical patent/CN107181477A/zh
Application granted granted Critical
Publication of CN107181477B publication Critical patent/CN107181477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Abstract

本发明公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，晶体振荡器用于产生参考时钟信号；锁相环用于产生以参考时钟信号为基准的输出频率信号；接收机本振信号驱动电路中设置有混频器，混频器用于将参考时钟信号与输出频率信号进行混频得到混频信号，以使接收机本振信号驱动电路根据混频信号来产生支持FDD系统的下行频率；发射机本振信号驱动电路用于根据输出频率信号来产生支持FDD系统的上行频率。本发明提出的新型的频率生成器，只需要一个锁相环即可产生支持FDD系统的上下行频率，降低芯片面积和功耗。

Description

一种新型的频率生成器
技术领域
本发明涉及一种新型的频率生成器。
背景技术
现有的频率生成器在应用在FDD(频分复用)系统中，为产生支持FDD系统的上下行频率，需要分别设计RXPLL(接收机锁相环)和TXPLL(发射机锁相环)，以通过RXPLL和TXPLL分别产生FDD系统中的上下行频率。由于PLL(锁相环)的电路设计复杂，成本和功耗都较高，因此现有的频率生成器需要设计的芯片面积和功耗的开销都较大。
以上背景技术内容的公开仅用于辅助理解本发明的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
为解决上述技术问题，本发明提出一种新型的频率生成器，只需要一个锁相环即可产生支持FDD系统的上下行频率，降低芯片面积和功耗。
为了达到上述目的，本发明采用以下技术方案：
本发明公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：
所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述接收机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述接收机本振信号驱动电路；
所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；
所述接收机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述接收机本振信号驱动电路根据所述混频信号来产生支持FDD系统的下行频率；
所述发射机本振信号驱动电路用于根据所述输出频率信号来产生支持FDD系统的上行频率。
优选地，所述接收机本振信号驱动电路中还设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。
优选地，所述接收机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述接收机本振信号驱动电路的输出端处。
优选地，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述接收机本振信号驱动电路的输出端处。
优选地，所述混频器为有源混频器或无源混频器；优选地，支持所述FDD系统的上行频率和下行频率的频差固定。
本发明还公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：
所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述发射机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述发射机本振信号驱动电路；
所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；
所述接收机本振信号驱动电路用于根据所述输出频率信号来产生支持FDD系统的下行频率；
所述发射机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述发射机本振信号驱动电路根据所述混频信号来产生支持FDD系统的上行频率。
优选地，所述接收机本振信号驱动电路中设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路还设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。
优选地，所述发射机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述发射机本振信号驱动电路的输出端处。
优选地，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述发射机本振信号驱动电路的输出端处。
优选地，所述混频器为有源混频器或无源混频器；优选地，支持所述FDD系统的上行频率和下行频率的频差固定。
与现有技术相比，本发明的有益效果在于：本发明的新型的频率生成器通过通过在锁相环上设计需要的参考时钟信号，并在输入参考时钟信号的本振信号驱动电路中设置混频器，可以直接省去一个锁相环，通过一个锁相环即产生了支持FDD系统的上下行频率，从而降低芯片面积和功耗。
在优选的方案中，通过陷波滤波器可以抑制掉混频得到的不需要的频率信号，并通过在陷波滤波器中设置可调电容，可以根据情况来改变陷波的频率点，使该频率生成器的使用范围更广泛。
附图说明
图1是本发明优选实施例的新型频率生成的结构示意图；
图2是图1的结构的详细示意图；
图3是图2中的陷波滤波器的结构示意图。
具体实施方式
下面对照附图并结合优选的实施方式对本发明作进一步说明。
本发明的一个实施例公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：晶体振荡器用于产生参考时钟信号，晶体振荡器的输出端连接锁相环和接收机本振信号驱动电路的输入端以将参考时钟信号输送给锁相环和接收机本振信号驱动电路；锁相环用于产生以参考时钟信号为基准的输出频率信号，锁相环的输出端连接接收机本振信号驱动电路和发射机本振信号驱动电路的输入端以将输出频率信号输送给接收机本振信号驱动电路和发射机本振信号驱动电路；接收机本振信号驱动电路中设置有混频器，混频器用于将参考时钟信号与输出频率信号进行混频得到混频信号，以使接收机本振信号驱动电路根据混频信号来产生支持FDD系统的下行频率；发射机本振信号驱动电路用于根据输出频率信号来产生支持FDD系统的上行频率。
进一步地，接收机本振信号驱动电路中还设有接收机分频器，接收机分频器连接在接收机本振信号驱动电路的输出端处；发射机本振信号驱动电路设有发射机分频器，发射机分频器连接在发射机本振信号驱动电路的输出端处。接收机本振信号驱动电路中还设有陷波滤波器，陷波滤波器连接在接收机本振信号驱动电路的输出端处；其中陷波滤波器包括相互串联连接的电感和可调电容，可调电容的另一端接地，电感的另一端连接在接收机本振信号驱动电路的输出端处。混频器为有源混频器或无源混频器；支持FDD系统的上行频率和下行频率的频差固定。
本发明的另一个实施例公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：晶体振荡器用于产生参考时钟信号，晶体振荡器的输出端连接锁相环和发射机本振信号驱动电路的输入端以将参考时钟信号输送给锁相环和发射机本振信号驱动电路；锁相环用于产生以参考时钟信号为基准的输出频率信号，锁相环的输出端连接接收机本振信号驱动电路和发射机本振信号驱动电路的输入端以将输出频率信号输送给接收机本振信号驱动电路和发射机本振信号驱动电路；接收机本振信号驱动电路用于根据输出频率信号来产生支持FDD系统的下行频率；发射机本振信号驱动电路中设置有混频器，混频器用于将参考时钟信号与输出频率信号进行混频得到混频信号，以使发射机本振信号驱动电路根据混频信号来产生支持FDD系统的上行频率。
进一步地，接收机本振信号驱动电路中设有接收机分频器，接收机分频器连接在接收机本振信号驱动电路的输出端处；发射机本振信号驱动电路还设有发射机分频器，发射机分频器连接在发射机本振信号驱动电路的输出端处。发射机本振信号驱动电路中还设有陷波滤波器，陷波滤波器连接在发射机本振信号驱动电路的输出端处；其中陷波滤波器包括相互串联连接的电感和可调电容，可调电容的另一端接地，电感的另一端连接在发射机本振信号驱动电路的输出端处。混频器为有源混频器或无源混频器；支持FDD系统的上行频率和下行频率的频差固定。
结合图1和图2所示，本发明优选实施例的新型的频率生成器，包括晶体振荡器(XO)1、一个锁相环(PLL)2、接收机本振信号驱动电路3、发射机本振信号驱动电路4；其中晶体振荡器1用于产生参考时钟信号Fref，晶体振荡器1的输出端连接锁相环2和接收机本振信号驱动电路3的输入端以将参考时钟信号Fref输送给锁相环2和接收机本振信号驱动电路3；锁相环2用于产生以参考时钟信号Fref为基准的输出频率信号Fvco，锁相环2的输出端连接接收机本振信号驱动电路3和发射机本振信号驱动电路4的输入端以将输出频率信号Fvco输送给接收机本振信号驱动电路3和发射机本振信号驱动电路4；接收机本振信号驱动电路3中设置有混频器311，混频器311用于将参考时钟信号Fref与输出频率信号Fvco进行混频得到混频信号，以使接收机本振信号驱动电路3根据混频信号来产生支持FDD系统的下行频率；发射机本振信号驱动电路4用于根据输出频率信号Fvco来产生支持FDD系统的上行频率。
具体地，接收机本振信号驱动电路3包括接收机驱动放大器(RXLO)31和接收机分频器(RXDIV)32，接收机驱动放大器31的输出端连接接收机分频器32的输入端，在接收机驱动放大器31中设置有混频器311和陷波滤波器312，混频器311连接在接收机驱动放大器31的输入端处，陷波滤波器312连接在接收机驱动放大器31的输出端处，其中混频器311可以选用有源混频器或者无源混频器，结合图3所示，陷波滤波器312包括相互串联连接的电感3121和可调电容3122，可调电容3122的另一端接地，电感3121的另一端的端头a和端头b分别连接在接收机驱动放大器31的输出端处；发射机本振信号驱动电路4包括发射机驱动放大器(TXLO)41和发射机分频器(TXDIV)42，发射机驱动放大器41的输出端连接发射机分频器42的输入端。
本发明优选实施例的频率生成器中，锁相环2由鉴相器、电荷泵、环路滤波器、压控振荡器(VCO)、分频器和分频器逻辑控制单元组成，锁相环2产生的输出频率信号Fvco(高频信号)经分频器多次分频后与参考时钟信号Fref相同步，从而可以将输出信频率号Fvco准确地锁定在需要的频率点，同时提高噪声频谱特性；锁相环2的输出频率信号Fvco也可以分为输出频率差分信号Fvco+和Fvco-，作为接收机本振信号驱动电路3和发射机本振信号驱动电路4的输入信号。一方面，发射机驱动放大器41将输出频率差分信号Fvco+和Fvco-进行驱动并输送到发射机分频器42，以产生支持FDD系统的上行的同相位TX_I的差分信号和正交相位TX_Q的差分信号；另一方面，输出频率差分信号Fvco+和Fvco-以及参考时钟信号Fref同时作为接收机驱动放大器31的输入信号，首先通过混频器311将输出频率信号Fvco与参考时钟信号Fref进行混频会产生Fvco+Fref和Fvco-Fref两个频率，然后再经过陷波滤波器312将不需要的频率抑制掉，最后将系统需要的频率输送至接收机分频器32，以产生支持FDD系统的下行的同相位RX_I的差分信号和正交相位RX_Q的差分信号。
在另一些实施例中，晶体振荡器1的输出端也可以连接锁相环2和发射机本振信号驱动电路4的输入端以将参考时钟信号Fref输送给锁相环2和发射机本振信号驱动电路4，即参考时钟信号Fref作为发射机本振信号驱动电路4的输入信号，而接收机本振信号驱动电路3直接使用锁相环2的输出频率信号Fvco，在实际使用过程中可以根据情况来决定如何设置。本发明的新型的频率生成器尤其适用于上行频率和下行频率的频差固定的FDD系统，或者窄带信号的FDD系统。本发明的新型的频率生成器，通过在一个锁相环中设计所需要的参考时钟信号Fref，实现仅需要一个锁相环就能够同时产生支持FDD系统的上下行频率，从而降低芯片面积成本和功耗，在实际应用中，具有深远的意义。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (12)

1.一种新型的频率生成器，其特征在于，用于产生支持FDD系统的上下行频率，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：
所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述接收机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述接收机本振信号驱动电路；
所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；
所述接收机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述接收机本振信号驱动电路根据所述混频信号来产生支持FDD系统的下行频率；
所述发射机本振信号驱动电路用于根据所述输出频率信号来产生支持FDD系统的上行频率。
2.根据权利要求1所述的频率生成器，其特征在于，所述接收机本振信号驱动电路中还设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。
3.根据权利要求1所述的频率生成器，其特征在于，所述接收机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述接收机本振信号驱动电路的输出端处。
4.根据权利要求3所述的频率生成器，其特征在于，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述接收机本振信号驱动电路的输出端处。
5.根据权利要求1至4任一项所述的频率生成器，其特征在于，所述混频器为有源混频器或无源混频器。
6.根据权利要求1至4任一项所述的频率生成器，其特征在于，支持所述FDD系统的上行频率和下行频率的频差固定。
7.一种新型的频率生成器，其特征在于，用于产生支持FDD系统的上下行频率，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：
所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述发射机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述发射机本振信号驱动电路；
所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；
所述接收机本振信号驱动电路用于根据所述输出频率信号来产生支持FDD系统的下行频率；
所述发射机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述发射机本振信号驱动电路根据所述混频信号来产生支持FDD系统的上行频率。
8.根据权利要求7所述的频率生成器，其特征在于，所述接收机本振信号驱动电路中设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路还设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。
9.根据权利要求7所述的频率生成器，其特征在于，所述发射机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述发射机本振信号驱动电路的输出端处。
10.根据权利要求9所述的频率生成器，其特征在于，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述发射机本振信号驱动电路的输出端处。
11.根据权利要求7至10任一项所述的频率生成器，其特征在于，所述混频器为有源混频器或无源混频器。
12.根据权利要求7至10任一项所述的频率生成器，其特征在于，支持所述FDD系统的上行频率和下行频率的频差固定。
CN201710331040.8A 2017-05-11 2017-05-11 一种新型的频率生成器 Active CN107181477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710331040.8A CN107181477B (zh) 2017-05-11 2017-05-11 一种新型的频率生成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710331040.8A CN107181477B (zh) 2017-05-11 2017-05-11 一种新型的频率生成器

Publications (2)

Publication Number Publication Date
CN107181477A CN107181477A (zh) 2017-09-19
CN107181477B true CN107181477B (zh) 2020-07-03

Family

ID=59832173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710331040.8A Active CN107181477B (zh) 2017-05-11 2017-05-11 一种新型的频率生成器

Country Status (1)

Country Link
CN (1) CN107181477B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842616B (zh) * 2023-02-27 2023-06-30 成都九洲迪飞科技有限责任公司 一种用于远程通信的宽带接收机与发射机同步通信系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038686A (ko) * 1995-04-13 1996-11-21 김광호 단일 주파수에 의한 신호 송수신회로
CN1838539A (zh) * 2006-04-24 2006-09-27 南京东大宽带通信技术有限公司 Ofdm系统中频率合成器的应用方法
CN201042006Y (zh) * 2007-06-07 2008-03-26 杭州中科微电子有限公司 单片集成的低功耗2.4GHz收发芯片
KR101614127B1 (ko) * 2010-02-03 2016-04-20 삼성전자주식회사 주파수 신호 생성 장치
CN102445699A (zh) * 2011-10-18 2012-05-09 上海迦美信芯通讯技术有限公司 共享射频前端的双通道导航射频接收机系统架构
CN102664684B (zh) * 2012-04-23 2015-04-08 电子科技大学 一种60GHz RoF接入系统的无线终端收发机
CN105099440B (zh) * 2014-05-22 2018-03-20 北京大学深圳研究生院 一种基于锁相环的收发机及通信方法
KR102210324B1 (ko) * 2014-12-03 2021-02-01 삼성전자주식회사 디지털 위상 고정 루프 및 그 동작방법
CN105119610A (zh) * 2015-05-26 2015-12-02 芜湖航飞科技股份有限公司 一种双通道接收系统
CN105223555B (zh) * 2015-09-22 2017-12-26 北京理工雷科电子信息技术有限公司 一种宽带低噪声调频信号源

Also Published As

Publication number Publication date
CN107181477A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
CN105187060B (zh) 一种低相位噪声的锁相环电路及其实现方法
EP2391036B1 (en) Spectrum spreaders including tunable filters and related devices and methods
JP5829264B2 (ja) 周波数逓倍トランシーバ
CN104135280B (zh) 一种谐波发生加混频的频率源电路
CN103490777B (zh) 低杂散频率合成器
CN105406864B (zh) 一种宽带高速跳频频率合成器及其工作方法
CN101136631B (zh) 频率合成器及其频率合成方法
CN103219945B (zh) 一种带有奇次谐波抑制机制的注入锁定二倍频器
CN104467835A (zh) 一种具有捷变频和低相噪的频率源
CN104350681A (zh) 用于本地振荡器的方法和装置
CN1985436A (zh) 无牵引lo产生系统和方法
CN107181477B (zh) 一种新型的频率生成器
CN205320060U (zh) 一种宽带高速跳频频率合成器
CN101383614B (zh) Pll滤波器
CN106888015B (zh) 一种宽带捷变频毫米波频率综合器
CN108075791B (zh) 无线发射机和无线通信芯片
KR101298621B1 (ko) Fmcw 주파수 합성기 및 그것의 제어 방법
CN215818135U (zh) 跳频频率源及通信装置
CN211239828U (zh) 一种X波段10Hz步进低杂散频率源
KR101200081B1 (ko) 다단 하모닉 믹서를 이용한 초고주파 ｉ/ｑ 송수신기
CN204615807U (zh) 一种数字锁相倍频装置
CN202395753U (zh) 100MHz～850MHz宽带激励信号源
CN103490770B (zh) 一种基于c波段连续波应答机的快速锁定装置
KR101437404B1 (ko) 주파수 합성 장치 및 방법
CN111490782A (zh) 直接上变频发射机的上变频器及上变频方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant