TWI652905B

TWI652905B - 本地振盪器的裝置與方法

Info

Publication number: TWI652905B
Application number: TW102113091A
Authority: TW
Inventors: 高翔; 林奇宏; 林利
Original assignee: 巴貝多商馬維爾國際貿易有限公司
Priority date: 2013-04-12
Filing date: 2013-04-12
Publication date: 2019-03-01
Also published as: TW201440440A

Abstract

本發明係提供具有第一鎖相迴路(PLL)電路及第二鎖相迴路(PLL)電路的本地振盪器(LO)電路。第一鎖相迴路(PLL)電路基於具有參考頻率的參考訊號產生具有第一頻率的第一振盪訊號。第二鎖相迴路(PLL)電路接收第一振盪訊號，並基於第一振盪訊號產生具有第二頻率的第二振盪訊號。

Description

本地振盪器的裝置與方法

相關申請案的相互參照

本案揭露的內容主張於2012年4月12日申請的美國第61/623,188號臨時專利申請案「對於無線收發器的彈性本地振盪器產生方案」的優先權，該臨時專利申請案所揭露的整體內容併入於此以作為參考。

本發明係關於一種本地振盪器的裝置與方法。

本文提供的先前技術描述的目的是呈現本案之一般背景。發明人的工作、於此先前技術部分所描述的工作，以及各種不能作為申請時先前技術之描述，並非明示亦非暗示地承認為本發明之先前技術。

許多電路，如無線收發器、數據轉換器、有線光學序列數據通訊鏈路、處理器等，係基於週期訊號進行操作。一般而言，週期訊號可藉本地振盪器電路產生。例如，本地振盪器電路包括鎖相迴路(PLL)電路，基於參考振盪訊號產生具有相對高頻的振盪訊號。參考振盪訊號可由晶體振盪器產生，且具有相對低的頻率。

本發明觀點係提供本地振盪器(LO)電路，其包括第一鎖相迴路(PLL)電路及第二鎖相迴路(PLL)電路。第一鎖相迴路(PLL)電路基於具有參考頻率之參考訊號產生具有第一頻率之第一振盪訊號。第二鎖相迴路(PLL)電路接收第一振盪訊號，並基於第一振盪訊號產生具有第二頻率之第二振盪訊號。在一實施例中，參考訊號是一參考振盪訊號。

在一實施例中，用於功率放大器之週期訊號係基於第二振盪訊號所產生，且第一振盪訊號及週期訊號間之頻率差係大於閥值。在一實施例中，第一鎖相迴路(PLL)電路具有小於功率放大器中之調變頻率的第一頻寬，且第二鎖相迴路(PLL)電路具有大於功率放大器中之調變頻率的第二頻寬。

在一實施例中，第一鎖相迴路(PLL)電路包括第一分頻器、第一誤差偵測控制電路以及第一電壓控制振盪器。第一分頻器係將第一振盪訊號分頻，以產生第一回饋訊號。第一誤差偵測控制電路係偵測第一回饋訊號與參考訊號間之第一相位/頻率誤差，並基於第一相位/頻率誤差產生第一控制電壓。第一電壓控制振盪器係根據第一控制電壓來調整第一頻率。

另外，在一實施例中，第二鎖相迴路(PLL)電路包括第二分頻器、第三分頻器、第二誤差偵測控制電路以及第二電壓控制振盪器。第二分頻器係將第一振盪訊號分頻。第三分頻器係將第二振盪訊號分頻，以產生第二回饋訊號。第二誤差偵測控制電路係偵測第二回饋訊號與分頻的第一振盪訊號間之第二相位/頻率誤差，並基於第二相位/頻率誤差產生第二控制電壓。第二電壓控制振盪器係根據第二控制電壓來調整第二頻率。

在一實施例中，本地振盪器(LO)電路包括將第二振盪訊號分頻的第四分頻器。

根據本發明的一觀點，本地振盪器(LO)電路包括控制器，其控制第一分頻器、第二分頻器及第三分頻器至少之一，以調整第二頻率。

本發明觀點係提供一種方法。該方法包括接收具有參考頻率之參考訊號，藉由第一鎖相迴路(PLL)電路產生具有鎖定參考訊號相位之第一頻率的第一振盪訊號，以及藉由第二鎖相迴路(PLL)電路產生具有鎖定第一振盪訊號相位之第二頻率的第二振盪訊號。

本發明觀點係提供一種積體電路(IC)晶片，其包括第一鎖相迴路(PLL)電路、第二鎖相迴路(PLL)電路以及功率放大器。第一鎖相迴路(PLL)電路基於具有參考頻率之參考訊號產生具有第一頻率之第一振盪訊號。第二鎖相迴路(PLL)電路接收第一振盪訊號，並基於第一振盪訊號產生具有第二頻率之第二振盪訊號。功率放大器係基於第二振盪訊號產生的週期訊號來運作，且第一振盪訊號與週期訊號間之頻率差係大於閥值。

100‧‧‧積體電路(IC)晶片

101‧‧‧晶體振盪器

102‧‧‧本地振盪器(LO)電路

110‧‧‧第一鎖相迴路(PLL)電路

115‧‧‧第一誤差偵測控制電路

116‧‧‧第一電壓控制振盪器(VCO)

117‧‧‧第一分頻器

130‧‧‧第二鎖相迴路(PLL)電路

134‧‧‧第二分頻器

135‧‧‧第二誤差偵測控制電路

136‧‧‧第二電壓控制振盪器(VCO)

137‧‧‧第三分頻器

140‧‧‧第四分頻器

150‧‧‧功率放大器(PA)

160‧‧‧控制器

200‧‧‧表格

210‧‧‧第一欄

220‧‧‧第二欄

230‧‧‧第三欄

240‧‧‧第四欄

250‧‧‧第五欄

f₁‧‧‧第一頻率

f₂‧‧‧第二頻率

f₃‧‧‧第三頻率

f_R‧‧‧參考頻率

本發明作為範例的各種實施例將參考以下附圖詳細描述，其中，類似的符號參照類似的元件，且其中：圖1為根據本發明之一實施例之積體電路(IC)晶片實例100之方塊圖；圖2為根據本發明之一實施例產生本地振盪器訊號之表格；圖3為根據本發明之一實施例概述程序實例300之流程圖。

圖1為根據本發明之一實施例之積體電路(IC)晶片實例100之方塊圖。IC晶片100包括本地振盪器(LO)電路，其針對IC晶片100上的其他電路，例如功率放大器(PA)150等產生週期訊號。LO電路102包括第一鎖相迴路(PLL)電路110和第二鎖相迴路(PLL)電路130。第一鎖相迴路(PLL)電路110基於參考訊號，例如具有參考頻率(f_R)之參考振盪訊號，以產生具有第一頻率(f₁)之第一振盪訊號。第二鎖相迴路(PLL)電路接收第一振盪訊號，並基於第一振盪訊號產生具有第二頻率(f₂)之第二振盪訊號。這些元件如圖1所示地耦接在一起。值得注意的是，在另一實施例中，在IC晶片100上的元件可在多個IC晶片上實現，且這些元件可跨越多個IC晶片而耦接在一起。

具體而言，在圖1的實施例中，第一鎖相迴路(PLL)電路110包括第一誤差偵測控制電路115、第一電壓控制振盪器(VCO)116及第一分頻器117。第二PLL電路130包括第二分頻器134、第二誤差偵測控制電路135、第二電壓控制振盪器(VCO)136及第三分頻器137。這些元件如圖1所示地耦接在一起。

在一實施例中，第一誤差偵測控制電路115接收參考振盪訊號和第一分頻器117產生的第一回饋訊號。第一分頻器117藉由分頻第一振盪訊號而產生第一回饋訊號。因此，第一回饋訊號的頻率和相位與第一振盪訊號的頻率和相位相關。第一誤差偵測控制電路115偵測參考振盪訊號和第一回饋訊號之間的第一頻率或相位誤差，並基於第一誤差產生第一控制電壓。值得注意的是，第一誤差偵測控制電路115可以通過各種技術來實現。在圖1的實施例中，第一誤差偵測控制電路115是由相位/頻率偵測器(PFD)，充電幫浦(CP)及低通濾波器(LPF)的組合來實現。

第一控制電壓提供到第一電壓控制振盪器(VCO)116，以減少第一誤差及鎖定第一鎖相迴路(PLL)110的方式來調整第一頻率f₁。當第一鎖相迴路(PLL)110被適當地鎖定，第一頻率f₁是參考頻率f_R的倍數。在一實施例中，分頻器117將第一頻率除以K，因此第一頻率f₁=K×f_R。

值得注意的是，K可以是整數，也可以是分數，例如假分數等。在一個實施例中，K可以調整，使得第一頻率f₁會根據K值改變。

在一實施例中，第一電壓控制振盪器(VCO)116包括LC儲能電路。LC儲能電路的電感及/或電容可基於第一控制電壓來控制，以調整第一振盪訊號的第一頻率f₁。在另一實施例中，第一電壓控制振盪器(VCO)116包括具有耦合在環形電路中之複數延遲級的環形振盪器。延遲級的延遲可基於第一控制電壓來控制，以調整第一振盪訊號的第一頻率f₁。在一實施例中，第一電壓控制振盪器(VCO)116具有調諧範圍，且第一振盪訊號的品質，如訊噪比，係與調諧範圍有關。舉例而言，當調諧範圍小時，第一振盪訊號具有相對較高的訊噪比。

另外，第二分頻器134以M值將第一振盪訊號分頻，以產生分頻的第一振盪訊號。第二誤差偵測控制電路135接收分頻的第一振盪訊號及第三分頻器137產生的第二回饋訊號。第三分頻器137藉由分頻第二振盪訊號產生第二回饋訊號。因此，第二回饋訊號的頻率和相位與第二振盪訊號的頻率和相位相關。第二誤差偵測控制電路135偵測第二回饋訊號和分頻的第一振盪訊號之間的第二頻率或相位誤差，並基於第二誤差產生第二控制電壓。值得注意的是，第二誤差偵測控制電路135可以通過各種技術來實現。在圖1的實施例中，第二誤差偵測控制電路135是由相位/頻率偵測器(PFD)，充電幫浦(CP)及低通濾波器(LPF)的組合來實現。

第二控制電壓提供到第二電壓控制振盪器(VCO)136，以減少第二誤差及鎖定第二鎖相迴路(PLL)電路130的方式來調整第二頻率f₂。當第二鎖相迴路(PLL)130被適當地鎖定，第二頻率f₂是第一頻率f₁的函數。在一實施例中，第二分頻器134以M值將第一頻率f₁分頻，第三分頻器137以N值將第二頻率f₂分頻，因此第二頻率f₂=N/M×f₁。

值得注意的是，M和N可以是整數，也可以是分數。在一實施例中，M和N是可調整的。

在一實施例中，第二電壓控制振盪器(VCO)136包括LC儲能電路。LC儲能電路的電感及/或電容可基於第二控制電壓來控制，以調整第二振盪訊號的第二頻率f₂。在另一實施例中，第二電壓控制振盪器(VCO)136包括具有耦合在環形電路中之複數延遲級的環形振盪器。延遲級的延遲可基於第二控制電壓來控制，以調整第二振盪訊號的第二頻率f₂。

另需注意的是，本地振盪器(LO)電路102可包括其他合適的電路。在圖1的實施例中，本地振盪器(LO)電路102包括分頻第二振盪訊號的第四分頻器140。例如，第四分頻器140可以2將第二振盪訊號分頻，並輸出分頻的的第二振盪訊號。本地振盪器(LO)電路102可將第二振盪訊號或分頻的第二振盪訊號作為具有本地振盪頻率(f_LO)的本地振盪訊號(LO)提供到IC晶片100上的其他電路，如功率放大器150。

另外，在圖1的實施例中，本地振盪器(LO)電路102包括控制器160。控制器160提供控制訊號到第一分頻器117、第二分頻器134及第三分頻器137，以調整如K、M及N。

根據本發明觀點，參考振盪訊號可從IC晶片100外的來源所提供，例如從外部晶體振盪器101。需注意的是，在另一個實例中，參考訊號可從IC晶片100上的來源所提供。第一鎖相迴路(PLL)電路110具有相對小的頻寬以抵制可能隨參考振盪訊號進入IC晶片100的大部分訊號抖動。在一個實例中，參考頻率f_R是在40MHz的數量級，第一鎖相迴路(PLL)電路110具有約參考頻率f_R十分之一的頻寬，例如約4MHz，以抵制隨參考振盪訊號進入IC晶片100且位於頻寬以外的訊號抖動。

此外，因為小的頻寬，第一鎖相迴路(PLL)110不會快速衰減第一電壓控制振盪器(VCO)116引入的訊號抖動。在一實施例中，第一鎖相迴路(PLL)110是適合的配置，使得第一頻率f₁與操作頻率(如功率放大器150的本地頻率(f_LO))顯著不同，以避免功率放大器拉移。舉例而言，第一頻率f₁和本地頻率f_LO之間的差異大於閾值。

一般說來，功率放大器150使用本地振盪訊號作為載波訊號。載波訊號是根據對應資料速率的調變頻率(f_D)來調變以攜帶訊息。在一實施例中，調變頻率f_D大約是10MHz。

當第一頻率f₁等於或接近f_LO，因為功率放大器150具有大的輸出功率，電源的一部分會耦合到第一電壓控制振盪器(VCO)116，例如第一電壓控制振盪器(VCO)116的LC儲能電路。因此，第一振盪訊號的第一頻率f₁被拉移到根據調變頻率調變的PA頻率。因為第一鎖相迴路(PLL)110的頻寬(例如約4MHz)小於調變頻率(約10MHz)，第一偵測控制電路115大大地衰減在第一誤差中具有調變頻率的部分，從而在第一電壓控制振盪器(VCO)116中的訊號抖動因調變頻率不能被校正。

在一實施例中，當第一PLL 110適當地配置，使得第一頻率f₁與PA 150的本地振盪頻率f_LO顯著不同時，耦合到LC儲能電路的電源部分不影響第一電壓控制振盪器(VCO)116的操作。

另外，根據本發明之一觀點，第二鎖相迴路(PLL)110具有相對大的頻寬以抵制功率放大器拉移。在一實施例中，第一頻率f₁是在幾GHz的數量級，且第二鎖相迴路(PLL)110具有約第一頻率f₁十分之一左右的頻寬，例如幾百MHz。

在操作期間，PA 150電源的一部分可被耦合到第二電壓控制振盪器(VCO)136。假設，在某一時間，第二振盪訊號的第二頻率f2被拉移到根據調變頻率調變的功率放大器頻率。因為第二鎖相迴路(PLL)130的頻寬(例如幾百MHz)大於調變頻率(約10MHz)，第二偵測控制電路135通過第二誤差中具有調變頻率的部分，以產生第二控制電壓，從而在第二電壓控制振盪器(VCO)136中的訊號抖動因功率放大器拉移可以被校正。

根據本發明之一觀點，本地振盪器(LO)電路102相較於相關的實施方式保存訊號功率。在相關的實施方式中，使用混頻器取代第二鎖相迴路(PLL)130。混頻器產生兩個頻率分量，然後使用集中在一個頻率的LC儲能電路以選擇頻率分量，並拒絕其他的頻率分量。因此，訊號功率有一半被浪費了。

另外，本地振盪器(LO)電路102相較於相關的實施方式可達到較低的雜散位準。例如，相關的實施方式藉LC儲能電路減少雜散位準。在一實施例中，晶片上的LC儲能電路可具有數量級為10的品質因子(Q)，且雜散位準通常大於-30dBc。本地振盪器(LO)電路102的雜散位準是獨立於LC儲能電路，並取決於第二鎖相迴路(PLL)130的設計。在一實施例中，第二鎖相迴路(PLL)130可以很容易地達到-60dBc，甚至是-80dBc。

在一實施例中，由於本地振盪器(LO)電路102的雜散位準不依賴於LC儲能電路，第二電壓控制振盪器(VCO)136係使用比LC儲能電路佔據了較小矽面積的環形振盪器。

另外，根據本發明之一觀點，本地振盪器(LO)電路102改善調諧的彈性。在一實施例中，控制器160控制K、N及M，以避免在多無線電共存的某頻率產生雜散。在一實施例中，IC晶片100包括另一個可操作於不同射頻頻帶的功率放大器(圖未示)。控制器160決定適合的K、M及N值，以避免干擾共存比例，並相應調整K、M及N。

在另一個實施例中，控制器160控制K、M及N以選擇次頻帶。在一實施例中，第一電壓控制振盪器(VCO)116具有一調諧範圍。控制器160控制K，使第二頻率f2成為次頻帶所需的頻率。在另一實施例中，第一電壓控制振盪器(VCO)116具有減小的調諧範圍以提高性能。控制器160控制K、M及N，使第二頻率f₂成為次頻帶所需的頻率。在另一實施例中，K是固定的，且控制器160控制M和N使第二頻率f₂成為次頻帶所需的頻率。

圖2為根據本發明之一實施例用於配置本地振盪器(LO)電路102以產生本地振盪器訊號之表格200。表格200包括第一欄210顯示第一頻率f₁的範圍，第二欄220為M，第三欄230為N，第四欄240表示是否使用分頻器140，以及第五欄250表示本地振盪器頻率f_LO範圍。

在圖2的實施例中，藉由適當地調整第一頻率f₁，選擇M和N的數值，並配置分頻器140(例如，在表格200中的第一列和第二列)，則本地振盪器(LO)電路102可在不同的無線通信協定，例如802.11b/g、802.11a等，產生本地振盪訊號。另外，藉由適當地調整第一頻率f₁，選擇M和N的數值，(例如，在表格200中的第二列和第三列)，則本地振盪器(LO)電路102可以在不同的次頻帶中產生本地振盪訊號，以避免干擾如共存的無線電。

圖3為根據本發明之一實施例概述執行於本地振盪器(LO)電路，例如本地振盪器(LO)電路102的程序實例之流程圖。本地振盪器(LO)電路產生用於功率放大器的週期訊號(本地振盪器訊號)。程序在S301開始，並且進行到S310。

在S310中，參考訊號被接收。在一實施例中，參考訊號是參考振盪訊號。在圖1的實施例中，IC晶片100外的晶體振盪器101產生參考振盪訊號。然後參考振盪訊號經由各種導電元件，如金屬線，跡線，介層(vias)等，而提供到本地振盪器(LO)電路102。值得注意的是，訊號抖動可能會與參考振盪訊號進入IC晶片100。

在S320中，藉由第一鎖相迴路(PLL)電路基於參考訊號產生第一振盪訊號。在圖1的實施例中，第一鎖相迴路(PLL)電路110接收參考振盪訊號，並基於參考振盪訊號產生第一振盪訊號。在一實施例中，第一鎖相迴路(PLL)電路110具有相對小的頻寬，以抵制隨參考振盪訊號進入IC晶片100的大部分訊號抖動。另外，在一實施例中，第一振盪訊號與本地振盪器訊號之間的頻率差大於閾值，使得第一電壓控制振盪器(VCO)116的操作不受功率放大器150的影響。

在S330中，藉由第二鎖相迴路(PLL)電路基於第一振盪訊號產生第二振盪訊號。在圖1的實施例中，第二鎖相迴路(PLL)電路130接收接收第一振盪訊號，並基於第一振盪訊號產生第二振盪訊號。在一實施例中，第二鎖相迴路(PLL)電路130具有相對大的頻寬，例如大於在功率放大器150中的調變頻率。然後可在第二鎖相迴路(PLL)電路130中抵制功率放大器拉移所引起的訊號抖動。

在S340中，用於功率放大器的週期訊號是基於第二振盪訊號產生的。在一實施例中，第二振盪訊號被提供到功率放大器。在另一實施例中，第二振盪訊號例如以分頻進一步處理，以產生第二振盪訊號。然後程序進行到S399並結束。

雖然本發明觀點已與本發明作為範例的特定實施例一併描述，對實例可提出變化、修改及變型。相應地，前述之實施例式作為描述而非限制。在不悖離下列申請專利範圍的範疇可提出各種修改。

Claims

一種本地振盪器(LO)電路，包含：一第一鎖相迴路(PLL)電路，基於具有一參考頻率之一參考訊號產生具有一第一頻率之一第一振盪訊號；以及一第二鎖相迴路電路，接收該第一振盪訊號，並基於該第一振盪訊號產生具有一第二頻率之一第二振盪訊號；其中用於一功率放大器之一週期訊號係基於該第二振盪訊號產生，且該第一振盪訊號及該週期訊號間之一頻率差係大於一閥值，該第一鎖相迴路電路係具有一第一頻寬小於該功率放大器中之一調變頻率，且該第二鎖相迴路電路係具有一第二頻寬大於該功率放大器中之該調變頻率。
如申請專利範圍第1項所述之本地振盪器電路，其中該第一鎖相迴路電路包含：一分頻器，將該第一振盪訊號分頻，以產生一回饋訊號；一誤差偵測控制電路，偵測該回饋訊號與該參考訊號間之一誤差，並基於該誤差產生一控制電壓；以及一電壓控制振盪器，基於該控制電壓來調整該第一頻率。
如申請專利範圍第2項所述之本地振盪器電路，其中該分頻器係一第一分頻器，該回饋訊號係一第一回饋訊號，該誤差偵側控制電路係一第一誤差偵側控制電路，該誤差係一第一誤差，該控制電壓係一第一控制電壓，該電壓控制振盪器係一第一電壓控制振盪器，且該第二鎖相迴路電路包含：一第二分頻器，將該第一振盪訊號分頻；一第三分頻器，將該第二振盪訊號分頻，以產生一第二回饋訊號；一第二誤差偵測控制電路，偵測該第二回饋訊號與經分頻之該第一振盪訊號間之一第二誤差，並基於該第二誤差產生一第二控制電壓；以及一第二電壓控制振盪器，基於該第二控制電壓來調整該第二頻率。
如申請專利範圍第3項所述之本地振盪器電路，更包含一第四分頻器，將該第二振盪訊號分頻。
如申請專利範圍第3項所述之本地振盪器電路，更包含一控制器，控制該第一分頻器、該第二分頻器及該第三分頻器至少之一，以調整該第二頻率。
如申請專利範圍第1項所述之本地振盪器電路，其中該參考訊號係一參考振盪訊號。
一種本地振盪器的方法，包含：接收具有一參考頻率之一參考訊號；藉由一第一鎖相迴路(PLL)電路產生具有鎖定該參考訊號相位之一第一頻率的一第一振盪訊號；藉由一第二鎖相迴路電路產生具有鎖定該第一振盪訊號相位之一第二頻率的一第二振盪訊號；基於該第二振盪訊號產生供用於一功率放大器中之一週期訊號，該第一振盪訊號及該週期訊號間之一頻率差係大於一閥值；以及藉由具有小於該功率放大器中的一調變頻率的一第一頻寬之該第一鎖相迴路電路，產生該第一振盪訊號；藉由具有大於該功率放大器中的該調變頻率的一第二頻寬之該第二鎖相迴路電路，產生該第二振盪訊號。
如申請專利範圍第7項所述之方法，其中，藉由該第一鎖相迴路電路產生具有鎖定該參考訊號相位之該第一頻率的該第一振盪訊號，包含：將該第一振盪訊號分頻，以產生一回饋訊號；偵測該第一回饋訊號與該參考訊號間之一誤差；基於該誤差產生一控制電壓；以及控制產生該第一振盪訊號之一電壓控制振盪器，以基於該控制電壓調整該第一頻率。
如申請專利範圍第8項所述之方法，其中該回饋訊號係一第一回饋訊號，該誤差係一第一誤差，該控制電壓係一第一控制電壓，該電壓控制振盪器係一第一電壓控制振盪器，且藉由該第二鎖相迴路電路產生具有鎖定該第一振盪訊號相位之該第二頻率的該第二振盪訊號，包含：將該第一振盪訊號分頻；將該第二振盪訊號分頻，以產生一第二回饋訊號；偵測該第二回饋訊號與經分頻之該第一振盪訊號間之一第二誤差；基於該第二誤差產生一第二控制電壓；以及控制產生該第二振盪訊號之一第二電壓控制振盪器，以基於該第二控制電壓調整該第二頻率。
如申請專利範圍第9項所述之方法，更包含：將該第二振盪訊號分頻。
如申請專利範圍第9項所述之方法，更包含：調整該第一振盪訊號及該第二振盪訊號的分頻，以調整該第二頻率。
一種積體電路(IC)晶片，包含：一第一鎖相迴路(PLL)電路，基於具有一參考頻率之一參考訊號產生具有一第一頻率之一第一振盪訊號；一第二鎖相迴路電路，接收該第一振盪訊號，並基於該第一振盪訊號產生具有一第二頻率之一第二振盪訊號；以及一功率放大器，根據基於該第二振盪訊號產生的一週期訊號來運作，該第一振盪訊號及該週期訊號間之一頻率差係大於一閥值；其中該第一鎖相迴路電路係具有一第一頻寬小於該功率放大器中之一調變頻率，且該第二鎖相迴路電路係具有一第二頻寬大於該功率放大器中之該調變頻率。
如申請專利範圍第12項所述之積體電路晶片，其中該第一鎖相迴路電路包含：一分頻器，將該第一振盪訊號分頻，以產生一回饋訊號；一誤差偵測控制電路，偵測該回饋訊號與該參考訊號間之一誤差，並基於該誤差產生一控制電壓；以及一電壓控制振盪器，基於該控制電壓來調整該第一頻率。
如申請專利範圍第13項所述之積體電路晶片，其中該分頻器係一第一分頻器，該回饋訊號係一第一回饋訊號，該誤差偵側控制電路係一第一誤差偵側控制電路，該誤差係一第一誤差，該控制電壓係一第一控制電壓，該電壓控制振盪器係一第一電壓控制振盪器，且該第二鎖相迴路電路包含：一第二分頻器，將該第一振盪訊號分頻；一第三分頻器，將該第二振盪訊號分頻，以產生一第二回饋訊號；一第二誤差偵測控制電路，偵測該第二回饋訊號與經分頻之該第一振盪訊號間之一第二誤差，並基於該第二誤差產生一第二控制電壓；以及一第二電壓控制振盪器，基於該第二控制電壓來調整該第二頻率。
如申請專利範圍第14項所述之積體電路晶片，更包含一第四分頻器，將該第二振盪訊號分頻，以產生該週期訊號。
如申請專利範圍第14項所述之積體電路晶片，更包含一控制器，控制該第一分頻器、該第二分頻器及該第三分頻器至少之一，以調整該第二頻率在一範圍內。