JP2015154394A - Ｖｃｏ回路及び周波数シンセサイザ - Google Patents

Ｖｃｏ回路及び周波数シンセサイザ Download PDF

Info

Publication number
JP2015154394A
JP2015154394A JP2014028467A JP2014028467A JP2015154394A JP 2015154394 A JP2015154394 A JP 2015154394A JP 2014028467 A JP2014028467 A JP 2014028467A JP 2014028467 A JP2014028467 A JP 2014028467A JP 2015154394 A JP2015154394 A JP 2015154394A
Authority
JP
Japan
Prior art keywords
amplitude
signal
switch
frequency
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014028467A
Other languages
English (en)
Inventor
貴司 東海林
Takashi Shoji
貴司 東海林
秀昭 桝岡
Hideaki Masuoka
秀昭 桝岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014028467A priority Critical patent/JP2015154394A/ja
Priority to US14/475,393 priority patent/US9350363B2/en
Publication of JP2015154394A publication Critical patent/JP2015154394A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】位相ノイズを改善すると共に発振信号の振幅を迅速に安定させる。【解決手段】実施形態によれば、ＶＣＯ回路は、電流源と、発振コア部と、振幅検出部と、電流制御部と、ローパスフィルタと、スイッチと、を備える。前記電流源は、電流制御信号に応じた値のバイアス電流を供給する。前記発振コア部は、前記バイアス電流により発振動作して発振信号を出力する。前記振幅検出部は、前記発振信号の振幅に応じた検出電圧を出力する。前記電流制御部は、前記検出電圧が基準電圧に等しくなるように制御信号を出力する。前記ローパスフィルタは、前記制御信号をフィルタリングした前記電流制御信号を前記電流源に供給する。前記スイッチは、前記ローパスフィルタに並列接続されている。【選択図】図１

Description

本発明の実施形態は、ＶＣＯ回路及び周波数シンセサイザに関する。
発振信号の振幅を目標振幅に調整する振幅調整部を備えるＶＣＯ（Voltage Controlled Oscillator）回路がある。このようなＶＣＯ回路では、振幅調整部のノイズの影響により発振信号の位相ノイズが悪化する。位相ノイズを改善するために狭帯域フィルタを用いて振幅調整部のノイズを低減した場合、発振信号の振幅が安定するまでの時間が長くなる。
特開２００６−１９７５７１号公報
本発明が解決しようとする課題は、位相ノイズを改善できると共に発振信号の振幅を迅速に安定させることができるＶＣＯ回路および周波数シンセサイザを提供することである。
実施形態によれば、ＶＣＯ回路は、電流源と、発振コア部と、振幅検出部と、電流制御部と、ローパスフィルタと、スイッチと、を備える。前記電流源は、電流制御信号に応じた値のバイアス電流を供給する。前記発振コア部は、前記バイアス電流により発振動作して発振信号を出力する。前記振幅検出部は、前記発振信号の振幅に応じた検出電圧を出力する。前記電流制御部は、前記検出電圧が基準電圧に等しくなるように制御信号を出力する。前記ローパスフィルタは、前記制御信号をフィルタリングした前記電流制御信号を前記電流源に供給する。前記スイッチは、前記ローパスフィルタに並列接続されている。
第１の実施形態に係る周波数シンセサイザの概略構成を示すブロック図である。 図１の周波数シンセサイザの制御タイミングを示すタイミング図である。 図１のＶＣＯ回路の位相ノイズの周波数特性を示す図である。 図１の周波数シンセサイザを備える無線通信装置のブロック図である。
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に係る周波数シンセサイザ１００の概略構成を示すブロック図である。図１に示すように、周波数シンセサイザ１００は、ＶＣＯ回路１０と、粗調整回路２０と、ＰＬＬ回路３０と、制御部４０と、ローカル信号伝送回路５０と、を備える。周波数シンセサイザ１００は、例えば、半導体集積回路として構成できる。
ＶＣＯ回路１０は、発振信号ＯＵＴの周波数を制御可能である。具体的には、ＶＣＯ回路１０は、制御電圧Ｖｃに応じて発振信号ＯＵＴの周波数を細かく制御可能であり、粗調整信号Ｓｔに応じて発振信号ＯＵＴの周波数を粗く制御可能である。
ＶＣＯ回路１０は、電流源１１と、発振コア部１２と、振幅調整部１３と、ローパスフィルタ１４と、スイッチ１５と、を有する。
電流源１１は、一端に電源電圧ＶＤＤが供給され、他端から電流制御信号Ｓｃｃに応じた値のバイアス電流を供給する。本実施形態では、電流源１１は、バイアス電流を出力するＰ型ＭＯＳトランジスタを有する。電流制御信号Ｓｃｃは、電圧の信号であり、Ｐ型ＭＯＳトランジスタのゲートに供給される。
発振コア部１２は、電流源１１から供給されたバイアス電流により発振動作して発振信号ＯＵＴを出力する。例えば、発振コア部１２は、発振信号ＯＵＴの周波数を決定するための複数のキャパシタ（図示せず）を内部に有しており、粗調整信号Ｓｔに応じてキャパシタを切り替え、発振信号ＯＵＴの周波数を制御する。つまり、粗調整信号Ｓｔによる制御では、発振信号ＯＵＴの周波数は離散的に変化する。一方、制御電圧Ｖｃによる制御では、発振信号の周波数は連続的に変化する。
発振コア部１２は、バイアス電流が増加するほど発振信号ＯＵＴの振幅を増加させ、バイアス電流が減少するほど発振信号ＯＵＴの振幅を減少させる。
振幅調整部１３は、発振信号ＯＵＴの振幅が目標振幅に近づくように制御信号Ｓｃを出力する。具体的には、振幅調整部１３は、発振信号ＯＵＴの振幅が目標振幅より小さい場合には、制御信号Ｓｃを小さくし、これによりバイアス電流を増加させる。また、振幅調整部１３は、発振信号ＯＵＴの振幅が目標振幅より大きい場合には、制御信号Ｓｃを大きくし、これによりバイアス電流を減少させる。
このような制御により、発振信号ＯＵＴの目標周波数やＰＶＴ（プロセス、電源電圧または温度）が変化した場合であっても、発振信号ＯＵＴの振幅が一定の目標振幅になるため、発振信号ＯＵＴの振幅の減少による位相ノイズの劣化を低減できる。つまり、目標周波数やＰＶＴが変化しても比較的安定した位相ノイズを得ることができる。
振幅調整部１３は、振幅検出部１３ａと、基準電圧生成部１３ｂと、コンパレータ（電流制御部）１３ｃと、を有する。振幅検出部１３ａは、発振信号ＯＵＴの振幅に応じた検出電圧Ｖｄを出力する。検出電圧Ｖｄは、例えば、発振信号ＯＵＴの振幅に比例してもよい。基準電圧生成部１３ｂは、所定の基準電圧ＶＲＥＦを生成する。コンパレータ１３ｃは、検出電圧Ｖｄが基準電圧ＶＲＥＦに等しくなるように制御信号Ｓｃを出力する。つまり、基準電圧ＶＲＥＦを変更することにより、目標振幅を変更することができる。
ローパスフィルタ１４は、電流源１１と振幅調整部１３のコンパレータ１３ｃとの間に接続され、制御信号Ｓｃをフィルタリングした電流制御信号Ｓｃｃを電流源１１に供給する。つまり、ローパスフィルタ１４は、制御信号Ｓｃのノイズを除去する。制御信号Ｓｃのノイズは、例えば、振幅検出部１３ａのノイズと、基準電圧生成部１３ｂのノイズと、コンパレータ１３ｃのノイズとを含む。ローパスフィルタ１４は、例えば、抵抗とキャパシタとで構成されてもよい。
ローパスフィルタ１４のカットオフ周波数は、低減したい位相ノイズのオフセット周波数に応じて適宜調整すればよい。低減したい位相ノイズのオフセット周波数が低いほど、カットオフ周波数は低くする必要があり、制御信号Ｓｃが変化した時の電流制御信号Ｓｃｃの応答時間が長くなる。例えば、低減したい位相ノイズのオフセット周波数が約１００ｋＨｚから約１０ＭＨｚである場合、この周波数範囲における電流制御信号Ｓｃｃのノイズを低減できるようにカットオフ周波数を設定すればよい。
スイッチ１５は、ローパスフィルタ１４に並列接続され、オン時にローパスフィルタ１４をバイパスする。つまり、スイッチ１５は、オン時に制御信号Ｓｃを電流制御信号Ｓｃｃとしてそのまま電流源１１に供給する。
粗調整回路２０は、ＶＣＯ回路１０に供給する粗調整信号Ｓｔを制御して、発振信号ＯＵＴの周波数を目標周波数に粗調整する。
ＰＬＬ回路３０は、ＶＣＯ回路１０に供給する制御電圧Ｖｃを制御して、発振信号ＯＵＴの周波数を目標周波数に微調整する。図示する例では、粗調整回路２０が粗調整を終了すると、ＰＬＬ回路３０が微調整を行う。
ＰＬＬ回路３０は、分周器（ＤＩＶ）３１と、位相比較器（ＰＤ：Phase Detector）３２と、チャージポンプ（ＣＰ：Charge Pump）３３と、ループフィルタ（ＬＦ：Loop Filter）３４と、を有する。
分周器３１は、ＶＣＯ回路１０の発振信号ＯＵＴを分周して帰還信号ＦＢを生成する。位相比較器３２は、帰還信号ＦＢの位相と基準信号ＲＥＦの位相とを比較し、比較結果に応じた信号を出力する。チャージポンプ３３は、位相比較器３２の出力信号に応じた出力電圧を生成する。ループフィルタ３４は、チャージポンプ３３の出力電圧を平滑化して、制御電圧Ｖｃを生成する。
図示した例では、粗調整回路２０は、チャージポンプ３３の出力電圧を用いて粗調整を行うが、これに限らない。
制御部４０は、粗調整制御信号Ｓ１を用いて、粗調整回路２０に所定の粗調整期間だけ粗調整を行わせた後、ＰＬＬ回路３０に微調整を行わせる。制御部４０は、例えば、基準信号ＲＥＦに基づいて粗調整期間の計時を行うカウンタで構成してもよい。
制御部４０は、スイッチ制御信号Ｓ２を用いて、粗調整期間内に、スイッチ１５をオフからオンに制御した後でオフに制御する。制御部４０は、粗調整期間の開始タイミングでスイッチ１５をオフからオンに制御することが好ましい。その理由は、粗調整期間が開始した後、可能な限り早く発振信号ＯＵＴの振幅を目標振幅に調整することが好ましいためである。また、制御部４０は、発振信号ＯＵＴの振幅が目標振幅になった後で、スイッチ１５をオフに制御する。また、制御部４０は、粗調整期間内にスイッチ１５を一旦オンからオフに制御した後、スイッチ１５をオフに保つ。
ローカル信号伝送回路５０は、発振信号ＯＵＴに基づいてローカル信号ＬＯを出力する。ローカル信号伝送回路５０は、ローカル信号ＬＯの周波数が発振信号ＯＵＴの周波数とは異なるようにローカル信号ＬＯを出力してもよい。
図２は、図１の周波数シンセサイザ１００の制御タイミングを示すタイミング図である。
まず、周波数シンセサイザ１００のリセットが解除された時などの時刻ｔ０において、粗調整制御信号Ｓ１がローレベルからハイレベルになる。これにより、粗調整回路２０が動作を開始して、発振信号ＯＵＴの周波数の粗調整を行う。
また、この時刻ｔ０において、スイッチ制御信号Ｓ２がローレベルからハイレベルになり、スイッチ１５がオンする。これにより、ローパスフィルタ１４がバイパスされるため、発振信号ＯＵＴの振幅は、時刻ｔ１の前に迅速に目標振幅に調整される。
次に、時刻ｔ１において、スイッチ制御信号Ｓ２がハイレベルからローレベルになり、スイッチ１５がオフする。これにより、制御信号Ｓｃは狭帯域のローパスフィルタ１４によりノイズが抑制され、得られた低ノイズの電流制御信号Ｓｃｃが電流源１１に供給される。従って、バイアス電流も低ノイズであり、発振信号ＯＵＴの位相ノイズも低ノイズになる。
この時、スイッチ１５がオンからオフに切り替わることにより、電流制御信号Ｓｃｃが変化する可能性がある。そのため、発振信号ＯＵＴの振幅及び周波数が小さく変動する可能性がある。しかし、時刻ｔ１では、発振信号ＯＵＴの周波数の粗調整が行われているため、発振信号ＯＵＴの微小な周波数変動は粗調整により吸収される。さらに、電流制御信号Ｓｃｃは電流源１１のＰＭＯＳトランジスタのゲートに供給されているため、ローパスフィルタ１４やスイッチ１５にリーク電流以外は流れない。そのため、スイッチ１５の切り替わりによる電流制御信号Ｓｃｃの変動は、十分に小さい。
次に、時刻ｔ２において、粗調整制御信号Ｓ１がハイレベルからローレベルになる。これにより、粗調整回路２０が動作を停止して、時刻ｔ２以降ではＰＬＬ回路３０が発振信号ＯＵＴの周波数の微調整を行う。つまり、図２の例では、粗調整期間は、時刻ｔ０から時刻ｔ２の間の期間である。
次に、時刻ｔ３において、発振信号ＯＵＴの周波数は目標周波数とほぼ一致する。つまり、この例では、ロックアップ時間は、時刻ｔ０から時刻ｔ３の間の時間である。
時刻ｔ１以降でスイッチ１５はオフを保っているため、時刻ｔ３以降、低い位相ノイズを有する目標周波数の発振信号ＯＵＴを得ることができる。
図３は、図１のＶＣＯ回路１０の位相ノイズの周波数特性を示す図である。図３に示すように、スイッチ１５がオフの場合の位相ノイズＰＮ１は、スイッチ１５がオンの場合の位相ノイズＰＮ２と比較して、約１００ｋＨｚから約１０ＭＨｚの周波数オフセットにおいて改善している。スイッチ１５がオンの場合の位相ノイズＰＮ２は、ローパスフィルタ１４が設けられていない場合の位相ノイズと同等である。
このように、本実施形態によれば、制御信号Ｓｃをフィルタリングした電流制御信号Ｓｃｃを電流源１１に供給するローパスフィルタ１４と、ローパスフィルタ１４に並列接続されたスイッチ１５と、を備える。これにより、最初にスイッチ１５をオンさせてローパスフィルタ１４をバイパスし、発振信号ＯＵＴの振幅を迅速に安定させ、次に、スイッチ１５をオフさせてローパスフィルタ１４により電流制御信号Ｓｃｃのノイズを低減し、発振信号ＯＵＴの位相ノイズを低減することができる。従って、位相ノイズを改善できると共に発振信号ＯＵＴの振幅を迅速に安定させることができる。
また、振幅調整部１３は、構成が簡単であると共に消費電流が比較的小さい。
また、ＶＣＯ回路１０において発振信号ＯＵＴの振幅を迅速に安定させることができるので、周波数シンセサイザ１００の粗調整期間を長くする必要がない。そのため、ロックアップ時間が長くなる恐れがない。
なお、電流源１１は、発振コア部１２と接地との間に設けられていてもよい。また、振幅調整部１３やＰＬＬ回路３０の構成は一例であり、同等の機能が得られればどのような構成でもよい。
（比較例）
ここで、比較例の周波数シンセサイザについて説明する。比較例の周波数シンセサイザは、スイッチ１５が設けられていない点が第１の実施形態と異なる。この場合、発振信号ＯＵＴの位相ノイズは第１の実施形態と同程度である一方、ローパスフィルタ１４により、電流制御信号Ｓｃｃが安定するまでの時間は第１の実施形態より長くなる。
従って、発振信号ＯＵＴの振幅が目標振幅に安定する時間は、例えば図２の時刻ｔ２位になる。これにより、粗調整中に発振信号ＯＵＴの振幅が変化し続けるため、粗調整が不安定になり、時刻ｔ２では粗調整が終了しないようになる。そのため、時刻ｔ２より長く粗調整を行う必要がある。よって、比較例では、ロックアップ時間が本実施形態より長くなってしまう。
（第２の実施形態）
第２の実施形態は、第１の実施形態の周波数シンセサイザ１００を備える無線通信装置５００に関する。
図４は、図１の周波数シンセサイザ１００を備える無線通信装置５００のブロック図である。図４に示すように、無線通信装置５００は、周波数シンセサイザ１００と、アンテナ２００と、スイッチ２０１と、低雑音増幅器２０２と、ミキサ２０３と、フィルタ２０４と、可変利得増幅器（ＶＧＡ：Variable Gain Amplifier）２０５と、Ａ／Ｄ変換器２０６と、信号処理部２０７と、Ｄ／Ａ変換器２０８と、フィルタ２０９と、ミキサ２１０と、電力増幅器２１１と、を有する。
第１の実施形態で説明したように、周波数シンセサイザ１００は、基準信号ＲＥＦに基づいてローカル信号ＬＯを生成する。
アンテナ２００は、無線周波数の受信信号を受信し、無線周波数の送信信号を送信する。スイッチ２０１は、受信時に、アンテナ２００で受信された受信信号を低雑音増幅器２０２に供給する。低雑音増幅器２０２は、スイッチ２０１から供給された受信信号を低雑音で増幅する。ミキサ２０３は、低雑音増幅器２０２の出力信号をローカル信号ＬＯにより周波数変換して、受信信号より周波数を低くする。フィルタ２０４は、ミキサ２０３の出力信号を帯域制限する。可変利得増幅器２０５は、フィルタ２０４の出力信号を増幅する。可変利得増幅器２０５の利得は可変であり、可変利得増幅器２０５の出力信号の振幅がほぼ一定となるように調整される。Ａ／Ｄ変換器２０６は、可変利得増幅器２０５の出力信号をデジタル信号に変換する。信号処理部２０７は、Ａ／Ｄ変換器２０６から供給されたデジタル信号を信号処理して受信データを得る。
また、信号処理部２０７は、送信データを信号処理したデジタル信号を出力する。Ｄ／Ａ変換器２０８は、信号処理部２０７から出力されたデジタル信号をアナログ信号に変換する。フィルタ２０９は、Ｄ／Ａ変換器２０８から出力されたアナログ信号を帯域制限する。ミキサ２１０は、フィルタ２０９の出力信号をローカル信号ＬＯにより周波数変換して、無線周波数の信号として出力する。電力増幅器２１１は、ミキサ２１０の出力信号を電力増幅した送信信号をスイッチ２０１に供給する。スイッチ２０１は、送信時に、電力増幅器２１１から供給された送信信号をアンテナ２００に供給する。
本実施形態によれば、第１の実施形態の周波数シンセサイザ１００を備えるようにしているので、ローカル信号ＬＯの位相ノイズが低く、且つ、ローカル信号ＬＯの周波数の切り替えが高速である。従って、無線通信性能を改善できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＶＣＯ回路
１１ 電流源
１２ 発振コア部
１３ 振幅調整部
１３ａ 振幅検出部
１３ｂ 基準電圧生成部
１３ｃ コンパレータ（電流制御部）
１４ ローパスフィルタ
１５ スイッチ
２０ 粗調整回路
３０ ＰＬＬ回路
３１ 分周器
３２ 位相比較器
３３ チャージポンプ
３４ ループフィルタ
４０ 制御部
５０ ローカル信号伝送回路
１００ 周波数シンセサイザ

Claims (5)

  1. 電流制御信号に応じた値のバイアス電流を供給する電流源と、
    前記バイアス電流により発振動作して発振信号を出力する発振コア部と、
    前記発振信号の振幅に応じた検出電圧を出力する振幅検出部と、
    前記検出電圧が基準電圧に等しくなるように制御信号を出力する電流制御部と、
    前記制御信号をフィルタリングした前記電流制御信号を前記電流源に供給するローパスフィルタと、
    前記ローパスフィルタに並列接続されたスイッチと、
    を備えることを特徴とするＶＣＯ回路。
  2. 前記スイッチは、オンに制御された後でオフに制御されることを特徴とする請求項１に記載のＶＣＯ回路。
  3. 発振信号の周波数を制御可能なＶＣＯ回路と、
    前記発振信号の周波数を目標周波数に粗調整する粗調整回路と、
    前記発振信号の周波数を前記目標周波数に微調整するＰＬＬ回路と、
    前記粗調整回路に所定の粗調整期間だけ粗調整を行わせた後、前記ＰＬＬ回路に微調整を行わせる制御部と、
    を備え、
    前記ＶＣＯ回路は、
    電流制御信号に応じた値のバイアス電流を供給する電流源と、
    前記バイアス電流により発振動作して前記発振信号を出力する発振コア部と、
    前記発振信号の振幅が目標振幅に近づくように制御信号を出力する振幅調整部と、
    前記制御信号をフィルタリングした前記電流制御信号を前記電流源に供給するローパスフィルタと、
    前記ローパスフィルタに並列接続されたスイッチと、を有し、
    前記制御部は、前記粗調整期間内に、前記スイッチをオフからオンに制御した後でオフに制御することを特徴とする周波数シンセサイザ。
  4. 前記制御部は、前記粗調整期間の開始タイミングで前記スイッチをオフからオンに制御することを特徴とする請求項３に記載の周波数シンセサイザ。
  5. 前記制御部は、前記粗調整期間内に前記スイッチを一旦オンからオフに制御した後、前記スイッチをオフに保つことを特徴とする請求項３又は請求項４に記載の周波数シンセサイザ。
JP2014028467A 2014-02-18 2014-02-18 Ｖｃｏ回路及び周波数シンセサイザ Abandoned JP2015154394A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014028467A JP2015154394A (ja) 2014-02-18 2014-02-18 Ｖｃｏ回路及び周波数シンセサイザ
US14/475,393 US9350363B2 (en) 2014-02-18 2014-09-02 Voltage controlled oscillator circuit and frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014028467A JP2015154394A (ja) 2014-02-18 2014-02-18 Ｖｃｏ回路及び周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JP2015154394A true JP2015154394A (ja) 2015-08-24

Family

ID=53799052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014028467A Abandoned JP2015154394A (ja) 2014-02-18 2014-02-18 Ｖｃｏ回路及び周波数シンセサイザ

Country Status (2)

Country Link
US (1) US9350363B2 (ja)
JP (1) JP2015154394A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686453B2 (en) * 2018-07-30 2020-06-16 Futurewei Technologies, Inc. Power supply for voltage controlled oscillators with automatic gain control
US10693470B2 (en) 2018-07-30 2020-06-23 Futurewei Technologies, Inc. Dual mode power supply for voltage controlled oscillators

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644890B2 (ja) 1989-05-18 1997-08-25 三菱電機株式会社 位相同期回路
US5056144A (en) 1990-10-15 1991-10-08 Hewlett-Packard Company Fast switching drive circuit for a ferri-resonant oscillator
JP4171552B2 (ja) 1999-03-08 2008-10-22 シチズンホールディングス株式会社 温度補償型水晶発振器
JP2001136030A (ja) 1999-11-02 2001-05-18 Meidensha Corp 水晶発振回路
JP4922609B2 (ja) 2004-12-17 2012-04-25 株式会社東芝 半導体集積回路装置およびそれを用いた無線通信装置
JP2009182918A (ja) 2008-02-01 2009-08-13 Toyota Industries Corp 電圧制御発振回路
US7839230B2 (en) 2008-05-22 2010-11-23 Panasonic Corporation PLL oscillation circuit, polar transmitting circuit, and communication device
US8531245B2 (en) * 2011-10-28 2013-09-10 St-Ericsson Sa Temperature compensation in a PLL

Also Published As

Publication number Publication date
US20150236707A1 (en) 2015-08-20
US9350363B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
US8040191B2 (en) PLL circuit with VCO gain control
US9325324B1 (en) Phase locked loop (PLL) circuit with compensated bandwidth across process, voltage and temperature
US11128256B2 (en) Oscillator circuit
JP2010252289A (ja) 電圧制御発振器のための補償回路
JP2010119074A (ja) 制御回路
US7268633B2 (en) Voltage-controlled oscillator for low-voltage, wide frequency range operation
US8847642B1 (en) Charge pump phase-locked loop circuits
US20120235719A1 (en) Device of phase locked-loop and the method using the same
US20090212876A1 (en) Oscillator controlling apparatus
CN110719101A (zh) 具有电流镜和负反馈电路的数字控制振荡器
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
KR20070015729A (ko) 고속 락 기능을 갖는 주파수 합성기
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益
US9350363B2 (en) Voltage controlled oscillator circuit and frequency synthesizer
US8810291B2 (en) Phase-locked loop
TW201304422A (zh) 鎖相迴路裝置以及其調整電壓提供電路
JP2007228493A (ja) 通信用半導体集積回路
JP2009171140A (ja) 位相同期発振器
JP2015115633A (ja) クロック生成回路
US9407137B2 (en) Charge pump circuit and PLL circuit
JP2013058904A (ja) 位相同期回路及びテレビジョン信号受信回路
US20160269171A1 (en) Radio communication device and pll loop control method
JP2015162766A (ja) チャージポンプ回路及びｐｌｌ回路
JP2008160554A (ja) フィルタ装置およびそれを有する送受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160725