JP2008160554A - フィルタ装置およびそれを有する送受信機 - Google Patents

フィルタ装置およびそれを有する送受信機 Download PDF

Info

Publication number
JP2008160554A
JP2008160554A JP2006348027A JP2006348027A JP2008160554A JP 2008160554 A JP2008160554 A JP 2008160554A JP 2006348027 A JP2006348027 A JP 2006348027A JP 2006348027 A JP2006348027 A JP 2006348027A JP 2008160554 A JP2008160554 A JP 2008160554A
Authority
JP
Japan
Prior art keywords
filter
signal
frequency
adjustment circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006348027A
Other languages
English (en)
Inventor
Yukio Okazaki
幸夫 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006348027A priority Critical patent/JP2008160554A/ja
Publication of JP2008160554A publication Critical patent/JP2008160554A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供する。
【解決手段】信号を処理するフィルタ13と、フィルタ13の周波数特性を所定の特性に調整するフィルタ調整回路16aと、フィルタ調整回路16aに基準信号を供給する基準信号源とを備える。この基準信号源は、周波数シンセサイザ20であり、周波数シンセサイザ20は、フィルタ調整回路16aがフィルタ13の調整を行う際に、フィルタ調整回路16aに必要な周波数で発振した発振信号を出力し、発振信号をフィルタ調整回路16aの基準信号として用いる。
【選択図】図1

Description

本発明は、送信および受信用RFおよびIF回路を構成する集積回路(IC)に内蔵されるフィルタ装置に関する。
携帯電話、テレビ放送など、送受信を行う回路において、セットの機能向上のため、CPU、モデム、信号処理ICなどを構成するICが同一セット内に多く内蔵されるようになってきている。
高周波(RF)および中間周波数(IF)を扱うICには、主にセットの小型化のために、サイズの大きな受動フィルタを代替するフィルタ回路(以下、単にフィルタと称す)が内蔵されている。しかし、このフィルタは、半導体素子のばらつき、つまり抵抗値、および容量値の製造時における誤差により、特性(主に周波数帯域)が変動するという不都合がある。つまり、フィルタの時定数は製造するたびに変わる。そこで、IC内にはこれらのフィルタの時定数を調整して所望の周波数特性とするフィルタ調整回路が内蔵されている。
図6は、上記従来のフィルタおよびフィルタ調整回路を備えた受信回路の構成を示すブロック図である。ミキサ111は、RF信号と周波数シンセサイザ120からのローカル信号が入力されると、ベースバンド信号を出力する。ベースバンドアンプ112は、ベースバンド信号を増幅、減衰させ、ベースバンドフィルタ113は、増幅、減衰されたベースバンド信号に対して、所定の周波数帯域の信号のみを通過させる。アナログ−デジタルコンバータ(ADC)114は、ベースバンドフィルタ113を通過したベースバンド信号をデジタル信号に変換する。
フィルタ調整回路116は、周波数シンセサイザ120に入力された基準信号に基づいて、ベースバンドフィルタ113の周波数帯域を調整する。基準信号は、周波数の精度がよいので、これを用いて調整を行えば、半導体素子のばらつきに関係なく一定の周波数帯域を持つベースバンドフィルタ113を実現することができる。
位相比較器123は、N分周器122からの出力信号と基準信号との位相差を検出し、位相差信号を出力する。ループフィルタ124は、位相差信号を平滑化する。発振器125は、ループフィルタ124からの出力信号に基づいて、周波数が決定されたローカル信号を出力する。N分周器122は、外部からの分周指示に基づいて、ローカル信号の周波数を1/Nにする。
図7は、図6に示すフィルタ調整回路116の一構成例としてマスタースレーブ方式の構成を示すブロック図である。基準フィルタ(マスターフィルタ)130に基準信号を入力して、基準フィルタ130の入出力の位相差を乗算器131およびローパスフィルタ(LPF)132により検出する。LPF132からの出力によりベースバンドフィルタ(スレーブフィルタ)113を調整する。また、LPF132からの出力に基づいて、位相差が所望の値となるように基準フィルタ130の特性が調整される。
このようにフィルタ調整回路116を構成することで、たとえIC内の素子がばらついて、フィルタの周波数帯域がずれていても、周波数精度のよい基準信号を元にフィードバックが掛かるので、ばらつきのない一定のフィルタ特性を得ることができる。
近年、ICそれぞれの機能を満たすために、送受信回路に用いる基準信号に対して、周波数の向上および最適化が行われるようになり、同一セット内に周波数の異なる複数の基準信号が存在することが多くなってきている。また、セットメーカーごとに基準信号の周波数が異なる場合も存在する。同一セット内に異なる周波数が存在することは、セットの低コスト化、小型化との要望に反しており、できるだけ共通の基準信号でセットが構成されることが望ましい。
また、複数の無線方式を1つのセットで扱う要求も高まってきている。複数の無線方式を同一セット内に収めるには、各々の方式に応じた回路を搭載しなければならないが、これもセットの低コスト化、小型化に反しており、できるだけ同一回路で複数の無線方式に対応することが望まれる。そのためには、各無線方式に合わせてベースバンド周波数帯域を切り替える必要がある。
しかしながら、上述のセット内に、複数の基準信号がある場合には、フィルタ調整専用の周波数を設けるのは高コストとなり望ましくない。そこで、どのような基準信号でも一定のフィルタ特性が得られる回路が必要とされる。
また、複数の無線方式に対応するためには、素子のばらつきに関係なく複数のフィルタ帯域を実現しなければならない。しかし、同じ周波数の基準信号でフィルタの周波数帯域を切り替えなければならず、上記基準フィルタが複数必要か、あるいは基準フィルタの素子の切り替えが必要になり、ICの面積が増大する。
この問題を解決するために、フィルタの調整に必要な基準信号周波数として、1つの基準フィルタで、複数のベースバンドフィルタ帯域を実現し、複数の無線方式に対応できるフィルタ調整回路が提案されている(例えば、特許文献1参照)。このフィルタ調整回路は、複数の基準信号周波数に対応するフィルタ調整方式として、基準信号の周波数を整数分周器を用いて分周することにより、複数の基準信号に対応することができる。
特開2003−283300号公報
しかしながら、上記従来のフィルタ調整回路では、任意の基準信号周波数に対応することはできない。
本発明は、上記課題を解決するために、任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供することを目的とする。
本発明のフィルタ装置は、信号を処理するフィルタと、前記フィルタの周波数特性を所定の特性に調整するフィルタ調整回路と、前記フィルタ調整回路に基準信号を供給する基準信号源とを備える。前記基準信号源として周波数シンセサイザを用い、前記周波数シンセサイザは、前記フィルタ調整回路が前記フィルタの調整を行う際に、前記フィルタ調整回路に必要な周波数で発振した発振信号を出力し、前記発振信号を前記フィルタ調整回路の基準信号として用いることを特徴する。
本発明によると、基準信号源として周波数シンセサイザを用いることにより、任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供することができる。
本発明のフィルタ装置において、前記周波数シンセサイザからの発振信号を分周する分周器を備え、前記フィルタ調整回路は、前記分周器により分周された信号を基準信号として用いる構成にすることもできる。
また、前記周波数シンセサイザが、フラクショナルN周波数シンセサイザである構成にすることもできる。
また、前記フィルタ調整回路は、基準信号が入力される基準フィルタと、前記基準フィルタの入出力信号の位相差を検出する乗算器と、前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、前記ローパスフィルタの出力を前記基準フィルタにフィードバックするとともに、前記フィルタ調整用信号とする構成にすることもできる。
また、前記フィルタ調整回路は、基準発振器と、前記基準発振器の発振周波数および位相と、前記基準信号の周波数および位相との差を検出する乗算器と、前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、前記ローパスフィルタの出力を前記基準発器にフィードバックするとともに、前記フィルタ調整用信号とする構成にすることもできる。
また、前記フィルタ調整回路は、ステップ状の信号を生成するステップ信号生成回路と、前記ステップ状の信号が入力される可変時定数回路と、前記可変時定数回路が、過渡状態にあることを検出するためのコンパレータと、前記コンパレータの出力に応じて、前記基準信号を用いて前記過渡状態の時間をカウントするカウンタと、前記カウンタのカウント数をあらかじめ決められた値と比較し、比較結果に応じた出力を、前記可変時定数回路の時定数を調整する信号、および前記フィルタのフィルタ調整用信号とする比較器とを有する構成にすることができる。
また、前記周波数シンセサイザは、前記フィルタの帯域を変更する際に、フィルタ調整回路に供給する発振信号の周波数を、帯域変更前のフィルタ調整時に使用された周波数から変更する構成にすることができる。
また、本発明の受信機は、ローカル信号を用いて、高周波信号をダウンコンバートするミキサと、前記ミキサによりダウンコンバートされた信号を処理する、上記フィルタ装置とを備え、前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる構成にすることもできる。
また、受信機の電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する構成にすることもできる。
また、本発明の送信機は、信号を処理する上記フィルタ装置と、前記フィルタ装置により処理された信号を、ローカル信号を用いて、高周波信号にアップコンバートするミキサとを備え、前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる構成にすることもできる。また、送信機の電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する構成にすることもできる。
また、本発明の送受信機は、上記フィルタ装置を備え、時分割多重方式であり、送受信いずれかが動作していない時に、動作していない回路内に設けられた前記フィルタ調整回路が前記フィルタを調整する構成にすることもできる。
また、本発明の受信機は、上記フィルタ装置を備え、チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する構成にすることができる。
また、本発明の送信機は、上記フィルタ装置を備え、チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する構成にすることができる。
(実施の形態1)
図1は、本発明の実施の形態1に係るフィルタ装置を備えた受信回路の一部の構成を示すブロック図である。フィルタ装置は、フラクショナルNシンセサイザ(周波数シンセサイザ)20、D分周器15、フィルタ調整回路16aおよびベースバンドフィルタ(フィルタ)13で構成されている。
ミキサ11は、アンテナ(図示せず)からのRF信号を、フラクショナルNシンセサイザ20が出力する発振信号を、局所発振器が出力したローカル信号として用いて、ベースバンド信号、またはIF信号にダウンコンバートする。本実施の形態では、RF信号をベースバンド信号にダウンコンバートする場合について示す。ベースバンドアンプ12は、ダウンコンバートされたベースバンド信号を増幅または減衰させ、必要な振幅に調整する。
ベースバンドフィルタ13は、振幅調整されたベースバンド信号に対して、不要な妨害、または別チャンネルの信号を除去し、所望帯域の信号のみを通過させる。アナログデジタルコンバータ(ADC)14は、ベースバンドフィルタ13を通過した信号を、信号処理を施すために、デジタル信号に変換し、外部へ出力する。
D分周器15は、フラクショナルNシンセサイザ20からの発振信号の周波数を1/Dにし、その信号をフィルタ調整回路16aに入力する。フィルタ調整回路16aは、基準フィルタ30、乗算器31、ローパスフィルタ(LPF)32および指示値記憶回路33を有している。基準フィルタ30は、ベースバンドフィルタ13と同じあるいは相関を有するように構成されている。乗算器31は、D分周器15からの信号と基準フィルタ30からの信号を掛け合わせる。LPF32は、乗算器31からの信号を平滑して、D分周器15からの信号と基準フィルタ30からの信号との位相差に関する信号を出力する。
LPF32から出力された信号は、D分周器15と基準フィルタ30の出力が、所望の位相差になるまで、基準フィルタ30にフィードバックされる。また、LPF32からの出力信号は、ベースバンドフィルタ13に印加され、基準フィルタ30と同じまたは相関を有する特性となるように、ベースバンドフィルタ13を調整する。指示値記憶回路33は、LPF32からの出力信号を記憶する。指示値記憶回路33は、良く知られたトラックアンドホールド回路などで構成することができる。
このようにフィルタ調整回路16aを構成することにより、調整された基準フィルタ(マスターフィルタ)30の時定数と、ベースバンドフィルタ(スレーブフィルタ)13の時定数を一致させ、ベースバンドフィルタ13を所定の通過周波数帯域とすることができる。一度、通過周波数帯域の調整ができれば、指示値記憶回路33に記憶された値を用いて、ベースバンドフィルタ13の特性を一定に保つことができる。また、ベースバンドフィルタ13の調整が完了すると、フィルタ調整回路16aの動作を止めても良い。
フラクショナルNシンセサイザ20は、ΔΣ変調器21、N分周器22、位相比較器23、ループフィルタ24および発振器25を有している。ΔΣ変調器21には、外部から整数分周指示値Mおよび分数分周指示値kが入力される。N分周器22は、発振器25の周波数を1/Nにする。位相比較器23は、N分周器22からの出力と、外部からの基準信号の位相を比較する。ループフィルタ24は、位相比較器23からの出力を平滑する。発振器25は、ループフィルタ24からの信号に基づいて発振周波数を変化させ、フラクショナルNシンセサイザ20外へ出力(発振信号)する。
フラクショナルNシンセサイザ20における、基準信号の周波数frefと、発振信号の周波数をfoutとは、以下の関係を有する。
out=fref×(M+k/2l
ここで、lはΔΣ変調器21のアキュムレータのビット数である。一例として、l=20、fref=16MHzの場合、発振信号の周波数分解能は、
ref/2l=16×106/1048576=15.258[Hz]
となり、非常に分解能が高いことがわかる。つまり、フラクショナルNシンセサイザ20は、発振器25の発振周波数の範囲内で、ほぼ任意の周波数を発生させることができる。よって上記構成において、ベースバンドフィルタ13の帯域を所定の帯域に調整するのに、任意の基準周波数を用いることができる。
さらに、ベースバンドフィルタ13の帯域を変更したい場合、上記フィルタ調整期間において、フラクショナルNシンセサイザ20の発振信号の周波数(基準周波数)を変えるだけで変更することができる。したがって、基準フィルタ30の時定数を切り替える必要はなく、ベースバンドフィルタ13の周波数帯域の変更を非常に簡素に行うことができる。
次に、ベースバンドフィルタ調整の動作について、簡単に説明する。まず、所定の整数分周指示値Mおよび分数分周指示値kをフラクショナルNシンセサイザ20に入力することにより、フラクショナルNシンセサイザ20からの発振信号の周波数を規定する。この規定された周波数は、フィルタ調整回路16aに入力する信号の周波数のD倍となるように規定する。D分周器15は、フラクショナルNシンセサイザ20から出力された発振信号の周波数を1/Dにし、フィルタ調整回路16aに入力する。フィルタ調整回路16aは、入力された信号に基づいて、ベースバンドフィルタ13を調整する。
ベースバンドフィルタ13が調整されると、受信動作をするために、フラクショナルNシンセサイザ20は、出力した発振信号をローカル信号としてミキサ11に入力する。ミキサ11は、ローカル信号を用いて、RF信号をベースバンド信号にダウンコンバートする。ベースバンドアンプ12は、ベースバンド信号を増幅し、フィルタ調整回路16aにより調整されたベースバンドフィルタ13は、ベースバンド信号の所定周波数帯域のみの信号を通過させる。
以上のように、本実施の形態に係るフィルタ調整回路16aは、フラクショナルNシンセサイザ20からの発振信号を用いて、ベースバンドフィルタ13を調整する。したがって、異なる周波数を持つRF信号を受信可能な受信器を構成した場合でも、フラクショナルNシンセサイザ20の周波数を変更することにより、1つのフィルタ調整回路16aによりベースバンドフィルタ13を調整することができる。つまり、基準信号を1つとすることができ、フィルタ装置を有する受信器を小型にすることができる。
また、本実施の形態において、フィルタ調整回路16aに指示値記憶回路33を備え、ベースバンドフィルタ13を調整するための信号を記憶している。このため、フラクショナルNシンセサイザ20からの発振信号がローカル信号として用いられる場合においても、ベースバンドフィルタ13は、調整された状態を維持することができる。
(実施の形態2)
図2は、本発明の実施の形態2に係るフィルタ装置を備えた受信回路の一部の構成を示すブロック図である。本実施の形態に係る受信回路は、実施の形態1に係る受信回路のフィルタ調整回路の構成が異なり、他の構成は同一である。本実施の形態に係る受信回路において、実施の形態1に係る受信回路と同一の構成については、同一の符号を付して説明を省略する。
フィルタ調整回路16bは、基準発振器40、乗算器41、ローパスフィルタ(LPF)42および指示値記憶回路43を有し、PLL(位相ロックループ)回路を構成している。基準発振器40は、ベースバンドフィルタ13と同じか相関を持つ時定数で発振周波数が決定される可変発振器である。基準発振器40は、ベースバンドフィルタ13と同じ回路構成で、たとえばOPアンプを用いるならばウィーンブリッジ発振器あるいは、gm−C回路による発振器等である。
図3(a)は、フィルタ調整回路16bの基準発振器40の構成を示す回路図である。図3(a)に示す回路は、ウィーンブリッジ発振器であり、オペアンプ67、抵抗61〜64およびキャパシタ65、66で構成されている。時定数を変更可能なように、抵抗61〜64には、可変抵抗が用いられている。LPF42からの出力信号により可変抵抗の抵抗値が変えられて、発振周波数が修正される。
図3(b)は、ベースバンドフィルタ13の構成を示す回路図である。ベースバンドフィルタ13は、オペアンプ74、抵抗71、72およびキャパシタ73で構成され、時定数を変更可能なように、抵抗71、72に可変抵抗が用いられている。フィルタ調整回路16bからの出力信号により、可変抵抗の抵抗値が変えられて時定数が設定される。図3(c)は、図3(a)、(b)に用いられる可変抵抗の構成を示す図である。可変抵抗は、MOSFETにより構成され、ゲート電圧により抵抗値が変化する。
乗算器41は、D分周器15の出力信号をこのPLLの基準信号とし、基準発振器40の発振周波数および位相と、D分周器15の出力信号の周波数および位相を乗算器41で比較する。LPF42は、乗算器41の出力信号を平滑して基準発振器40にフィードバックすることでPLLを構成する。PLLがロックしているとき、基準発振器40にフィードバックされる信号をベースバンドフィルタ13に周波数帯域指示値として印加することで、ベースバンドフィルタ13の周波数帯域を所定の帯域にすることができる。指示値記憶回路43は、フィードバックされる信号を記憶する。こうすることでフィルタの調整が終わった後でも、ベースバンドフィルタ13の特性を維持することができる。
以上のように、本実施の形態に係るフィルタ調整回路は、外部からの基準周波数に依存せずに、ベースバンドフィルタの特性を調整することができ、実施の形態1と同様の効果を得ることができる。また、ベースバンドフィルタの帯域の変更は、実施の形態1と同じ動作のため説明を省略する。
なお、基準発振器40とベースバンドフィルタ13の時定数に相関を持たせるため、基準発振器40とベースバンドフィルタ13は、同じ素子で構成されることが好ましい。
また、本実施の形態において、フィルタ調整回路16bに指示値記憶回路43を備え、ベースバンドフィルタ13を調整するための信号を記憶している。このため、フラクショナルNシンセサイザ20からの発振信号がローカル信号として用いられる場合においても、ベースバンドフィルタ13は、調整された状態を維持することができる。
(実施の形態3)
図4は、本発明の実施の形態3に係るフィルタ装置を備えた受信回路の一部の構成を示すブロック図である。本実施の形態に係る受信回路は、実施の形態1に係る受信回路のフィルタ調整回路の構成が異なり、他の構成は同一である。本実施の形態に係る受信回路において、実施の形態1に係る受信回路と同一の構成については、同一の符号を付して説明を省略する。
フィルタ調整回路16cは、カウンタ50、比較器51、それぞれ異なる閾値を有するコンパレータ52、53、可変時定数回路54およびステップ信号生成回路55を有している。
ステップ信号生成回路55は、ステップ状の信号を発生する。可変時定数回路54は、例えば、図5(a)あるいは(b)に示す回路で構成されている。図5(a)においては、抵抗が可変であり、図5(b)においてはトランスコンダクタンス素子が可変に構成され、抵抗またはトランスコンダクタンス素子により時定数を調整可能である。ステップ信号生成回路55から可変時定数回路54にステップ状の信号が入力されると、可変時定数回路54のキャパシタに電荷が蓄積され、出力電圧が徐々に上がる。なお、可変時定数回路54には、調整が終われば、容量を放電する回路(図示せず)が形成されている。
コンパレータ52、53は、可変時定数回路54の出力電圧が所定の値となったことを検出する。例えば、コンパレータ52が、ステップ信号生成回路55の最大電圧(ステップ電圧)の10%に閾値を持っており、コンパレータ53がステップ電圧の90%に閾値を持っているとする。コンパレータ52は、可変時定数回路54の出力電圧がステップ状の最大電圧の10%となった時に信号を出力し、コンパレータ53は、同じくステップ電圧の90%の時に信号を出力する。
カウンタ50は、コンパレータ52からの入力によりカウントを開始し、コンパレータ53からの入力でカウントを止める。カウントするための基準信号周波数として、D分周器15の出力信号を用いる。このように構成すると、可変時定数回路54の電圧がステップ電圧の10%から90%になる時間を、カウンタ50でカウントできる。
比較器51は、カウンタ50のカウント数が所定の値に対して大きいか小さいか比較する。比較器51から比較の結果としての出力信号が、可変時定数回路の時定数を所定の値となるように、可変時定数回路54へフィードバックされる。比較器51からの出力信号はまた、ベースバンドフィルタ13に入力され、ベースバンドフィルタ13の時定数が可変時定数回路54の時定数と同じ値あるいは相関を持つように調整される。具体的には、フィードバックにより、可変時定数回路54が図5(a)に示す場合は、抵抗値が変えられ、図5(b)に示す場合には、コンダクタンスの値を変えられる。
比較器51は、デジタル回路で実現されるので、フィードバックされる回路の保持は容易に行われる。また、比較器51から可変時定数回路54へのフィードバックは、デジタル−アナログコンバータなどを用いて、アナログ信号に変換して行われる。
以上のように、本実施の形態に係るフィルタ調整回路は、実施の形態1、2と同様に、外部の基準信号周波数に依存せず、ベースバンドフィルタの特性を得ることができる。また、ベースバンドフィルタの調整時に発振信号の周波数を可変することで、カウンタ50のカウント数を変えることができ、それに応じて時定数の長短を調整することができる。その結果ベースバンドフィルタ13の周波数帯域を容易に可変することができる。
なお、本発明の実施の形態として3つの場合について説明したが、いずれも課題として挙げた、任意の基準信号周波数を用いることができること、およびフィルタの帯域可変を簡易な構成で容易に行うことができる。
また、本発明に係るフィルタ装置は、実施の形態として受信機内の受信回路に設けられたフィルタ装置について説明したが、送信機内の送信回路に設けられてもよい。特に、図1、図2または図4の受信回路と同様の構成の送信回路において、ADC14からの信号をフィルタ装置により処理し、処理された信号をフラクショナルNシンセサイザ20からのローカル信号を用いて、高周波信号にアップコンバートする構成にすることができる。
また、ベースバンドフィルタの調整回路について説明したが、中間周波数のフィルタとして同様に用いることができる。
また、時分割多重方式の送受信機にフィルタ装置を用いる場合に、送受信いずれかが動作していない時に、動作していない回路内に設けられたフィルタの調整が行われるようにしてもよい。
また、フィルタ装置を設けた受信機あるいは送信機において、チャンネルの切り替え時に、フィルタを調整する構成にすることもできる。
また、周波数シンセサイザ20は、フィルタの帯域を変更する際に、フィルタ調整回路16a、16b、16cに供給する発振信号の周波数を、帯域変更前のフィルタ調整時に使用された周波数から変更する構成にすることもできる。
なお、フィルタの調整に関する方法は、上記実施の形態に限定するものではなく、基準信号を用いる他のフィルタ調整回路を利用することもできる。
本発明は、任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるという利点を有し、フィルタ装置およびそれを用いた送受信機として利用可能である。
本発明の実施の形態1に係るフィルタ装置を有する受信回路の一部の構成を示すブロック図 本発明の実施の形態2に係るフィルタ装置を有する受信回路の一部の構成を示すブロック図 同上受信回路の(a)は基準発振器、(b)はベースバンドフィルタ、(c)は可変抵抗を示す回路図 本発明の実施の形態3に係るフィルタ装置を有する受信回路の一部の構成を示すブロック図 同上受信回路の可変時定数回路の構成を示す回路図 従来のフィルタ装置を有する受信回路の一部の構成を示すブロック図 従来のフィルタ調整回路の構成を示すブロック図
符号の説明
11 ミキサ
12 ベースバンドアンプ
13 ベースバンドフィルタ
14 アナログ−デジタルコンバータ(ADC)
15 D分周器
16a、16b、16c フィルタ調整回路
20 フラクショナルNシンセサイザ
21 ΔΣ変調器
22 N分周器
23 位相比較器
24 ループフィルタ
25 発振器
30 基準フィルタ
31、41 乗算器
32、42 ローパスフィルタ(LPF)
33、43 指示値記憶回路
40 基準発振器
50 カウンタ
51 比較器
52、53 コンパレータ
54 可変時定数回路
55 ステップ信号生成回路
61〜64、71、72 抵抗
65、66、73 キャパシタ
67、74 オペアンプ

Claims (14)

  1. 信号を処理するフィルタと、
    前記フィルタの周波数特性を所定の特性に調整するフィルタ調整回路と、
    前記フィルタ調整回路に基準信号を供給する基準信号源とを備えたフィルタ装置において、
    前記基準信号源は、周波数可変の周波数シンセサイザであり、
    前記周波数シンセサイザは、前記フィルタ調整回路が前記フィルタの調整を行う際に、前記フィルタ調整回路に必要な周波数で発振した発振信号を出力し、前記発振信号を前記フィルタ調整回路の基準信号として用いることを特徴とするフィルタ装置。
  2. 前記周波数シンセサイザからの発振信号を分周する分周器を備え、
    前記フィルタ調整回路は、前記分周器により分周された信号を基準信号として用いる請求項1記載のフィルタ装置。
  3. 前記周波数シンセサイザが、フラクショナルN周波数シンセサイザである請求項1または2記載のフィルタ装置。
  4. 前記フィルタ調整回路は、
    基準信号が入力される基準フィルタと、
    前記基準フィルタの入出力信号の位相差を検出する乗算器と、
    前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、
    前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、
    前記ローパスフィルタの出力を前記基準フィルタにフィードバックするとともに、前記フィルタ調整用信号とする請求項1〜3のいずれか一項に記載のフィルタ装置。
  5. 前記フィルタ調整回路は、
    基準発振器と、
    前記基準発振器の発振周波数および位相と、前記基準信号の周波数および位相との差を検出する乗算器と、
    前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、
    前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、
    前記ローパスフィルタの出力を前記基準発器にフィードバックするとともに、前記フィルタ調整用信号とする請求項1〜3のいずれか一項に記載のフィルタ装置。
  6. 前記フィルタ調整回路は、
    ステップ状の信号を生成するステップ信号生成回路と、
    前記ステップ状の信号が入力される可変時定数回路と、
    前記可変時定数回路が、過渡状態にあることを検出するためのコンパレータと、
    前記コンパレータの出力に応じて、前記基準信号を用いて前記過渡状態の時間をカウントするカウンタと、
    前記カウンタのカウント数をあらかじめ決められた値と比較し、比較結果に応じた出力を、前記可変時定数回路の時定数を調整する信号、および前記フィルタのフィルタ調整用信号とする比較器とを有する請求項1〜3のいずれか一項に記載のフィルタ装置。
  7. 前記周波数シンセサイザは、前記フィルタの帯域を変更する際に、フィルタ調整回路に供給する発振信号の周波数を、帯域変更前のフィルタ調整時に使用された周波数から変更する請求項1〜3のいずれか一項に記載のフィルタ装置。
  8. ローカル信号を用いて、高周波信号をダウンコンバートするミキサと、
    前記ミキサによりダウンコンバートされた信号を処理する、請求項1〜7のいずれか一項に記載のフィルタ装置とを備え、
    前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる受信機。
  9. 電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する請求項8記載の受信機。
  10. 信号を処理する、請求項1〜7のいずれか一項に記載のフィルタ装置と、
    前記フィルタ装置により処理された信号を、ローカル信号を用いて、高周波信号にアップコンバートするミキサとを備え、
    前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる送信機。
  11. 電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する請求項10記載の送信機。
  12. 請求項1〜7のいずれか一項に記載のフィルタ装置を備えた時分割多重方式の送受信機において、
    送受信いずれかが動作していない時に、動作していない回路内に設けられた前記フィルタ調整回路が前記フィルタを調整する送受信機。
  13. 請求項1〜7のいずれか一項に記載のフィルタ装置を備え、
    チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する受信機。
  14. 請求項1〜7のいずれか一項に記載のフィルタ装置を備え、
    チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する送信機。
JP2006348027A 2006-12-25 2006-12-25 フィルタ装置およびそれを有する送受信機 Withdrawn JP2008160554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348027A JP2008160554A (ja) 2006-12-25 2006-12-25 フィルタ装置およびそれを有する送受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348027A JP2008160554A (ja) 2006-12-25 2006-12-25 フィルタ装置およびそれを有する送受信機

Publications (1)

Publication Number Publication Date
JP2008160554A true JP2008160554A (ja) 2008-07-10

Family

ID=39660954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348027A Withdrawn JP2008160554A (ja) 2006-12-25 2006-12-25 フィルタ装置およびそれを有する送受信機

Country Status (1)

Country Link
JP (1) JP2008160554A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146861A (ja) * 2010-01-13 2011-07-28 Fujitsu Ltd フィルタ回路
JP2011152002A (ja) * 2010-01-22 2011-08-04 Ntt Facilities Inc 中点接地制御装置及びその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146861A (ja) * 2010-01-13 2011-07-28 Fujitsu Ltd フィルタ回路
JP2011152002A (ja) * 2010-01-22 2011-08-04 Ntt Facilities Inc 中点接地制御装置及びその制御方法

Similar Documents

Publication Publication Date Title
EP2258047B1 (en) Frequency synthesis
EP3242403A1 (en) Apparatus and methods for phase synchronization of phase-locked loops
US8600300B2 (en) Method and system for single chip WLAN and bluetooth radios on a single CMOS substrate
US6900700B2 (en) Communication semiconductor integrated circuit and radio communication system
US7020444B2 (en) High frequency semiconductor integrated circuit and radio communication system
KR101136246B1 (ko) 무선 수신기를 동조시키기 위한 시스템 및 방법
JP4638806B2 (ja) 位相同期ループ回路、オフセットpll送信機、通信用高周波集積回路及び無線通信システム
EP2713510B1 (en) Hybrid AFC using DCXO and RF PLL
JP5844795B2 (ja) 発振周波数調整装置、発振周波数調整方法及び無線通信装置
US9473157B2 (en) Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof
CN107634757B (zh) 在锁相环路中使用参考时钟抖动来降低突波
US8446192B2 (en) PLL circuit
WO2010108036A1 (en) Frequency calibration of radio frequency oscillators
US8280330B2 (en) Crystal-less clock generation for radio frequency receivers
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
US20130271229A1 (en) Method and apparatus for local oscillator
US20170085270A1 (en) Semiconductor device, radio communication apparatus, and control method for semiconductor device
JP2010081247A (ja) 周波数シンセサイザ及び無線送信装置
US7171183B2 (en) Linearized fractional-N synthesizer having a current offset charge pump
JP2008160554A (ja) フィルタ装置およびそれを有する送受信機
US8559904B2 (en) System and method for duty cycle control of a crystal oscillator
US20110204935A1 (en) PLL circuit
US20040023625A1 (en) Frequency synthesizer and a method for synthesizing a frequency
JP2015154394A (ja) Vco回路及び周波数シンセサイザ
WO2014078311A2 (en) Frequency synthesis using a phase locked loop

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302