KR101136246B1 - 무선 수신기를 동조시키기 위한 시스템 및 방법 - Google Patents

무선 수신기를 동조시키기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101136246B1
KR101136246B1 KR1020107023246A KR20107023246A KR101136246B1 KR 101136246 B1 KR101136246 B1 KR 101136246B1 KR 1020107023246 A KR1020107023246 A KR 1020107023246A KR 20107023246 A KR20107023246 A KR 20107023246A KR 101136246 B1 KR101136246 B1 KR 101136246B1
Authority
KR
South Korea
Prior art keywords
local oscillator
digital
control signal
frequency
oscillator control
Prior art date
Application number
KR1020107023246A
Other languages
English (en)
Other versions
KR20100125425A (ko
Inventor
잉 쉬
브라이언 제이 롤
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20100125425A publication Critical patent/KR20100125425A/ko
Application granted granted Critical
Publication of KR101136246B1 publication Critical patent/KR101136246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits

Abstract

무선 수신기를 동조시키기 위한 시스템의 실시예들은, 다운컨버팅된 디지털 에러 신호를 제공하도록 구성된 무선 수신기와, 제1 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 합성기 회로, 제2 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 자동 주파수 제어(AFC) 회로를 포함하고, 디지털 합성기 회로는 디지털 AFC 회로가 디스에이블될 때 제1 국부 발진기 제어 신호를 발생시키도록 인에이블되고, 제1 국부 발진기 제어 신호는 원하는 국부 발진기 주파수의 추정치에 대응하며, 디지털 AFC 회로는 디지털 합성기 회로가 디스에이블될 때 제2 국부 발진기 제어 신호를 발생시키도록 인에이블되며, 제2 국부 발진기 제어 신호는 원하는 국부 발진기 주파수에 대응한다.

Description

무선 수신기를 동조시키기 위한 시스템 및 방법{SYSTEM AND METHOD FOR TUNING A RADIO RECEIVER}
본 발명은 무선 수신기를 동조시키기 위한 시스템 및 방법에 관한 것이다.
셀룰러 전화, PDA, 및 기타 통신 장치와 같은 휴대용 통신 장치는 종종 무선 수신기 또는 트랜시버를 포함한다. 예를 들어, 셀룰러 전화는 셀룰러 트랜시버, 텔레비젼 수신기 및 FM 라디오를 포함할 수 있다. 핸드셋 응용에서 FM 라디오의 전력 소모를 최소화하기 위해, 셀 전화 제조업자들은, 최근 세대의 FM 라디오 집적 회로(IC)에 대한 외부 기준 주파수 소스로서, 32.768 kHz 크리스탈 발진기와 같은 저주파 크리스탈의 이용을 명시하였다. 32.768 kHz 기준 주파수는, 76 내지 108 MHz의 FM 주파수 범위 내의 채널들에 수신기가 동조할 수 있도록 하는 국부 발진기(LO) 신호를 발생시키기 위해 여러번 체배되었다.
저주파 기준 소스를 구현하는 것은 많은 설계상의 야기할 수 있다. 어려움들 중 하나는, 저주파(이 예에서는 32.768 kHz)의 주파수 잡음과 주파수 에러가 주파수 합성기에서 큰 인수에 의해 곱해져서, 결과적으로 LO 신호에서 큰 주파수 에러와 주파수 잡음을 초래한다는 것이다. 예를 들어, 32.768 kHz 기준 소스에 대한 곱셈 인수는, LO 주파수가 102.4 MHz인 때에 약 3125이다. LO 신호에서 주파수 에러 및 주파수 잡음은, FM 수신기의 성능의 핵심적인 2개 메트릭인 수신기 선택도(selectivity) 및 신호대잡음비(SNR)를 각각 열화시킬 수 있다. 주목할 점은, 더 높은 LO 주파수를 갖는 다른 무선 주파수(RF) 시스템들에서, 동일한 저주파 기준이 사용된다면 문제는 악화될 것이라는 점이다. 예를 들어, LO 주파수가 약 2.4 GHz인 블루투스 무선 시스템에서, 곱셈 인수는, 32.768 kHz 주파수 소스가 사용되는 경우, 75680일 것이다.
주파수 잡음 및 에러의 큰 곱셈을 피하는 한 방법은 주파수 합성기 대신에 주파수 자동 제어(AFC)를 통해 LO 주파수를 제어하는 것이다. 과거에는 합성기 및 AFC 회로 양자 모두가 사용되었지만, 합성기 및 AFC 회로의 이전의 구현은 아날로그 집약적이고 외부 컴포넌트를 요구한다.
합성기와 AFC 회로를 구현하는 한 이전의 아날로그 방법은, 회로의 아날로그 속성으로 인해, 합성기 회로로부터 AFC 회로로 전환할 때 과도상태(transient)와 스파이크(spike)를 겪는다. 또 다른 단점은, 큰 커패시터가 사용되며 IC에 용이하게 집적될 수 없어서 외부 컴포넌트의 사용을 요구한다는 것이다.
주파수 합성기 및 AFC 회로를 구현하는 또 다른 이전의 아날로그 방법은, 위상-및-주파수 검출기(PFD), 전하 펌프 및 루프 필터를 사용한다. 합성기 내의 전압 제어형 발진기(VCO) 동조 신호와 AFC 내의 VCO 동조 신호는 모두 아날로그 신호이다. 이러한 구현의 단점은 큰 커패시턴스가 사용되며 IC 내에 용이하게 집적될 수 없어서 외부 컴포넌트의 사용을 요구한다는 것이다.
나아가, 아날로그 가산기는 더 많은 잡음을 추가하거나 더 많은 전력을 소모할 수 있으며, AFC 모드에서 주파수가 소정 윈도우 내에 있는 한 합성기가 AFC 동작에 영향을 미치지 않는다 하더라도, 여전히 추가 전력을 소모한다.
따라서, 이들 어려움을 극복하고 FM 라디오 또는 임의의 RF 수신기에 적용될 수 있는 무선 주파수(RF) 동조 시스템 및 방법을 갖는 것이 바람직할 것이다.
무선 수신기를 동조시키기 위한 시스템의 실시예들은, 다운컨버팅된 디지털 에러 신호를 제공하도록 구성된 무선 수신기와, 제1 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 합성기 회로, 제2 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 자동 주파수 제어(AFC) 회로를 포함하고, 디지털 합성기 회로는 디지털 AFC 회로가 디스에이블될 때 제1 국부 발진기 제어 신호를 발생시키도록 인에이블되고, 제1 국부 발진기 제어 신호는 원하는 국부 발진기 주파수의 추정치에 대응하며, 디지털 AFC 회로는 디지털 합성기 회로가 디스에이블될 때 제2 국부 발진기 제어 신호를 발생시키도록 인에이블되며, 제2 국부 발진기 제어 신호는 원하는 국부 발진기 주파수에 대응한다.
다른 실시예들도 역시 제공된다. 본 발명의 다른 시스템, 방법, 특징, 및 잇점들은 이하의 도면 및 상세한 설명의 검토를 통해 당업자에게 명백해지거나 명백할 것이다. 이와 같은 모든 추가적인 시스템, 방법, 특징, 및 잇점들은 본 설명 내에 포함되고 본 발명의 범위 내에 해당되며, 첨부된 특허청구범위에 의해 보호된다.
FM 라디오 또는 임의의 RF 수신기에 적용될 수 있는 무선 주파수(RF) 동조 시스템 및 방법이 제공된다.
본 발명은 이하의 도면들을 참조하면 더 잘 이해될 것이다. 도면 내의 컴포넌트들은 반드시 축적비율이 맞게 스케일링되는 것은 아니고, 본 발명의 원리를 명료하게 예시하기 위해 강조될 수 있다. 게다가, 도면들에서, 유사한 참조 번호는 다른 도면의 대응하는 부분들을 가리킨다.
도 1은 간소화된 포터블 트랜시버를 예시하는 블럭도이다.
도 2는 무선 수신기를 동조시키기 위한 시스템 및 방법이 구현될 수 있는 FM 라디오의 실시예를 도시하는 간략화된 개략도이다.
도 3은 도 2의 합성기 및 자동 주파수 제어(AFC) 회로의 실시예를 도시하는 개략도이다.
도 4는 무선 수신기를 동조시키기 위한 방법의 실시예의 동작을 기술하는 플로차트이다.
비록 FM 무선 수신기를 병합한 포터블 트랜시버를 특별히 참조하고 있지만, 무선 트랜시버를 동조시키기 위한 시스템 및 방법은, 원하는 주파수와 연관된 특정한 무선 주파수(RF) 캐리어 신호에 동조하는 것이 바람직한 임의의 수신기에서 구현될 수 있다.
무선 수신기를 동조시키기 위한 시스템 및 방법은, 비교적 낮은 주파수 기준 소스로부터 국부 발진기(LO) 신호를 발생시키기 위해, 실질적으로 디지털 영역에서 구현되는 합성기 및 자동 주파수 제어(AFC) 회로 양자 모두를 이용한다. LO 신호는 수신된 무선 주파수(RF) 신호를 다운컨버트하기 위해 사용된다.
무선 수신기를 동조시키기 위한 시스템 및 방법은 하드웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 하드웨어로 구현될 때, 무선 수신기를 동조시키기 위한 시스템 및 방법은 전문화된 하드웨어 요소 및 로직을 이용하여 구현될 수 있다. 무선 수신기를 동조시키기 위한 시스템 및 방법이 소프트웨어로 구현될 때, 소프트웨어 부분은 합성기와 AFC 회로 내의 다양한 컴포넌트들을 정확하게 제어하는데 사용될 수 있다. 소프트웨어는 메모리에 저장되어 적절한 명령어 실행 시스템(마이크로프로세서)에 의해 실행될 수 있다. 무선 수신기를 동조시키기 위한 시스템 및 방법의 하드웨어 구현은 당업계에 공지된 다음과 같은 기술들 중 임의의 기술 또는 조합을 포함할 수 있다: 개별 전자 컴포넌트, 데이터 신호에 관한 논리 기능을 구현하기 위한 논리 게이트를 갖는 개별 논리 회로(들), 적절한 논리 게이트를 갖는 주문형 집적 회로, 프로그래머블 게이트 어레이(들)(PGA), 필드 프로그래머블 게이트 어레이(FPGA) 등.
무선 수신기를 동조시키기 위한 시스템 및 방법의 소프트웨어는 논리 기능을 구현하기 위한 실행가능한 명령어의 정렬된 목록을 포함하며, 컴퓨터-기반의 시스템, 프로세서 포함 시스템, 또는 명령어 실행 시스템, 장치 또는 디바이스로부터 명령어를 가져와서 실행시킬 수 있는 컴퓨터-기반의 시스템과 같은 명령어 실행 시스템, 장치, 또는 디바이스에 의해 또는 이들과 연계하여 사용하기 위한 임의의 컴퓨터 판독가능한 매체로 구현될 수 있다.
본 명세서의 정황에서, "컴퓨터 판독가능한 매체"는, 명령어 실행 시스템, 장치, 또는 디바이스에 의해 사용되거나, 이들과 연계하여 사용될 수 있는 프로그램을 포함, 저장, 전달, 전파, 또는 수송할 수 있는 임의의 수단일 수 있다. 컴퓨터 판독가능한 매체는 전자, 자기, 광학, 전자기, 적외선, 또는 반도체 시스템, 장치, 디바이스, 또는 전파 매체일 수 있으나, 이들만으로 제한되는 것은 아니다. 컴퓨터 판독가능한 매체의 더 구체적인 예는, 하나 이상의 와이어를 갖는 전기 접속(전자), 휴대용 컴퓨터 디스켓(자기), 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 소거가능한 프로그래머블 판독 전용 메모리(EPROM 또는 플래시 메모리)(자기), 광섬유(광학), 및 휴대용 컴팩트 디스크 판독 전용 메모리(CDROM)(광학)을 포함할 것이다. 주목할 점은, 프로그램은 예를 들어 종이나 기타의 매체의 광학적 스캐닝을 통해 전자적으로 포착된 다음, 컴파일되거나, 인터프리트되거나, 필요하다면 적절한 방식으로 달리 처리된 다음, 컴퓨터 메모리에 저장될 수 있기 때문에, 컴퓨터 판독가능한 매체는 종이이거나 프로그램이 인쇄되는 다른 적절한 매체일 수 있다.
도 1은 간략화된 휴대용 트랜시버(100)를 예시하는 블럭도이다. 무선 수신기를 동조시키기 위한 시스템 및 방법의 실시예들은 임의의 무선 수신기에서 구현될 수 있으며, 이 예에서는, FM 라디오 수신기에서 구현된다. 도 1에 예시된 휴대용 트랜시버(100)는 간략화된 예이며 무선 수신기를 동조시키기 위한 시스템 및 방법이 구현될 수 있는 많은 가능한 응용들 중 하나를 예시한다. 당업자라면 휴대용 트랜시버의 동작을 이해할 것이다. 휴대용 트랜시버(100)는 통신 버스(125)를 통해 접속된 기저대역 모듈(130), 수신기(120), 전송기(110)를 포함한다. 휴대용 트랜시버(100)는 또한 FM 라디오 수신기(200)를 포함한다. 수신기(120) 및 전송기(110)는 접속(138)을 통해 안테나(142)에 접속된다. FM 라디오 수신기(200)는 접속(136)을 통해 안테나(140)에 접속되어 FM 무선 수신기(200)가 FM 브로드캐스트 무선 신호를 수신할 수 있다. 만일 무선 수신기를 동조시키기 위한 시스템 및 방법의 일부가 소프트웨어로 구현된다면, 기저대역 모듈(130)은 또한, 이하에서 기술될 무선 수신기를 동조시키기 위한 시스템 및 방법의 동작을 제어하기 위해, 마이크로프로세서(135)에 의해 실행될 수 있거나, 또 다른 프로세서에 의해 실행될 수 있는 동조 소프트웨어(155)를 포함한다.
도 2는 무선 수신기를 동조시키기 위한 시스템 및 방법이 구현될 수 있는 도 1에 도시된 FM 무선 수신기(200)의 실시예를 도시하는 간략화된 개략도이다. 무선 수신기를 동조시키기 위한 시스템 및 방법의 설명에 관련된 FM 라디오 수신기의 부분만이 도시되어 있다. 도 2에 도시된 블럭도는 FM 라디오 수신기의 일반적인 간략화된 버전이다. FM 라디오 수신기의 실제 구현은 더욱 복잡할 수 있으며, 도 2에 도시된 기능 블럭들 이외의 기능 블럭들을 포함할 수 있다. FM 라디오 수신기 아키텍쳐는 도 2에 도시된 것과 상이할 수 있다. 도 2에 도시된 신호들은 실수 신호(real signal)이거나 복소 신호(complex signal)일 수 있다. 복소 신호의 경우, 신호경로는 동상 경로(in-phase)(I) 및 직교위상(Q) 경로를 포함할 수 있다. 따라서, 이하에서 기술되는 무선 수신기를 동조시키기 위한 시스템 및 방법은 실수 필터, 복소 필터, 또는 이들의 조합을 채택할 수 있다. 모든 경우에, 무선 수신기를 동조시키기 위한 시스템 및 방법은 실제 아키텍쳐 및 신호의 실제 타입에 관계없이 적용가능하다. FM 무선 수신기(200)는 접속(136)을 통해 무선 주파수(RF) 신호를 수신하는 저 잡음 증폭기(LNA, 202)를 포함한다. 이 예에서, 접속(136)을 통해 수신된 신호는 안테나(140)(도 1)로부터의 FM 무선 입력 신호이다.
접속(204) 상의 LNA(202)의 출력은 믹서(206)에 제공된다. 믹서(206)는 접속(208)을 통해, 국부 발진기(LO) 신호라고도 불리는, 기준 신호를 수신한다. fLO라 불리는 LO 신호는 발진기(212)에 의해 공급된다. 접속(208) 상의 LO 신호는 발진기(212)의 출력을 원하는 LO 주파수로 분할함으로써 얻어질 수도 있다. 이 실시예에서, 발진기(212)는 전압 제어형 발진기(VCO)일 수 있다. 라디오를, fRF라 불리는 원하는 채널에 동조시키기 위해, LO 신호의 주파수 fLO가 설정된다.
fLO = fRF +/- fIF0 수학식 (1)
여기서, fIF0는 타겟 중간 주파수(IF)이고, "+" 및 "-" 연산자는 각각 고위측 주입 및 저위측 주입을 나타낸다. fIF0값의 선택은, 공지된 바와 같이, 이미지 주입과 채널 선택성간의 맞바꿈이다.
믹서(206)는 RF 신호를 접속(214) 상의 중간 주파수(IF) 신호로 다운컨버팅한다. 접속(214) 상의 IF 신호는, LO 신호가 수학식 (1)에 따라 원하는 LO 주파수로 설정될 때, 타겟 주파수 fIF0와 같은 중심 주파수를 가진다. 접속(214) 상의 IF 신호는 IF 증폭기(216)에 공급된다. IF 증폭기(216)는 IF 증폭기 시리즈로서 구현될 수 있으며, 간략화를 위해 단일 증폭기로서 도시되어 있다. IF 증폭기는 접속(214) 상의 신호를 증폭하며 증폭된 IF 신호를 접속(222) 상에 공급한다. IF 증폭기(216)의 이득은 자동 이득 제어(AGC) 회로(미도시)에 의해 제어된다. 접속(222) 상의 증폭된 IF 신호는 아날로그 대 디지털 변환기(ADC)(224)에 공급된다.
ADC(224)는 접속(222) 상의 아날로그 IF 신호를 접속(226) 상의 디지털 신호로 변환한다. 그 다음, 접속(226) 상의 디지털 IF 신호는 채널 선택 필터(227)에 공급된다. 한 실시예에서, 채널 선택 필터(227)는, 본 명세서에서 그 전체를 참고용으로 인용하는 2007년 3월 2일 출원된 "인접 채널 전력 검출 및 동적 대역폭 필터 제어"라는 명칭의 계류중인 미국 특허출원 제11/681,211호에 기술된 전환가능한 대역폭 대역통과 필터일 수 있다. 채널 선택 필터(227)의 주파수 응답은 타겟 IF 주파수 fIF0에 중심을 두고 있으며, 원하는 채널 내의 전력이 아닌 다른 채널들 내의 전력의 실질적으로 전부를 제거함으로써 충분한 선택성을 제공하기 위해 날카로운 롤-오프(roll-off)를 가진다.
채널 선택 필터(227)의 출력은 접속(228)을 통해 복조기(234)에 공급된다. FM 라디오(200)의 실시예에서, 복조기(234)는 위상 고정 루프(PLL) 복조기로서 구현된다. 그러나, 다른 복조기 구현도 가능하다. 복조기(234)는 채널 선택 필터(227)의 IF 신호 출력으로부터 기저대역 정보를 추출하고, 기저대역 신호 출력을 접속(242)을 통해 공급한다. 접속(242) 상의 신호는 스테레오 디코더(미도시)에 공급되어, 이 스테레오 디코더에 이어, 접속(242) 상의 신호를 아날로그 오디오 신호로 변환하기 위해 디지털 대 아날로그 변환기(DAC)(미도시)가 후속한다. 그 다음, 아날로그 오디오 신호는 포터블 트랜시버(100) 내의 적절한 처리 유닛들에 공급되어, FM 라디오 정보가 사용자에 제공될 수 있다.
무선 수신기를 동조시키기 위한 시스템 및 방법의 실시예에서, 복조기(234)는 또한 접속(236)을 통해 IF 주파수 에러 신호를 제공한다. 접속(236) 상의 IF 주파수 에러 신호는, 접속(214) 상의 IF 신호의 중심 주파수가 타겟 IF 주파수 fIF0와 상이한 만큼의 크기의 측정치를 나타낸다. IF 주파수 에러는 LO 주파수 에러로부터 생긴 것이고, 그리고, 이와 같이, LO 에러의 측정치이다.
FM 라디오(200)는 또한, 실질적으로 디지털 영역에서 구현된 합성기 회로(240)와 자동 주파수 제어(AFC) 회로(250)를 포함한다. 합성기 회로(240)는 합성기(266)를 포함한다. 합성기(266)는 접속(264)을 통해 비교적 낮은 주파수 기준 소스를 수신한다. 이 예에서, 저주파 기준 소스는 32.768 kHz 신호이며, 공칭 32 kHz 기준 신호라 언급된다. 그러나, 무선 수신기를 동조시키기 위한 시스템 및 방법은 32.768 kHz가 아닌 다른 주파수 기준 소스를 이용하여 구현될 수 있다. 무선 수신기를 동조시키기 위한 시스템 및 방법은, 비교적 낮은 주파수 기준 소스가 원하는 LO 주파수에 여러번 곱해지는 임의의 수신기에서 유용할 수 있다. 여기서 도시된 예에서, 곱셈 인수는 LO 주파수가 102.4 MHz일 때 약 3125로서, 종래 방식으로 곱해지면 상당한 주파수 에러 및 잡음에 기여할 것이다. LO 신호에서의 주파수 에러 및 주파수 잡음은 수신기 선택성 및 신호대 잡음비(SNR)를 열화시킬 것이다. 합성기(266)는 또한 접속(208)을 통해 발진기(212)의 LO 신호 출력을 수신한다.
합성기(266)의 출력은 제1 국부 발진기 제어 신호라 불릴 수 있으며, 접속(268)을 통해 스위치(272)에 제공된다. 스위치(272)는 접속(125)을 통해 공급된 "합성기 인에이블" 신호에 의해 제어된다. 이 "합성기 인에이블" 신호는 FM 라디오(200)가 제작되어 있는 집적 회로(IC)로부터 발생되거나 기저대역 서브시스템(130)에 의해 발생될 수 있다. 합성기 인에이블 신호는 이하에서 더 기술될 것이다. 스위치(272)의 출력은 접속(274)을 통해 레지스터(276)에 제공된다. 레지스터(276)는 이하에서 기술되는 바와 같이 합성기 동조 싸이클의 끝에서 합성기(266)의 상태를 저장한다.
레지스터(276)의 출력은 접속(278)을 통해 가산기(254)에 제공된다. 가산기(254)는 합성기 회로(240) 및 AFC 회로(250)의 출력을 결합하고, 접속(256)을 통해 결합된 출력을 제공한다. 가산기(254)의 출력은 디지털-대-아날로그 변환기(DAC, 258)의 출력을 결정하는데 사용된다. 접속(262) 상의 DAC(258)의 출력은 VCO 동조 라인이라 불리고, 발진기(212)의 주파수를 제어한다.
AFC 회로(250)는 AFC 요소(244)를 포함하며, 이 요소는 접속(236)을 통해 IF 주파수 에러 신호를 수신한다. AFC 요소(244)는 IF 주파수 에러 신호를 적분하여 접속(246) 상에 동조 신호를 발생시킨다. 접속(246) 상의 동조 신호는 제2 국부 발진기 제어 신호라 불릴 수 있으며 스위치(248)에 공급된다. 스위치(248)는 접속(125)을 통해 "AFC 인에이블" 신호에 의해 제어되며, 이 "AFC 인에이블" 신호는 FM 라디오(200)가 제작되어 있는 집적 회로(IC) 내로부터 발생되거나, 기저대역 서브시스템(130)에 의해 발생될 수 있다. AFC 인에이블 신호는 이하에서 더 상세히 기술될 것이다. 스위치(248)의 출력은 접속(252)을 통해 가산기(254)에 제공된다. 가산기(254)의 출력은 제1 및 제2 국부 발진기 제어 신호를 포함하는 결합된 국부 발진기 제어 신호이며, 전술된 바와 같이, 디지털-대-아날로그 변환기(DAC)(258)의 출력을 결정하는데 사용된다. DAC(258)의 출력은 발진기(212)의 주파수를 제어하여, 접속(208) 상의 LO 신호의 주파수를 결정하는 아날로그 동조 전압이다.
한 실시예에서, 발진기(212)를 원하는 LO 주파수에 동조시키기 위해, 합성기 회로(240)는 스위치(272)를 통해 인에이블되는 반면, AFC 회로는 스위치(248)를 통해 디스에이블된다. 합성기(266)가 원하는 LO 주파수에 근접한 주파수에 동조된 후에, 스위치(272)는 합성기 회로(240)를 디스에이블하도록 제어되는 반면, 스위치(248)는 AFC 회로(250)를 인에이블하도록 제어된다. 그 다음, AFC 요소(244)는 원하는 LO 주파수에 정확히 동조하기 위해 접속(236) 상의 IF 주파수 에러 신호를 이용한다.
한 실시예에 따르면, 수신기를 동조시키기 위한 시스템 및 방법은 도 2에 도시된 것과 같은 FM 라디오 아키텍쳐에 특히 적합하다. 여기서, IF 신호는 디지털화되고, 채널 선택 필터(227) 및 복조기(234)는 양자 모두 디지털 영역에서 구현되고, 접속(236) 상의 IF 주파수 에러는 디지털 포멧으로 이용가능하다. 전술된 바와 같이, 합성기 회로(240) 및 AFC 회로(250)는 주로 디지털 영역에서 구현된다. 나아가, 합성기 회로(240) 및 AFC 회로(250)는 동일한 DAC(258)를 공유하고, DAC(258)의 출력은 접속(262) 상의 VCO 동조 라인이다.
무선 수신기를 동조시키기 위한 시스템 및 방법의 실시예에 따르면, 발진기(212)의 LO 주파수 출력을 동조시키는 것은 기본적으로 2단계 프로세스이다. 첫번째 동조 단계는 합성기 회로(240)를 통해 발생한다. 합성기(266)는 접속(264) 상의 32.768 kHz 기준 소스에 대비해 접속(208) 상의 발진기 주파수를 비교하고, 신속하게 발진기(212)의 주파수를 원하는 LO 주파수에 근접한 주파수에 설정한다. AFC 회로(250)에 의해 형성된 피드백 루프는 합성기 LO 주파수 동조 동안에 개방된다.
두번째 동조 단계는 AFC 회로(250)를 이용한다. 합성기 회로(240)는 그 동조 동작을 완료한 후에, 합성기 회로(240)의 많은 부분이 디스에이블되고 AFC 회로(250)는 인에이블된다. 예를 들어, 합성기(266)의 나머지 요소들이 디스에이블되는 반면 주파수 검출기(도 3의 302)만이 동작상태를 유지한다. AFC 회로(250)는 이하에서 기술되는 바와 같이, 발진기(212)를 정확한 주파수에 동조시킨다.
도 3은 도 2의 합성기 회로 및 자동 주파수 제어(AFC) 회로를 예시하는 개략도이다. 도면(300)은 AFC 요소(244), 합성기(266), 국부 발진기(LO) 에러 보정 요소(340)의 설명을 포함한다. AFC 요소(244)는 디지털 축적기(326) 및 증폭기(332)를 포함한다. 디지털 축적기(326)는 접속(236)을 통해 복조기(234)로부터 공급되는 IF 주파수 에러 신호에 대응하는 디지털 샘플들을 수신하여 축적한다. 증폭기(332)는, AFC 회로(240)의 시상수를 설정하고 접속(334)을 통해 출력을 가산기(336)에 제공하는, "Ka"라 불리는 스케일링 계수를 적용한다.
합성기(266)는 주파수 검출기(FD, 302), 디지털 축적기(306), 증폭기(312) 및 개략적 동조 요소(314)를 포함한다. 주파수 검출기(302)는 카운터(316)와, 가산기(322)로서 구현된 산술 연산기를 포함한다. 주파수 검출기(302)는 VCO(212)의 개략적 동조 및 정밀 동조 동안에 사용된다. 주파수 검출기(302) 내의 카운터(316)는 접속(264)을 통해 주파수 기준 소스를 수신하고 접속(208)을 통해 발진기(212)의 출력을 수신한다. 카운터(316)는 주파수 기준 소스에 따라 설정된 미리결정된 기간 동안 LO 싸이클의 횟수를 카운트한다. 타겟 카운트 값은 접속(303)을 통해 공급된 가산기(322)에 공급된다. 카운터(316)로부터의 카운트 결과는 접속(303)을 통해 공급된 타겟 카운트 값으로부터 감산된다. 타겟 카운트 값은 만일 LO 주파수가 정확히 그 타겟 주파수에 있다면 카운트 결과가 무엇이 되어야 하는지를 나타낸다. 가산기(322)의 출력은 LO 주파수 에러를 나타내며, 이것은 접속(304)을 통해 디지털 축적기(306)에 공급된다. 디지털 축적기(306)는 접속(304)을 통해 주파수 검출기(302)의 출력에 대응하는 디지털 샘플들을 수신하여 축적한다. 디지털 축적기(306)는 특별한 경우가 아니면 외부 컴포넌트의 이용을 요구할 큰 커패시터를 제거한다. 증폭기(312)는, 합성기 회로(250)의 시상수를 설정하는 "Ks"라 불리는 스케일링 계수를 적용하며, 접속(268)을 통해 스위치(272)에 출력을 공급한다.
합성기 동조는 개략적 동조 단계와 정밀 동조 단계를 수행한다. 개략적 동조 요소(314)는 제조 편차로 인해 VCO 주파수에서의 큰 편차를 제거한다. 개략적 동조 요소(314)는 큰 동조 범위를 가지지만 상대적으로 낮은 분해능을 가진다. 정밀 동조는 더 작은 동조 범위를 사용하지만 더 높은 분해능을 가진다. 개략적 동조는, VCO(212) 내부의 (도시되지 않은) 스위칭형 커패시터 뱅크를 스위치 인(switch in) 또는 스위치 아웃(switch out)시킴으로써 구현된다. 정밀 동조는 VCO 내부의 (도시되지 않은) 버랙터에 대하여 동조 전압을 제어하는 (접속(208)을 통한) 합성기 피드백 루프를 통해 수행된다. 개략적 동조 및 정밀 동조를 포함하는 합성기는 종래 기술에도 알려져 있다.
무선 수신기를 동조하기 위한 시스템 및 방법의 실시예에 따르면, 합성기(266)는 접속(208) 상의 발진기 주파수를, 타켓 주파수에 정확하진 않지만 근접하게 설정한다. 따라서, 합성기(266)의 구현은 크게 간략화될 수 있다. 합성기(266)는 종래의 합성기보다 실질적으로 더 단순하다. 합성기(266)는 주파수 고정 루프(FLL)이며, 여기서 카운터-기반의 주파수 검출기(302)는 개략적 동조 및 정밀 동조 양자 모두에 대해 이용된다. 이것은 이 실시예에서 합성기 분해능에 대한 완화된 요건 때문에 가능하다. 과거에는, 정밀 동조는, 합성기가 VCO 주파수를 정확한 타겟에 설정하는 정밀 동조의 아날로그적 속성 때문에 아날로그 기반의 위상-주파수 검출기(PFD)를 요구했다. 그러나, (도 2) 접속(236) 상의 IF 주파수 에러 신호는 디지털 형태로 이용가능하기 때문에, 본 명세서에서 기술된 바와 같이 간략화된 구현이 가능하다.
AFC 회로(244)에서, IF 주파수 에러 정보는 복조기(234) 내부의 적분기(미도시)에 의해 디지털 형태로 용이하게 제공된다. 복조기(234)는 타입 II 위상-고정 루프(PLL) 복조기이다. 복조기의 다른 구현들도 가능하다. 접속(236) 상의 IF 주파수 에러는 디지털 축적기(326)에 축적되고, DAC(258)를 통해 발진기 동조 전압(VCO 동조 전압)으로 변환된다. AFC(244)는 디지털 영역에서 구현되기 때문에, 40Hz 정도로 낮은 루프 대역폭이 외부 컴포넌트 없이 달성될 수 있다. AFC 회로(244)에서의 이와 같은 작은 대역폭은, FM 신호 상에서 변조된 저주파 오디오 신호들의 상당한 감쇠를 방지하기 위해 바람직하다.
나아가, 합성기 회로 동작과 AFC 회로 동작 사이의 부드러운 과도상태 없는 스위칭은 스위치(248 및 272)에 의해 제공된다. 합성기 회로 동조가 완료되면, DAC(258)에 제공되는 발진기 제어 값은 디지털 형태로 레지스터(276)에 저장된다. AFC 회로(250)가 인에이블되면, 레지스터(276) 내의 값은, 가산기(254)에 의해 역시 디지털 포멧의 AFC 제어값에 가산되어 결합된 국부 발진기 제어 신호를 발생시킨다.
LO 주파수가 AFC 동조를 통해 원하는 주파수 fLO에 고정된 후에, AFC 회로(244)는 활성으로 남아 있어서, LO 주파수는 무선 수신 동안에 고정되어 유지된다.
AFC 회로(244)가 적절히 동작하기 위해, LO 주파수는 양호하게는 AFC 동조에 앞서 타겟값에 상당히 근접하게 설정된다. 추가적으로, LO 주파수는 AFC 동조 및 무선 수신 동안의 임의 시간에 타겟 값으로부터 너무 멀리 드리프트하지 않아야 한다. 그렇지 않다면, LO는 수신기가 근처의 원치 않는 채널에 잘못 고정되게 할 수 있다. 이것은 대개 정상적 상황하에서는 발생하지 않는다. 그러나, LO가 원하는 주파수로부터 멀리 드리프트하여 수신기가 원치 않는 채널에 고정되도록 하는 어떤 특별한 상황이 존재한다. 한 이와 같은 상황은, 접속(136) 상의 RF 입력 신호가 잠깐 동안 소실되는 경우인데, 그 동안 AFC 회로(244)는 그 입력을 잃고, 입력 신호가 재획득될 때 LO가 이미 원치 않는 채널에 고정되어 올바른 주파수로 복구되지 않을 정도로 LO 주파수가 멀리 드리프트할 수 있다.
AFC 동조의 이러한 단점은 기본적으로 AFC 회로(244)가 기준 주파수 소스의 주파수가 아니라 RF 입력의 주파수에 따라 LO 주파수를 설정하려고 시도하기 때문에 발생한다. 이러한 단점은 LO 에러 보정 블럭(340)에 의해 해결된다. 주파수 검출기(302)는 합성기 동조 및 AFC 동조 동안에 활성이다. 주파수 검출기(302)는 32.768 kHz 기준 소스에 대비하여 LO 주파수 에러를 측정한다. LO 에러 보정 블럭(340)에 의해 측정된 LO 에러가 접속(342)을 통해 공급되는 미리결정된 임계치를 초과할 때, LO 에러 보정 블럭(340)은 가산기(336)를 통해 AFC 출력 내에 에러 보정 신호를 주입하여, VCO 주파수에서의 단계 변경(step change)을 유발한다. 에러 보정 신호에 의해 개시되는 주파수 단계 변경은, VCO 출력을, 원하는 타겟 주파수에 아주 근접한 범위 내로 가져와서, AFC 회로(244)가 정확한 타겟 주파수에 고정되는 것을 허용한다. 에러 문턱값은, LO 에러 보정 블럭(340)이 정규 상태에서 0에 머물도록 충분히 크게 설정된다. LO 에러 보정 신호의 주입점이 접속(246) 이전인 것으로 도 3에 도시되어 있으나, 반드시 이렇게 설정될 필요는 없다. 에러 보정 신호는 접속(328)과 VCO(212) 사이의 임의 지점에 인가되거나, 축적기(326) 내에 인가될 수 있다. LO 에러 보정 블럭(340)에 의해 수행되는 LO 에러 보정은, LO 주파수가 임의의 상황에서 너무 멀리 드리프트하지 않도록 보장하여, AFC 회로(244)가 원치 않는 채널에 고정될 확률을 방지한다.
유일한 아날로그 블럭은, 합성기 회로(240)와 AFC 회로(250)에 의해 공유되는 DAC(258) 및 발진기(212)임에 유의해야 한다. 추가적으로, 발진기(212)의 주파수 드리프트는 실제로 매우 느리기 때문에, DAC(258)의 대역폭은 매우 낮게 설정될 수 있다. 따라서, DAC(258)는 낮은 전력과 높은 분해능으로 구현될 수 있다. 한 실시예에서, DAC(258)는 시그마-델타 DAC를 이용하여 구현된다.
도 4는 무선 수신기를 동조시키기 위한 방법의 한 실시예의 동작을 기술하는 플로차트(400)이다. 플로차트 내의 블럭들은 전술된 요소들에 의해 도시된 순서대로 또는 다른 순서로 수행되거나, 상이한 요소들에 의해 수행될 수 있다.
블럭(402)에서, 카운터 타켓 값은 원하는 LO 주파수에 기초하여 계산된다. 블럭(404)에서, 합성기 회로(240)는 스위치(272)를 통해 인에이블되는 반면, AFC 회로는 스위치(248)를 통해 디스에이블된다.
블럭(406)에서, 합성기 개략적 동조 요소(314)는 원하는 주파수를 향해 VCO 주파수를 조절한다.
블럭(408)에서, 합성기 개략적 동조에 후속하여, 합성 정밀 동조는 원하는 주파수에 매우 근접하게 VCO 주파수를 더 설정한다.
블럭(412)에서, 합성기(266)가 원하는 LO 주파수에 근접한 LO 주파수에 동조된 후에, 스위치(272)는 합성기 회로(240)를 디스에이블하도록 제어되는 반면, 스위치(248)는 AFC 회로(250)를 인에이블하도록 제어된다. 그 다음, AFC 요소(244)는 원하는 LO 주파수에 정확하게 동조하기 위해 접속(236) 상의 IF 주파수 에러 신호를 이용한다.
블럭(414)에서, AFC 회로(244)는 고정되고 무선 장치는 수신 모드에 있게 된다. AFC 회로(244)는 VCO 고정을 유지하기 위해 그 동작을 지속한다. 주파수 검출기(302)는 기준 클럭에 따라 LO 주파수 에러를 모니터링하고, LO 에러 신호가 미리결정된 임계치를 초과한다면, LO 보정 블럭(340)은 AFC 회로(244)에 보정 신호를 주입한다.
무선 수신기를 동조시키기 위한 시스템 및 방법은 무선 장치(200)에 외부적인 컴포넌트들을 실질적으로 제거한다. 이것은, 합성기 및 AFC 루프 내의 루프 필터들이 디지털 영역에서 구현되기 때문에 부분적으로 가능하다. 이 잇점은, 저비용 및 작은 영역이 대단히 바람직한 핸드셋 응용에서 중요하다.
나아가, 대부분의 이전 솔루션들에서의 합성기는 위상 및 주파수 고정 모두를 달성하기 위해 위상 및 주파수 검출기(PFD), 전하 펌프, 및 루프 필터를 요구한다. 많은 이전 솔루션들은 또한, 발진기의 개략적 캘리브레이션을 위해 추가적인 주파수 검출기를 요구한다. 무선 수신기를 동조시키기 위한 시스템 및 방법의 실시예에서, 합성기(244)는 주파수 검출기(302) 및 디지털 축적기(306)를 위해 사용된다. 디지털 축적기(306)는 특별한 경우가 아니라면 외부 컴포넌트의 사용을 요구하는 큰 커패시터를 제거한다. 발진기(212)에 의해 제공된 LO 주파수는 궁극적으로 AFC 회로(250)에 의해 설정되기 때문에, 합성기 회로(240)의 분해능이 완화되어, 그 구현은 단순화된다.
또한, 합성기 회로(240)로부터 AFC 회로(250)로의 전환은 과도상태와 아날로그 잡음이 없다. 추가적으로, 합성기 회로(240)와 AFC 회로(250)로부터의 제1 및 제2 발진기 제어 신호들의 합산은 디지털 영역에서 수행되므로, 추가적인 전력을 요구하는 잡음이 끼기 쉬운 아날로그 가산기를 제거한다.
나아가, 주파수 검출기(302)는 AFC 회로 동작 동안에 기준 주파수에 따라 VCO 주파수 에러를 연속 모니터링한다. LO 에러 보정 회로(340)는 보정 단계를 AFC 루프에 주입하여, LO 주파수가 너무 멀리 드리프트하면 LO 주파수를 다시 중심으로 이동시킴으로써, AFC 루프가 원치 않는 채널에 고정되는 것을 방지한다.
무선 수신기를 동조시키기 위한 시스템 및 방법은 또한 상보형 금속 반도체(CMOS) 기술을 이용하여 구현될 수 있으므로, 스케일링 혜택을 고려하면, 디지털 무선 아키텍쳐에 적합할 것이다.
본 발명의 다양한 실시예들이 기술되었지만, 본 발명의 범위 내에서 많은 실시예들 및 구현들이 가능할 것이라는 것은 당업자에게 명백하다. 예를 들어, 본 발명은 무선 수신기의 특정 유형에 제한되지 않는다. 본 발명의 실시예들은 무선 수신기들의 상이한 타입에 적용가능하며 RF 신호에 동조되는 임의의 수신기에 적용가능하다.
224: 아날로그-디지털 변환기(ADC)
227: 채널 선택 필터
242: 복조기
244: AFC 요소
258: 디지털-아날로그 변환기(DAC)
266: 합성기

Claims (20)

  1. 무선 수신기를 동조시키기 위한 시스템에 있어서,
    다운컨버팅된 디지털 에러 신호를 제공하도록 구성된 무선 수신기;
    제1 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 합성기 회로 - 상기 디지털 합성기 회로는 기준 주파수와 국부 발진기의 출력을 수신하도록 구성된 카운터, 상기 카운터의 출력을 수신하고 축적하도록 구성된 디지털 축적기 및 축적된 출력을 수신하도록 구성된 합성기 스케일링 요소를 포함함 -; 및
    상기 디지털 에러 신호를 수신하고, 상기 디지털 에러 신호를 이용하여 원하는 국부 발진기 주파수에 대응하는 제2 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 자동 주파수 제어(AFC) 회로 - 상기 디지털 합성기 회로는 상기 디지털 AFC 회로가 디스에이블될 때 제1 국부 발진기 제어 신호를 발생시키도록 인에이블되고, 상기 디지털 AFC 회로는 상기 디지털 합성기 회로가 디스에이블될 때 상기 제2 국부 발진기 제어 신호를 발생시키도록 인에이블되고, 상기 제1 국부 발진기 제어 신호는 상기 원하는 국부 발진기 주파수의 추정치에 대응함 - 를 포함하는, 시스템.
  2. 제1항에 있어서, 상기 제1 국부 발진기 제어 신호 및 상기 제2 국부 발진기 제어 신호는 결합되어 결합된 국부 발진기 제어 신호를 형성하는 것인, 시스템.
  3. 제1항에 있어서, 상기 디지털 합성기 회로는, 상기 카운터의 출력을 수신하도록 구성된 동조 요소를 더 포함하는 것인, 시스템.
  4. 제1항에 있어서, 상기 합성기 스케일링 요소의 출력을 수신하고, 상기 디지털 AFC 회로가 인에이블될 때 상기 디지털 AFC 회로가 사용할 제1 국부 발진기 제어 신호를 저장하도록 구성된 레지스터를 더 포함하는, 시스템.
  5. 제1항에 있어서, 상기 디지털 AFC 회로는,
    상기 디지털 에러 신호를 수신하고 저장하도록 구성된 디지털 축적기;
    상기 디지털 축적기의 축적된 출력을 수신하고 상기 디지털 AFC 회로의 시상수를 발생하도록 구성된 AFC 회로 스케일링 요소
    를 더 포함하는 것인, 시스템.
  6. 삭제
  7. 제2항에 있어서, 발진기의 주파수에 기초하여 상기 디지털 AFC 회로의 출력을 조절하도록 구성된 국부 발진기 보정 요소를 더 포함하는 시스템.
  8. 무선 수신기를 동조시키기 위한 시스템을 갖는 포터블 트랜시버에 있어서,
    수신기에 연동된 전송기;
    상기 전송기에 연동되고 다운컨버팅된 디지털 에러 신호를 제공하도록 구성된 무선 수신기;
    제1 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 합성기 회로 - 상기 디지털 합성기 회로는 기준 주파수와 국부 발진기의 출력을 수신하도록 구성된 카운터, 상기 카운터의 출력을 수신하고 축적하도록 구성된 디지털 축적기 및 축적된 출력을 수신하도록 구성된 합성기 스케일링 요소를 포함함 -; 및
    상기 디지털 에러 신호를 수신하고, 상기 디지털 에러 신호를 이용하여 원하는 국부 발진기 주파수에 대응하는 제2 국부 발진기 제어 신호를 발생시키도록 구성된 디지털 자동 주파수 제어(AFC) 회로 - 상기 디지털 합성기 회로는 상기 디지털 AFC 회로가 디스에이블될 때 제1 국부 발진기 제어 신호를 발생시키도록 인에이블되고, 상기 디지털 AFC 회로는 상기 디지털 합성기 회로가 디스에이블될 때 상기 제2 국부 발진기 제어 신호를 발생시키도록 인에이블되고, 상기 제1 국부 발진기 제어 신호는 상기 원하는 국부 발진기 주파수의 추정치에 대응함 - 를 포함하는, 포터블 트랜시버.
  9. 제8항에 있어서, 상기 제1 국부 발진기 제어 신호 및 상기 제2 국부 발진기 제어 신호는 결합되어 결합된 국부 발진기 제어 신호를 형성하는 것인, 포터블 트랜시버.
  10. 제8항에 있어서, 상기 디지털 합성기 회로는, 상기 카운터의 출력을 수신하도록 구성된 동조 요소를 더 포함하는 것인, 포터블 트랜시버.
  11. 제8항에 있어서, 상기 합성기 스케일링 요소의 출력을 수신하고, 상기 디지털 AFC 회로가 인에이블될 때 상기 디지털 AFC 회로가 사용할 제1 국부 발진기 제어 신호를 저장하도록 구성된 레지스터를 더 포함하는, 포터블 트랜시버.
  12. 제8항에 있어서, 상기 디지털 AFC 회로는,
    상기 디지털 에러 신호를 수신하고 저장하도록 구성된 디지털 축적기;
    상기 디지털 축적기의 축적된 출력을 수신하고 상기 디지털 AFC 회로의 시상수를 발생하도록 구성된 AFC 회로 스케일링 요소
    를 더 포함하는 것인, 포터블 트랜시버.
  13. 삭제
  14. 무선 수신기를 동조시키기 위한 방법에 있어서,
    다운컨버팅된 디지털 에러 신호를 제공하는 단계;
    제2 국부 발진기 제어 신호가 디스에이블될 때 원하는 국부 발진기 주파수에 대응하는 제1 국부 발진기 제어 신호를 발생시키는 단계 - 상기 제1 국부 발진기 제어 신호를 발생시키는 단계는 기준 주파수와 국부 발진기의 출력 사이의 주파수 차이를 나타내는 신호를 제공하는 단계, 상기 기준 주파수와 국부 발진기의 출력 사이의 주파수 차이를 나타내는 신호를 디지털 축적기에 제공하는 단계, 상기 기준 주파수와 국부 발진기의 출력 사이의 주파수 차이를 나타내는 신호를 디지털 축적기에 저장하는 단계 및 상기 제1 국부 발진기 제어 신호에 대한 시상수를 발생시키기 위해 저장된 신호를 스케일링하는 단계를 포함함 -; 및
    상기 제1 국부 발진기 신호가 디스에이블될 때 상기 디지털 에러 신호를 이용하여 제2 국부 발진기 제어 신호를 발생시키는 단계를 포함하는, 무선 수신기를 동조시키기 위한 방법.
  15. 제14항에 있어서, 상기 제1 국부 발진기 제어 신호와 상기 제2 국부 발진기 제어 신호를 결합하여 결합된 국부 발진기 제어 신호를 형성하는 단계를 더 포함하는, 무선 수신기를 동조시키기 위한 방법.
  16. 제14항에 있어서, 상기 제1 국부 발진기 제어 신호를 발생하는 단계는, 기준 주파수와 국부 발진기의 출력 사이의 주파수 차이를 나타내는 신호를 동조 요소에 제공하는 단계를 더 포함하는 것인, 무선 수신기를 동조시키기 위한 방법.
  17. 제14항에 있어서, 상기 제2 국부 발진기 제어 신호와 결합하기 위해 상기 제1 국부 발진기 제어 신호를 저장하는 단계를 더 포함하는, 무선 수신기를 동조시키기 위한 방법.
  18. 제14항에 있어서, 상기 제2 국부 발진기 제어 신호를 발생시키는 단계는,
    상기 디지털 에러 신호를 저장하는 단계와;
    상기 제2 국부 발진기 제어 신호에 대한 시상수를 발생하기 위해 저장된 상기 디지털 에러 신호를 스케일링하는 단계
    를 더 포함하는, 무선 수신기를 동조시키기 위한 방법.
  19. 삭제
  20. 제14항에 있어서, 발진기의 주파수에 기초하여 디지털 AFC 회로의 출력을 조절하는 단계를 더 포함하는, 무선 수신기를 동조시키기 위한 방법.
KR1020107023246A 2008-03-21 2009-03-20 무선 수신기를 동조시키기 위한 시스템 및 방법 KR101136246B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/052,765 2008-03-21
US12/052,765 US8259876B2 (en) 2008-03-21 2008-03-21 System and method for tuning a radio receiver
PCT/US2009/037794 WO2009117651A2 (en) 2008-03-21 2009-03-20 System and method for tuning a radio receiver

Publications (2)

Publication Number Publication Date
KR20100125425A KR20100125425A (ko) 2010-11-30
KR101136246B1 true KR101136246B1 (ko) 2012-04-18

Family

ID=41088921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023246A KR101136246B1 (ko) 2008-03-21 2009-03-20 무선 수신기를 동조시키기 위한 시스템 및 방법

Country Status (6)

Country Link
US (2) US8259876B2 (ko)
JP (1) JP4954347B2 (ko)
KR (1) KR101136246B1 (ko)
CN (1) CN102037654B (ko)
HK (1) HK1157519A1 (ko)
WO (1) WO2009117651A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011016163A1 (ja) * 2009-08-06 2013-01-10 パナソニック株式会社 無線通信装置
US8179174B2 (en) * 2010-06-15 2012-05-15 Mstar Semiconductor, Inc. Fast phase locking system for automatically calibrated fractional-N PLL
CN103580685A (zh) * 2012-07-31 2014-02-12 三星电机株式会社 用于数字控制振荡器的控制电路和装置
US8873682B2 (en) * 2012-09-28 2014-10-28 Broadcom Corporation Hybrid AFC using DCXO and RF PLL
US9595987B2 (en) 2013-06-12 2017-03-14 Pc-Tel, Inc. Wide tuning range receiver
US9590644B2 (en) 2015-02-06 2017-03-07 Silicon Laboratories Inc. Managing spurs in a radio frequency circuit
EP3264220B1 (en) * 2016-07-01 2019-02-20 Intel IP Corporation Radio frequency signal synthesizer circuit and method for generating a radio frequency signal
CN106603976B (zh) * 2016-12-09 2020-01-21 西华大学 一种智能微波频段无线电监测控制系统
US10461787B2 (en) 2018-01-30 2019-10-29 Silicon Laboratories Inc. Spur mitigation for pulse output drivers in radio frequency (RF) devices
US10764097B1 (en) * 2019-03-05 2020-09-01 Nxp Usa, Inc. Frequency shift keying (FSK) error detector and method therefor
KR20210078895A (ko) * 2019-12-19 2021-06-29 삼성전자주식회사 통신 장치 및 통신 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181182A1 (en) * 2002-03-22 2003-09-25 Hoi Ho Sing Receiver for wireless transmission system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184005A (ja) * 1985-02-08 1986-08-16 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置
US4955075A (en) * 1988-10-17 1990-09-04 Motorola, Inc. Battery saver circuit for a frequency synthesizer
FI91821C (fi) * 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
JP3214629B2 (ja) * 1991-10-16 2001-10-02 ソニー株式会社 デイジタルセルラー電話機
GB9320069D0 (en) * 1993-09-29 1993-11-17 Sgs Thomson Microelectronics Frequency tuning for a phase locked loop
JP2919335B2 (ja) * 1996-02-06 1999-07-12 埼玉日本電気株式会社 Ａｆｃ型発振回路
KR100713153B1 (ko) * 1998-10-22 2007-05-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 주파수 신시사이저
JP2000156650A (ja) * 1998-11-19 2000-06-06 Kyocera Corp シンセサイザ方式局部発振回路
US6591093B1 (en) * 1999-10-25 2003-07-08 Motorola, Inc. Circuit and method for frequency translation
US6847688B1 (en) * 2000-10-30 2005-01-25 Ericsson Inc. Automatic frequency control systems and methods for joint demodulation
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
US6898420B2 (en) * 2002-08-23 2005-05-24 Motorola Inc. Method and apparatus for avoiding spurious signal receiver desensitizing
US7062240B2 (en) * 2003-04-22 2006-06-13 Motorola, Inc. Automatic frequency control processing in multi-channel receivers
CN100472976C (zh) * 2005-01-07 2009-03-25 鼎芯半导体（上海）有限公司 带校准电路的低中频无线接收机
CN1731681A (zh) * 2005-08-12 2006-02-08 北京大学 双环路频率综合器和粗调环路的调谐方法
JP2007142791A (ja) * 2005-11-18 2007-06-07 Neuro Solution Corp 周波数シンセサイザ
US8781426B2 (en) * 2006-05-15 2014-07-15 Qualcomm Incorporated Techniques for controlling operation of control loops in a receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181182A1 (en) * 2002-03-22 2003-09-25 Hoi Ho Sing Receiver for wireless transmission system

Also Published As

Publication number Publication date
WO2009117651A2 (en) 2009-09-24
US8259876B2 (en) 2012-09-04
US20090238312A1 (en) 2009-09-24
US20120225629A1 (en) 2012-09-06
CN102037654B (zh) 2014-05-28
WO2009117651A3 (en) 2009-12-10
JP4954347B2 (ja) 2012-06-13
JP2011515962A (ja) 2011-05-19
KR20100125425A (ko) 2010-11-30
US8509363B2 (en) 2013-08-13
CN102037654A (zh) 2011-04-27
HK1157519A1 (en) 2012-06-29

Similar Documents

Publication Publication Date Title
KR101136246B1 (ko) 무선 수신기를 동조시키기 위한 시스템 및 방법
US8515374B2 (en) PLL circuit, and radio communication apparatus equipped with same
US7932784B1 (en) Frequency and phase locked loop synthesizer
US8873682B2 (en) Hybrid AFC using DCXO and RF PLL
US9654120B2 (en) System and method of determining an oscillator gain
US7509106B2 (en) Test signal generation circuit, and reception circuit
US20110096864A1 (en) Programmable digital clock control scheme to minimize spur effect on a receiver
KR20170082776A (ko) 주파수 조절 장치 및 방법
CN105024692B (zh) 具有双重锁相环的时钟产生电路
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
US8005447B2 (en) Method and apparatus for providing a dual-loop phase lock loop
EP2302800A1 (en) Digital phase-locked loops and frequency adjusting methods thereof
US7449945B2 (en) Phase demodulator and portable telephone apparatus
US20040023625A1 (en) Frequency synthesizer and a method for synthesizing a frequency
KR102483640B1 (ko) 주파수 보정 방법 및 장치
US7948285B2 (en) PLL circuit, radio terminal device and control method of PLL circuit
JP3932248B2 (ja) ダイレクトコンバージョン式チューナを内蔵する受信機
JP2008160554A (ja) フィルタ装置およびそれを有する送受信機
KR20010091693A (ko) 국부발진기의 누설을 최소화하기 위한 직접변환 수신기 및그에 의한 신호 처리방법
US9130573B2 (en) Signal processing apparatus, signal processing method and communication apparatus
CN117014023A (zh) 可重新配置的无线接收器的子电路
JP2003204263A (ja) 位相同期回路、および同調装置
JP2010028468A (ja) Ｆｍ受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7