KR20070015729A - 고속 락 기능을 갖는 주파수 합성기 - Google Patents

고속 락 기능을 갖는 주파수 합성기 Download PDF

Info

Publication number
KR20070015729A
KR20070015729A KR1020050070256A KR20050070256A KR20070015729A KR 20070015729 A KR20070015729 A KR 20070015729A KR 1020050070256 A KR1020050070256 A KR 1020050070256A KR 20050070256 A KR20050070256 A KR 20050070256A KR 20070015729 A KR20070015729 A KR 20070015729A
Authority
KR
South Korea
Prior art keywords
frequency
voltage
charge
loop filter
divided
Prior art date
Application number
KR1020050070256A
Other languages
English (en)
Other versions
KR100706575B1 (ko
Inventor
유화열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050070256A priority Critical patent/KR100706575B1/ko
Priority to US11/496,652 priority patent/US7436264B2/en
Publication of KR20070015729A publication Critical patent/KR20070015729A/ko
Application granted granted Critical
Publication of KR100706575B1 publication Critical patent/KR100706575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

고속 락 기능을 갖는 주파수 합성기를 제공한다.
주파수 합성기는 제어 전압을 제공하는 루프 필터와, 상기 제어 전압에 따라 출력 주파수를 발생시키는 전압 제어 오실레이터와, 기준 주파수와 상기 출력 주파수를 비교하여 전하 공급 모드를 결정하는 제어부와, 고속 전하 공급 모드일 때 상기 루프 필터에 고속으로 전하를 공급하는 제1 전하 공급부, 및 통상 전하 공급 모드일 때 상기 루프 필터에 전하를 공급하는 제2 전하 공급부를 포함하고, 상기 제1 전하 공급부는 이진 탐색 방식으로 전하를 공급한다.
주파수 합성기, PLL, 고속 전하 공급, fast lock, coarse tuning, 이진 탐색

Description

고속 락 기능을 갖는 주파수 합성기{Frequency synthesizer having fast lock function}
도 1은 종전의 주파수 합성기를 보여주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 주파수 합성기를 보여주는 블록도이다.
도 3은 도 2의 주파수 합성기를 보다 상세히 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 제1 전하 공급부를 보여주는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 모드 결정 과정을 보여주는 흐름도이다.
도 6a, 도 6b, 도 6c, 및 도 6d는 각각 본 발명의 일 실시예에 따른 채널 변경시 락 과정을 보여주는 그래프이다.
본 발명은 주파수 합성기에 관한 것으로서, 보다 상세하게는 고속 락 기능을 갖는 주파수 합성기에 관한 것이다.
이동 통신 분야에서 주파수 합성기는 송수신기를 위한 안정적인 주파수를 생성하는데 널리 사용된다. 주파수 합성기는 PLL(Phase Lock Loop)와 전압 제어 오 실레이터(Voltage Controlled Oscillator)를 포함한다. PLL은 부 궤환(negative feedback) 제어 방식으로 전압 제어 오실레이터의 출력 주파수를 고정시킨다.
도 1은 종전의 주파수 합성기를 보여주는 블록도이다.
주파수 합성기는 기준 주파수 발생기(110), 전압 제어 오실레이터(160), 제1 분주기(170), 제2 분주기(120), 위상/주파수 검출기(phase-frequency detector)(130), 전하 펌프(charge pump)(140), 및 루프 필터(150)를 포함한다.
기준 주파수 발생기(110)는 온도 변화에 대해 흔들림 없는 매우 안정적인 기준 주파수(fr)를 제공한다. 주파수 합성기는 이와 같이 안정적인 기준 주파수를 기준으로 출력 주파수가 제대로 락 됐는지를 판단할 수 있다. 기준 주파수 발생기(110)는 주로 온도 보상 수정 진동자(Temperature Compensated Crystal Oscillator; TCXO)로 구현된다.
전압 제어 오실레이터(160)는 루프 필터(150)가 출력하는 제어 전압에 따라 출력 주파수(fo)를 발생시킨다. 일반적으로 전압 제어 오실레이터(160)는 제어 전압에 비례하여 출력 주파수(fo)를 발생시킨다.
위상/주파수 검출기(130)는 기준 주파수(fr)와 출력 주파수(fo)의 위상차( 및 주파수 차)를 비교한다. 위상/주파수 검출기(130)는 기준 주파수(fr)와 출력 주파수(fo)의 위상차를 기초로 업 신호 또는 다운 신호를 발생시키고, 발생된 업 신호 또는 다운 신호는 전하 펌프(140)에 제공된다. 일반적으로 위상/주파수 검출기(130)는 높은 주파수를 갖는 기준 주파수(fr)와 출력 주파수(fo)를 직적 비교하지 않고, 분주된 기준 주파수와 분주된 출력 주파수를 비교한다.
제1 분주기(170)는 출력 주파수(fo)를 소정의 분주율(=N)로 분주하고, 제1 분주된 주파수(f1)를 위상/주파수 검출기(130)로 제공한다. 제2 분주기(120)는 기준 주파수(fr)를 소정의 분주율(=M)로 분주하고, 제2 분주된 주파수(f2)를 위상/주파수 검출기(130)로 제공한다. 채널 변경을 할 때, 제1 분주기(170)의 분주율을 다른 값으로 설정되고, 이에 따라 전압 제어 오실레이터(160)의 출력 주파수는 바뀐다.
전하 펌프(140)는 위상/주파수 검출기(130)로부터 업 신호 또는 다운 신호를 받아 서로 다른 레벨로 전하를 루프 필터(150)에 공급한다. 루프 필터(150)는 전하 펌프(140)로부터 전하를 공급받아 전압 제어 오실레이터(160)에게 제공할 제어 전압을 출력한다. 루프 필터(150)는 전하 펌프(140)의 출력 신호를 저역 통과 필터링을 하여 직류 레벨의 제어 전압을 얻는다.
종래의 주파수 합성기로 넓은 주파수 대역을 커버하기 위해서는 전하 펌프(140)의 전하 공급 속도, 즉 전류를 크게 해야 한다. 그러나 무작정 전하 펌프(140)의 전류를 크게 할 수는 없다. 왜냐하면, 과도하게 전하 펌프(140)의 전류가 커지면 요동(ringing) 현상으로 락 타임이 오히려 증가하게 된다. 이러한 요동 현상을 막기 위해 종래의 주파수 합성기는 더미 저항을 포함하기도 하지만, 전류 증가에 의한 전하 펌프 사이즈의 증가는 피할 수 없다.
따라서, 전하 펌프의 사이즈를 크게 늘리지 않고도 빠른 락 타임을 갖는 주파수 합성기가 제공된다면 유익할 것이다.
본 발명은 상술한 필요성에 따라 안출된 것으로서, 본 발명은 고속 락 기능을 갖는 주파수 합성기를 제공하는 것을 그 목적으로 한다.
본 발명은 고속 락 기능을 갖는 주파수 합성기를 위한 전하 공급 장치를 제공하는 것을 다른 목적으로 한다.
그렇지만 이상의 목적은 예시적인 것으로서 본 발명은 목적은 이에 한정되지는 않는다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 주파수 합성기는 제어 전압을 제공하는 루프 필터와, 상기 제어 전압에 따라 출력 주파수를 발생시키는 전압 제어 오실레이터와, 기준 주파수와 상기 출력 주파수를 비교하여 전하 공급 모드를 결정하는 제어부와, 고속 전하 공급 모드일 때 상기 루프 필터에 고속으로 전하를 공급하는 제1 전하 공급부, 및 통상 전하 공급 모드일 때 상기 루프 필터에 전하를 공급하는 제2 전하 공급부를 포함하고, 상기 제1 전하 공급부는 이진 탐색 방식으로 전하를 공급한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전하 공급장치는 기준 주파수와 전압 제어 오실레이터의 출력 주파수를 비교하여 전하 공급 모드를 결정하는 제어부와, 고속 전하 공급 모드일 때 루프 필터에 고속으로 전하를 공급하는 제1 전하 공급부, 및 통상 전하 공급 모드일 때 상기 루프 필터에 전하를 공급하는 제2 전하 공급부를 포함하고, 상기 제1 전하 공급부는 이진 탐색 방식으로 전하를 공급한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 주파수 합성 방법은 기준 주파수와 전압 제어 오실레이터의 출력 주파수의 차이에 따라 전하 공급 모드를 결정하는 단계와, 고속 전하 공급 모드일 경우, 루프 필터에 고속으로 전하를 공급하는 단계와, 통상 전하 공급 모드일 경우, 상기 루프 필터에 통상적으로 전하를 공급하는 단계, 및 상기 전압 제어 오실레이터가 전하를 공급받은 상기 루프 필터가 제공하는 제어 전압에 따라 조정된 출력 주파수를 발생하는 단계를 포함하며, 상기 고속으로 전하를 공급하는 단계는 이진 탐색 방식으로 상기 루프 필터에 전하를 공급한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전하 공급 방법은 기준 주파수와 전압 제어 오실레이터의 출력 주파수의 차이에 따라 전하 공급 모드를 결정하는 단계와, 고속 전하 공급 모드일 경우, 루프 필터에 고속으로 전하를 공급하는 단계와, 통상 전하 공급 모드일 경우, 상기 루프 필터에 통상적으로 전하를 공급하는 단계를 포함하며, 상기 고속으로 전하를 공급하는 단계는 이진 탐색 방식으로 상기 루프 필터에 전하를 공급한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 주파수 합성기는 전원이 리셋되거나 출력 주파수 분주율이 바뀔 경우에, 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 갖도록 상기 루프 필터에 고속으로 전하를 공급하는 단계와, 상기 루프 필터의 전압에 따라 주파수 값을 갖도록 상기 전압 제어 오실레이터가 출력 주파수를 발생시키는 단계와, 기준 주파수와 상기 발생된 출력 주파수의 차이를 계산하는 단계와, 상기 기준 주파수가 상기 발생된 출력 주파 수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 하강하도록 상기 루프 필터에 고속으로 음의 전하를 공급하는 단계와, 상기 발생된 출력 주파수가 상기 기준 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 상승하도록 상기 루프 필터에 고속으로 양의 전하를 공급하는 단계, 및 상기 기준 주파수와 상기 발생된 출력 주파수의 차이가 기준 값 미만인 경우 루프 필터에 통상적으로 전하를 공급하는 단계를 포함하며, 상기 고속으로 전하를 공급할 경우에 이진 탐색 방식으로 상기 루프 필터에 전하를 공급한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전하 공급 방법은 전원이 리셋되거나 전압 제어 오실레이터의 출력 주파수의 분주율이 바뀔 경우에, 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 갖도록 상기 루프 필터에 고속으로 전하를 공급하는 단계와, 기준 주파수와 상기 출력 주파수의 차이를 계산하는 단계와, 상기 기준 주파수가 상기 출력 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 하강하도록 상기 루프 필터에 고속으로 음의 전하를 공급하는 단계와, 상기 출력 주파수가 상기 기준 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 상승하도록 상기 루프 필터에 고속으로 양의 전하를 공급하는 단계, 및 상기 기준 주파수와 상기 출력 주파수의 차이가 기준 값 미만인 경우 루프 필터에 통상적으로 전하를 공급하는 단계를 포함하며, 상기 고속으로 전하를 공급할 경우에 이진 탐색 방식으로 상기 루프 필터에 전하를 공급한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다. 이하의 실시예들은 본 발명의 이해를 돕기 위한 예시적인 것으로서, 한정적인 것이 아니다. 설명의 편의상 동일한 구성에 대해서는 동일한 참조번호를 기재한다.
도 2는 본 발명의 일 실시예에 따른 주파수 합성기를 보여주는 블록도이다.
주파수 합성기는 기준 주파수 발생기(210), 전하 공급 장치(270), 루프 필터(250), 및 전압 제어 오실레이터(260)를 포함한다.
기준 주파수 발생기(210)는 온도 변화에 대해 흔들림 없는 매우 안정적인 기준 주파수(fr)를 제공한다. 주파수 합성기는 이와 같이 안정적인 기준 주파수를 기준으로 출력 주파수가 제대로 락 됐는지를 판단할 수 있다. 일 실시예에 있어서, 기준 주파수 발생기(210)는 주로 온도 보상 수정 진동자로 구현된다.
전압 제어 오실레이터(260)는 루프 필터(250)가 출력하는 제어 전압에 따라 출력 주파수(fo)를 발생시킨다. 루프 필터(250)는 전하 공급 장치(270)로부터 전하를 공급받고 제어 전압을 출력한다.
전하 공급 장치(270)는 제어부(220), 제1 전하 공급부(230), 및 제2 전하 공급부(240)를 포함한다.
제어부(220)는 기준 주파수(fr)와 출력 주파수(fo)를 비교한다. 기준 주파수(fr)와 출력 주파수(fo)의 차이가 기준 값 이상인 경우에, 제어부(220)는 제1 전하 공급부(230)를 활성화시킨다. 기준 주파수(fr)와 출력 주파수(fo)의 차이가 기준 값보다 작은 경우에, 제어부(220)는 제2 전하 공급부(230)를 활성화시킨다.
제1 전하 공급부(230)는 기준 주파수(fr)와 출력 주파수(fo)의 차이가 큰 경우에 활성화되며, 고속으로 루프 필터(250)에 전하를 공급한다. 일 실시예에 있어서, 제1 전하 공급부(230)는 이진 탐색 방식으로 루프 필터(250)에 전하를 공급한 다.
이진 탐색은 다음과 같이 수행된다. 설명의 편의상 루프 필터의 최고 전압을 Vdd라 하고, 최저 전압을 0이라고 한다. 또한, 기준 값은 1/16Vdd라고 가정한다.
먼저, 제1 전하 공급부(230)가 루프 필터(250)의 전압을 중간 전압(1/2Vdd)이 되도록 루프 필터(250)에 전하를 고속으로 공급한다.
그리고 나서 전하 공급이 끝나면, 제어부(220)는 기준 주파수(fr)와 출력 주파수(fo)를 비교하고, 두 주파수의 차이가 기준 값 이상이면, 제1 전하 공급부(230)를 활성화시킨다. 제1 전하 공급부(230)는 루프 필터(250)의 전압이 1/4Vdd 혹은 3/4Vdd가 되도록 전하를 공급한다. 즉, 기준 주파수(fr)가 출력 주파수(fo)보다 큰 경우에 출력 주파수(fo)의 크기를 줄일 필요가 있게 되므로, 제1 전하 공급부(230)는 루프 필터(250)의 전압이 1/4Vdd가 되도록 전하를 공급한다. 만일 기준 주파수(fr)가 출력 주파수(fo)보다 작은 경우에 출력 주파수(fo)의 크기를 키울 필요가 있게 되므로, 제1 전하 공급부(230)는 루프 필터(250)의 전압이 3/4Vdd가 되도록 전하를 공급한다.
루프 필터(250)의 전압이 1/4Vdd가 된 경우에, 제어부(220)는 기준 주파수(fr)와 출력 주파수(fo)를 비교하고, 두 주파수의 차이가 기준 값 이상이면, 제1 전하 공급부(230)를 활성화시킨다. 제1 전하 공급부(230)는 루프 필터(250)의 전압이 1/8Vdd 혹은 3/8Vdd가 되도록 전하를 공급한다. 루프 필터(250)의 전압이 3/4Vdd가 된 경우에, 제어부(220)는 기준 주파수(fr)와 출력 주파수(fo)를 비교하 고, 두 주파수의 차이가 기준 값 이상이면, 제1 전하 공급부(230)를 활성화시킨다. 제1 전하 공급부(230)는 루프 필터(250)의 전압이 3/8Vdd 혹은 5/8Vdd가 되도록 전하를 공급한다.
이와 같은 과정을 거쳐서 루프 필터(250)의 전압이 a/8Vdd(a는 1, 3, 5, 7)이 되면, 기준 주파수(fr)와 출력 주파수(fo)의 차이는 1/16Vdd 이내가 된다. 따라서, 제어부(220)는 제1 전하 공급부(230)를 비활성화시키고, 제2 전하 공급부(240)를 활성화시킨다.
제2 전하 공급부는 도 1의 전하 펌프(240)에 해당하며, 제어부(220)에서 얻은 기준 주파수(fr)와 출력 주파수(fo)의 위상차 정보를 얻어 루프 필터(250)에 전하를 공급한다. 기준 주파수(fr)와 출력 주파수(fo)의 위상차 전혀 없는 경우에, 다시 말하면 출력 주파수(fo)가 기준 주파수(fr)에 대하여 락이 되면 루프 필터(250)는 제어부(220)로부터 더 이상 위상차 정보를 얻을 수 없게 되고, 루프 필터(250)가 출력하는 제어 전압은 직류 값으로 출력된다. 따라서 전압 제어 오실레이터(260)의 출력 주파수(fo)는 고정된 값을 갖는다.
제어부(220)의 보다 상세한 설명은 도 3을 참조하여 설명한다.
도 3은 도 2의 주파수 합성기를 보다 상세히 보여주는 블록도이다.
제어부(220)는 기준 주파수(fr)와 출력 주파수(fo)를 직접 비교하지 않고, 기준 주파수(fr)와 출력 주파수(fo)를 분주한 후에 비교한다. 이를 위하여 제어부(220)는 제1 분주기(225), 제2 분주기(221), 위상/주파수 검출기(223), 및 모드 결정부(225)를 포함한다.
제1 분주기(225)는 출력 주파수(fo)를 소정의 분주율(=N)로 분주한다. 제1 분주된 주파수(f1)를 위상/주파수 검출기(223))와 모드 결정부(225)로 제공된다. 채널이 변경될 경우에, 주파수 합성기는 변경된 채널에 대응되는 출력 주파수를 생성해야 하는데, 이 경우에 제1 분주기(225)의 분주율 값이 바뀐다. 이에 대해서는 후술한다.
제2 분주기(221)는 기준 주파수(fr)를 소정의 분주율(=M)로 분주한다. 제2 분주된 주파수(f2)를 위상/주파수 검출기(223)와 모드 결정부(225)로 제공된다.
모드 결정부(225)는 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)의 주파수 차를 구한다. 일 실시예에 있어서, 모드 결정부(225)는 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)를 소정의 시간동안 카운팅한 후 카운팅된 두 값을 비교한다.
카운팅된 두 값의 차이가 기준 값보다 작으면 모드 결정부(225)는 제2 전하 공급부(240)를 활성화시킨다. 제2 전하 공급부(240)는 종래의 전하 펌프에 해당하며, 통상적인 속도로 루프 필터(250)에 전하를 공급한다.
카운팅된 두 값의 차이가 기준 값 이상이면 모드 결정부(225)는 제1 전하 공급부(230)를 활성화시킨다. 제1 분주된 주파수(f1)가 제2 분주된 주파수(f2)보다 작은 경우에 제1 분주된 주파수(f1)를 높일 필요가 있다. 따라서 모드 결정부(225)는 제1 전하 공급부(230)에게 루프 필터(250)의 전압을 낮추게 하는 신호를 보낸다. 제1 분주된 주파수(f1)가 제2 분주된 주파수(f2)보다 큰 경우에 제1 분주된 주파수(f1)를 낮출 필요가 있다. 따라서 모드 결정부(225)는 제1 전하 공급부 (230)에게 루프 필터(250)의 전압을 높이게 하는 신호를 보낸다.
예를 들어, 전압 제어 오실레이터(260)가 1.8 GHz 정도의 출력 주파수를 제공하고, 기준 주파수 발생기(210)는 19.2 MHz의 출력 주파수를 제공한다고 가정한다. 또한 하나의 채널 간격을 60 KHz인 통신 장치에 주파수 합성기가 사용된다고 가정한다. 제2 분주된 주파수(f2)는 60 KHz이어야 하므로, 제2 분주율은 19.2 MHz/60 KHz로 계산되며, 그 값은 1/320이 된다. 제1 분주된 주파수(f2)도 60 KHz이어야 하므로, 제1 분주율은 1.8 GHz/60 KHz로 계산되며, 그 값은 1/30000이 된다. 즉, 제1 분주기(225)는 출력 주파수(fo)를 30000번 카운팅하여 한 클럭을 출력한다. 제2 분주기(221)는 기준 주파수(fr)를 320번 카운팅하여 한 클럭을 출력한다.
채널을 변경하기 위하여 출력 주파수(fo)를 120 KHz만큼 높이려고 할 경우에 단순히 제1 분주율을 1/30002로 바뀌주면 된다. 즉, 제1 분주기(2250)는 출력 주파수(fo)를 30002번 카운팅하여 제1 분주된 주파수(f1)를 출력하면 된다. 그러면 제1 및 제2 전하 공급부(230, 240)는 루프 필터에 전하를 공급하여 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)가 같게 되도록 한다. 즉, 제1 분주된 주파수(f1)는 60 KHz가 되고, 따라서 출력 주파수(fo)는 60 KHz*30002=1.80012 GHz가 된다.
일 실시예에 있어서, 모드 결정부(225)는 상기 제1 및 상기 제2 분주기(225, 221)를 리셋시킨 후, 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)의 차이를 계산한다. 제1 분주기(225)와 제2 분주기(221)가 리셋되면, 제1 분주된 주파수(f1) 와 제2 분주된 주파수(f2)는 초기 위상이 동기화된다. 모드 결정부(225)는 초기 위상 값이 동기화된 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)를 비교한다. 초기 위상 값이 동기화된 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)를 비교하기 때문에, 모드 결정부(225)는 두 주파수 중에서 어떤 주파수가 빠른지를 알 수 있고, 또 두 주파수의 위상(또는 주파수) 차를 계산하여 모드를 결정할 수 있다.
고속 전하 공급 모드가 선택된 경우에 제1 전하 공급부(230)가 활성화되는데, 제1 전하 공급부의 보다 상세한 구성은 도 4를 참조하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 제1 전하 공급부를 보여주는 회로도이다.
제1 전하 공급부(230)는 전압 제공부(231)와 버퍼(233)를 포함한다.
전압 제공부(231)는 제어부(220) 제어 신호에 따라 이진 탐색 방식의 전압을 제공한다. 예를 들면, 처음에는 0.5Vdd를 제공하고, 이후에는 0.75Vdd 혹은 0.25 Vdd를 제공한다. 이를 위하여 전합 제공부(231)는 복수의 저항들과 스위치들을 포함한다. 일 실시예에 있어서 전합 제공부(231)는 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 제4 저항(R4), 제1 스위치(SW1), 제2 스위치(SW2), 및 제3 스위치(SW3)를 포함한다. 통신 채널이 바뀌거나 시스템이 리셋되면, 제어부(220)는 제1 전하 공급부(230)를 활성화시킨다. 즉, 제어 스위치들(SWC)은 닫히게 된다. 그리고 전압 제공부(231)가 초기 전하 공급을 위한 전압을 제공하도록 제어부(220)는 제2 스위치(SW2)를 닫는다.
버퍼(233)는 전압 제공부(231)가 제공하는 전압과 루프 필터(250)의 전압 (Vr)이 같아지도록 루프 필터(250)에 전하를 공급한다. 일 실시예에 있어서, 버퍼(233)는 두 개의 입력 단자와 하나의 출력 단자를 가지고 있는데, + 단자로 전압 제공부(231)가 제공하는 전압을 입력받고, - 단자는 출력 단자와 연결된다.
한편, 루프 필터의 저항(R)은 제1 전하 공급부(230)가 활성화될 때 비활성화 된다. 즉, 고속 전하 공급 모드에서는 루프 필터(250)의 저항 성분의 크기를 줄여 루프 필터(250)에 빨리 전하가 충전되도록 한다.
제1 내지 제3 스위치들(SW1, SW2, SW3)을 이용한 고속 전하 공급에 대해서는 후술한다.
제어부(220)가 제1 전하 공급부(230)를 비활성화시키고, 제2 전하 공급부(240)를 활성화시키면 제어 스위치들(SWC)은 개방된다. 그리고 제2 전하 공급부(240)로부터 전하가 루프 필터(250)에 공급된다. 이 때 루프 필터(250)의 저항(R)은 활성화 상태에 놓이게 되고, 과도한 링잉 현상이 생기진 않을 정도로 루프 필터(250)에 제2 전하 공급부(240)의 전하가 공급된다.
도 5는 본 발명의 일 실시예에 따른 모드 결정 과정을 보여주는 흐름도이다.
채널이 변경되거나 전원 리셋이 발생한다(S10). 이 경우에 출력 주파수(fo)은 기준 주파수(fr)에 락되지 않은 상태이다.
채널이 변경되거나 전원 리셋이 발생한 경우에 루프 필터가 0.5Vdd가 되도록 제1 전하 공급부가 루프 필터에 고속으로 전하를 공급한다(S20).
그리고 나서 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)를 비교한다(S30).
제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)의 차이가 기준치 미만인지 여부를 판단한다(S40). 제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)의 차이가 기준치 미만인 경우에 제2 전하 공급부를 활성화시킨다(S41). 이 때, 제1 전하 공급부는 비활성화된다.
제1 분주된 주파수(f1)와 제2 분주된 주파수(f2)의 차이가 기준치 이상인 경우에 제2 분주된 주파수(f2)가 제1 분주된 주파수(f1)보다 큰지 여부를 판단한다(S50). 제2 분주된 주파수(f2)가 제1 분주된 주파수(f1)보다 큰 경우에 제1 전하 공급부를 활성화시킨다(S51). 활성화된 제1 전하 공급부는 루프 필터가 0.25 Vdd가 되도록 루프 필터에 고속으로 전하를 공급한다(S52). 즉, 제2 분주된 주파수(f2)가 제1 분주된 주파수(f1)보다 큰 것은 출력 주파수(fo)가 기준 주파수(fr)에 비해 크다는 것을 의미하므로 루프 필터의 전압을 낮춘다. 빠른 튜닝(coarse tuning)이 끝나면, 통상 튜닝(fine tuning)을 위해 제2 전하 공급부를 활성화시킨다(S53).
제2 분주된 주파수(f2)가 제1 분주된 주파수(f1)보다 작은 경우에 제1 전하 공급부를 활성화시킨다(S54). 활성화된 제1 전하 공급부는 루프 필터가 0.75 Vdd가 되도록 루프 필터에 고속으로 전하를 공급한다(S55). 즉, 제2 분주된 주파수(f2)가 제1 분주된 주파수(f1)보다 작은 것은 출력 주파수(fo)가 기준 주파수(fr)에 비해 작다는 것을 의미하므로 루프 필터의 전압을 높일 필요가 있다. 빠른 튜닝(coarse tuning)이 끝나면, 통상 튜닝(fine tuning)을 위해 제2 전하 공급부를 활성화시킨다(S56).
도 5에서 0.25 Vdd 간격까지 빠른 튜닝이 수행되고 그 이후에는 통상 튜닝이 수행되었으나, 이는 예시적이다. 이와 같은 모드 결정 과정은 더 작은 전압 간격까지 빠른 튜닝이 수행되고, 그 이후에 통상 튜닝이 수행될 수도 있다.
도 6a, 도 6b, 도 6c, 및 도 6d는 각각 본 발명의 일 실시예에 따른 채널 변경시 락 과정을 보여주는 그래프이다. 설명의 편의상 현재 출력 주파수는 주파수 합성기가 출력하는 최저 주파수 상태인 것을 가정한다..
도 6a를 참조하면, 채널이 변경될 때 출력 주파수의 변화가 심한 경우를 보여주고 있다. 즉, 이 경우에 종전 발명에 의하면 통상 모드로 동작하기 때문에 락 타임이 길다. 즉, 현재의 루프 필터의 전압(0V)을 목표 전압까지 올리려면 많은 전하를 공급해야 하기 때문에 락 타임이 길다.
그러나 본 발명의 실시예에 따른 전하 공급 장치는 빠른 튜닝을 통해 목표 전압(target voltage)과 근처까지 루프 필터 전압을 올린 후에 통상 튜닝을 통해 루프 필터의 전압이 목표 전압에 도달하도록 한다. 시간 간격(S1)은 초기에 루프 필터의 전압을 0.5Vdd까지 루프 필터에 고속으로 전하를 공급하는데 필요한 시간이고, 시간 간격(S2)은 제어부가 모드 결정하는데 필요한 시간이며, 시간 간격(S3)은 루프 필터의 전압을 0.75Vdd까지 루프 필터에 고속으로 전하를 공급하는데 필요한 시간을 의미한다.
도 6b를 보면, 목표 전압이 0.5 Vdd 부근이다. 본 발명의 실시예에 따른 전하 공급 장치는 시간 간격(S1) 동안 초기에 루프 필터의 전압을 0.5Vdd까지만 루프 필터에 고속으로 전하를 공급하고, 시간 간격(S2) 동안 전하 공급 모드를 판단한 후, 통상 튜닝을 통해 루프 필터의 전압이 목표 전압이 되도록 한다. 이 경우에도 본 발명은 종전 발명에 비해 더 빠른 락 타임을 갖는다.
도 6c를 보면, 목표 전압이 0.25 Vdd 부근이다. 본 발명의 실시예에 따른 전하 공급 장치는 시간 간격(S1) 동안 초기에 루프 필터의 전압을 0.5Vdd까지 루프 필터에 고속으로 전하를 공급하고, 시간 간격(S2) 동안 전하 공급 모드를 판단한 후, 시간 간격(S3) 동안 루프 필터의 전압을 0.25Vdd까지 루프 필터에 고속으로 전하를 공급한다. 이 경우에 본 발명은 종전 발명과 비슷한 락 타임을 갖는다.
도 6d를 보면, 목표 전압이 0.25 Vdd 부근이다. 본 발명의 실시예에 따른 전하 공급 장치는 시간 간격(S1) 동안 초기에 루프 필터의 전압을 0.5Vdd까지 루프 필터에 고속으로 전하를 공급하고, 시간 간격(S2) 동안 전하 공급 모드를 판단한 후, 시간 간격(S3) 동안 루프 필터의 전압을 0.25Vdd까지 루프 필터에 고속으로 전하를 공급한다. 이 때 락 타임은 종전 발명이 더 빠를 수 있다.
즉, 이와 같이 본 발명의 실시예에 따른 전하 공급 장치의 락 타임은 종전 발명 보다 짧은 경우도 있지만 긴 경우도 있다. 그러나 본 발명의 실시예에 따른 전하 공급 장치의 락 타임의 대체적으로 일정한 시간을 필요로 하는데 비해 종전 발명은 필요한 시간의 변동이 심하다. 즉, 최악의 경우(worst case)에 있어서, 본 발명의 락 타임은 종전 발명에 비해 훨씬 짧다.
이상에서의 실시예들은 모두 예시적인 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 실시예에 따르면 주파수 합성기는 채널이 변경되거나 전원이 리셋될 때 빠른 시간 동안 안정된 출력 주파수를 출력할 수 있다.

Claims (33)

  1. 제어 전압을 제공하는 루프 필터;
    상기 제어 전압에 따라 출력 주파수를 발생시키는 전압 제어 오실레이터;
    기준 주파수와 상기 출력 주파수를 비교하여 전하 공급 모드를 결정하는 제어부;
    고속 전하 공급 모드일 때 상기 루프 필터에 고속으로 전하를 공급하는 제1 전하 공급부; 및
    통상 전하 공급 모드일 때 상기 루프 필터에 전하를 공급하는 제2 전하 공급부를 포함하고,
    상기 제1 전하 공급부는 이진 탐색 방식으로 전하를 공급하는 것을 특징으로 하는 주파수 합성기.
  2. 제1항에 있어서,
    상기 제어부는
    상기 출력 주파수를 분주하여 제1 분주된 주파수를 제공하는 제1 분주기;
    상기 기준 주파수를 분주하여 제2 분주된 주파수를 제공하는 제2 분주기;
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하여 기준치 이상인 경우에 상기 제1 전하 공급부를 활성화시키고, 상기 기준치 미만인 경우에 상기 제2 전하 공급부를 활성화시키는 모드 결정부; 및
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 위상차를 검출하고, 상기 검출된 위상차 정보를 상기 제2 전하 공급부에 제공하는 위상 검출기를 포함하는 것을 특징으로 하는 주파수 합성기.
  3. 제2항에 있어서,
    상기 모드 결정부는 상기 제1 및 상기 제2 분주기를 리셋시킨 후, 상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하는 것을 특징으로 하는 주파수 합성기.
  4. 제2항에 있어서,
    상기 제1 분주기의 분주율이 바뀌면, 상기 제어부는 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 제1 전하 공급부를 활성화시키는 것을 특징으로 하는 주파수 합성기.
  5. 제1항에 있어서,
    주파수 합성기의 전원이 리셋되면, 상기 제어부는 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 제1 전하 공급부를 활성화시키는 것을 특징으로 하는 주파수 합성기.
  6. 제1항에 있어서,
    상기 제1 전하 공급부는
    상기 제어부의 제어 신호에 따라 이진 탐색 방식의 전압을 제공하는 전압 제공부; 및
    상기 이진 탐색 방식의 전압에 따라 상기 루프 필터에 고속으로 전하를 공급하는 버퍼를 포함하는 것을 특징으로 하는 주파수 합성기.
  7. 제6항에 있어서,
    상기 전압 제공부는
    최고 전압과 최저 전압 사이에 직렬로 연결된 복수의 저항들; 및
    상기 저항들의 연결점들과 상기 버퍼를 연결하는 복수의 스위치들을 포함하는 것을 특징으로 하는 주파수 합성기.
  8. 제7항에 있어서,
    상기 전압 제공부는
    상기 최고 전압과 연결된 제1 저항;
    상기 제1 저항과 직렬로 연결된 제2 저항;
    상기 제2 저항과 직렬로 연결된 제3 저항;
    상기 제3 저항과 상기 최저 전압 사이를 연결하는 제4 저항;
    상기 제1 및 제2 저항의 연결점과 상기 버퍼를 연결하는 제1 스위치;
    상기 제2 및 제3 저항의 연결점과 상기 버퍼를 연결하는 제2 스위치; 및
    상기 제3 및 제4 저항의 연결점과 상기 버퍼를 연결하는 제3 스위치를 포함하고,
    상기 제1 저항, 제2 저항, 제3 저항, 제4 저항은 동일한 저항 값을 갖는 것을 특징으로 하는 주파수 합성기.
  9. 제6항에 있어서,
    상기 버퍼는
    상기 전압 제공부로부터 이진 탐색 방식의 전압을 입력받는 제1 입력 단자;
    제2 입력 단자; 및
    상기 제2 입력 단자와 연결되고, 전하를 공급하는 출력 단자를 포함하고,
    상기 출력 단자의 전압은 상기 제1 입력 단자의 전압과 상기 제2 입력 단자의 전압의 차이에 비례하는 것을 특징으로 하는 주파수 합성기.
  10. 제1항에 있어서,
    상기 전압 제어 오실레이터는 단일 이득 곡선을 갖는 것을 특징으로 하는 주파수 합성기.
  11. 기준 주파수와 전압 제어 오실레이터의 출력 주파수를 비교하여 전하 공급 모드를 결정하는 제어부;
    고속 전하 공급 모드일 때 루프 필터에 고속으로 전하를 공급하는 제1 전하 공급부; 및
    통상 전하 공급 모드일 때 상기 루프 필터에 전하를 공급하는 제2 전하 공급부를 포함하고,
    상기 제1 전하 공급부는 이진 탐색 방식으로 전하를 공급하는 것을 특징으로 하는 전하 공급 장치.
  12. 제11항에 있어서,
    상기 제어부는
    상기 출력 주파수를 분주하여 제1 분주된 주파수를 제공하는 제1 분주기;
    상기 기준 주파수를 분주하여 제2 분주된 주파수를 제공하는 제2 분주기;
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하여 기준치 이상인 경우에 상기 제1 전하 공급부를 활성화시키고, 상기 기준치 미만인 경우에 상기 제2 전하 공급부를 활성화시키는 모드 결정부; 및
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 위상차를 검출하고, 상기 검출된 위상차 정보를 상기 제2 전하 공급부에 제공하는 위상 검출기를 포함하는 것을 특징으로 하는 전하 공급 장치.
  13. 제12항에 있어서,
    상기 모드 결정부는 상기 제1 및 상기 제2 분주기를 리셋시킨 후, 상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하는 것을 특징으로 하는 전하 공급 장치.
  14. 제12항에 있어서,
    상기 제1 분주기의 분주율이 바뀌면, 상기 제어부는 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 제1 전하 공급부를 활성화시키는 것을 특징으로 하는 전하 공급 장치.
  15. 제11항에 있어서,
    전하 공급부의 전원이 리셋되면, 상기 제어부는 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 제1 전하 공급부를 활성화시키는 것을 특징으로 하는 전하 공급 장치.
  16. 제11항에 있어서,
    상기 제1 전하 공급부는
    상기 제어부의 제어 신호에 따라 이진 탐색 방식의 전압을 제공하는 전압 제공부; 및
    상기 이진 탐색 방식의 전압에 따라 상기 루프 필터에 고속으로 전하를 공급하는 버퍼를 포함하는 것을 특징으로 하는 전하 공급 장치.
  17. 제16항에 있어서,
    상기 전압 제공부는
    최고 전압과 최저 전압 사이에 직렬로 연결된 복수의 저항들; 및
    상기 저항들의 연결점들과 상기 버퍼를 연결하는 복수의 스위치들을 포함하는 것을 특징으로 하는 전하 공급 장치.
  18. 제17항에 있어서,
    상기 전압 제공부는
    상기 최고 전압과 연결된 제1 저항;
    상기 제1 저항과 직렬로 연결된 제2 저항;
    상기 제2 저항과 직렬로 연결된 제3 저항;
    상기 제3 저항과 상기 최저 전압 사이를 연결하는 제4 저항;
    상기 제1 및 제2 저항의 연결점과 상기 버퍼를 연결하는 제1 스위치;
    상기 제2 및 제3 저항의 연결점과 상기 버퍼를 연결하는 제2 스위치; 및
    상기 제3 및 제4 저항의 연결점과 상기 버퍼를 연결하는 제3 스위치를 포함하고,
    상기 제1 저항, 제2 저항, 제3 저항, 제4 저항은 동일한 저항 값을 갖는 것을 특징으로 하는 전하 공급 장치..
  19. 제16항에 있어서,
    상기 버퍼는
    상기 전압 제공부로부터 이진 탐색 방식의 전압을 입력받는 제1 입력 단자;
    제2 입력 단자; 및
    상기 제2 입력 단자와 연결되고, 전하를 공급하는 출력 단자를 포함하고,
    상기 출력 단자의 전압은 상기 제1 입력 단자의 전압과 상기 제2 입력 단자의 전압의 차이에 비례하는 것을 특징으로 하는 전하 공급 장치.
  20. 기준 주파수와 전압 제어 오실레이터의 출력 주파수의 차이에 따라 전하 공급 모드를 결정하는 단계;
    고속 전하 공급 모드일 경우, 루프 필터에 고속으로 전하를 공급하는 단계;
    통상 전하 공급 모드일 경우, 상기 루프 필터에 통상적으로 전하를 공급하는 단계; 및
    상기 전압 제어 오실레이터가 전하를 공급받은 상기 루프 필터가 제공하는 제어 전압에 따라 조정된 출력 주파수를 발생하는 단계를 포함하며,
    상기 고속으로 전하를 공급하는 단계는 이진 탐색 방식으로 상기 루프 필터에 전하를 공급하는 것을 특징으로 하는 주파수 합성 방법.
  21. 제20항에 있어서,
    상기 전하 공급 모드를 결정하는 단계는
    상기 출력 주파수를 분주하여 제1 분주된 주파수를 제공하는 단계;
    상기 기준 주파수를 분주하여 제2 분주된 주파수를 제공하는 단계;
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하여 상기 루프 필터에 고속으로 전하를 공급할지 혹은 통상적으로 전하를 공급할지 여부(모드)를 결정하는 단계; 및
    통상 전하 공급 모드에서 사용될, 상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 위상차를 검출하는 단계를 포함하는 것을 특징으로 하는 주파수 합성 방법.
  22. 제21항에 있어서,
    상기 모드를 결정하는 단계는 상기 제1 분주된 주파수를 제공하는 제1 분주기와 상기 제2 분주된 주파수를 제공하는 제2 분주기를 리셋시키는 단계; 및
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하는 단계를 포함하는 것을 특징으로 하는 주파수 합성 방법.
  23. 제21항에 있어서,
    상기 출력 주파수를 분주하는 분주율이 바뀌면, 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 루프 필터에 고속으로 전하를 공급하는 것을 특징으로 하는 주파수 합성 방법.
  24. 제20항에 있어서,
    전원이 리셋되면, 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 루프 필터에 고속으로 전하를 공급하는 것을 특징으로 하는 주파수 합성 방법.
  25. 기준 주파수와 전압 제어 오실레이터의 출력 주파수의 차이에 따라 전하 공급 모드를 결정하는 단계;
    고속 전하 공급 모드일 경우, 루프 필터에 고속으로 전하를 공급하는 단계;
    통상 전하 공급 모드일 경우, 상기 루프 필터에 통상적으로 전하를 공급하는 단계를 포함하며,
    상기 고속으로 전하를 공급하는 단계는 이진 탐색 방식으로 상기 루프 필터에 전하를 공급하는 것을 특징으로 하는 전하 공급 방법.
  26. 제25항에 있어서,
    상기 전하 공급 모드를 결정하는 단계는
    상기 출력 주파수를 분주하여 제1 분주된 주파수를 제공하는 단계;
    상기 기준 주파수를 분주하여 제2 분주된 주파수를 제공하는 단계;
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하여 상기 루프 필터에 고속으로 전하를 공급할지 혹은 통상적으로 전하를 공급할지 여부를 결정하는 단계; 및
    통상 전하 공급 모드에서 사용될, 상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 위상차를 검출하는 단계를 포함하는 것을 특징으로 하는 전하 공급 방 법.
  27. 제26항에 있어서,
    상기 모드를 결정하는 단계는 상기 제1 분주된 주파수를 제공하는 제1 분주기와 상기 제2 분주된 주파수를 제공하는 제2 분주기를 리셋시키는 단계; 및
    상기 제1 분주된 주파수와 상기 제2 분주된 주파수의 차이를 계산하는 단계를 포함하는 것을 특징으로 하는 전하 공급 방법.
  28. 제26항에 있어서,
    상기 출력 주파수를 분주하는 분주율이 바뀌면, 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 루프 필터에 고속으로 전하를 공급하는 것을 특징으로 하는 전하 공급 방법.
  29. 제25항에 있어서,
    전원이 리셋되면, 상기 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 가질 때까지 상기 루프 필터에 고속으로 전하를 공급하는 것을 특징으로 하는 전하 공급 방법.
  30. 전원이 리셋되거나 출력 주파수 분주율이 바뀔 경우에, 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 갖도록 상기 루프 필터에 고속으로 전하를 공 급하는 단계;
    상기 루프 필터의 전압에 따라 주파수 값을 갖도록 상기 전압 제어 오실레이터가 출력 주파수를 발생시키는 단계;
    기준 주파수와 상기 발생된 출력 주파수의 차이를 계산하는 단계;
    상기 기준 주파수가 상기 발생된 출력 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 하강하도록 상기 루프 필터에 고속으로 음의 전하를 공급하는 단계;
    상기 발생된 출력 주파수가 상기 기준 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 상승하도록 상기 루프 필터에 고속으로 양의 전하를 공급하는 단계; 및
    상기 기준 주파수와 상기 발생된 출력 주파수의 차이가 기준 값 미만인 경우 루프 필터에 통상적으로 전하를 공급하는 단계를 포함하며,
    상기 고속으로 전하를 공급할 경우에 이진 탐색 방식으로 상기 루프 필터에 전하를 공급하는 것을 특징으로 하는 주파수 합성 방법.
  31. 제30항에 있어서,
    상기 기준 주파수와 상기 출력 주파수의 차이를 계산하는 단계는
    상기 출력 주파수를 분주하는 단계;
    상기 기준 주파수를 분주하는 단계; 및
    상기 분주된 기준 주파수와 상기 분주된 출력 주파수를 비교하는 단계를 포 함하는 것을 특징으로 하는 주파수 합성 방법.
  32. 전원이 리셋되거나 전압 제어 오실레이터의 출력 주파수의 분주율이 바뀔 경우에, 루프 필터의 전압이 최고 전압과 최저 전압의 중간 값을 갖도록 상기 루프 필터에 고속으로 전하를 공급하는 단계;
    기준 주파수와 상기 출력 주파수의 차이를 계산하는 단계;
    상기 기준 주파수가 상기 출력 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 하강하도록 상기 루프 필터에 고속으로 음의 전하를 공급하는 단계;
    상기 출력 주파수가 상기 기준 주파수보다 기준 값 이상인 경우 상기 루프 필터의 전압이 상승하도록 상기 루프 필터에 고속으로 양의 전하를 공급하는 단계; 및
    상기 기준 주파수와 상기 출력 주파수의 차이가 기준 값 미만인 경우 루프 필터에 통상적으로 전하를 공급하는 단계를 포함하며,
    상기 고속으로 전하를 공급할 경우에 이진 탐색 방식으로 상기 루프 필터에 전하를 공급하는 것을 특징으로 하는 전하 공급 방법.
  33. 제32항에 있어서,
    상기 기준 주파수와 상기 출력 주파수의 차이를 계산하는 단계는
    상기 출력 주파수를 분주하는 단계;
    상기 기준 주파수를 분주하는 단계; 및
    상기 분주된 기준 주파수와 상기 분주된 출력 주파수를 비교하는 단계를 포함하는 것을 특징으로 하는 전하 공급 방법.
KR1020050070256A 2005-08-01 2005-08-01 고속 락 기능을 갖는 주파수 합성기 KR100706575B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050070256A KR100706575B1 (ko) 2005-08-01 2005-08-01 고속 락 기능을 갖는 주파수 합성기
US11/496,652 US7436264B2 (en) 2005-08-01 2006-07-31 Charge supply apparatus and method in frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070256A KR100706575B1 (ko) 2005-08-01 2005-08-01 고속 락 기능을 갖는 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20070015729A true KR20070015729A (ko) 2007-02-06
KR100706575B1 KR100706575B1 (ko) 2007-04-13

Family

ID=37693683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070256A KR100706575B1 (ko) 2005-08-01 2005-08-01 고속 락 기능을 갖는 주파수 합성기

Country Status (2)

Country Link
US (1) US7436264B2 (ko)
KR (1) KR100706575B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845775B1 (ko) * 2006-11-14 2008-07-14 주식회사 하이닉스반도체 Ｐｌｌ 회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4625867B2 (ja) * 2007-07-23 2011-02-02 パナソニック株式会社 デジタルｐｌｌ装置
US8058916B2 (en) * 2010-04-15 2011-11-15 Xilinx, Inc. Lockstep synchronization and maintenance
KR101859230B1 (ko) 2011-12-26 2018-05-18 한국전자통신연구원 무선 통신 시스템에서의 수동 소자를 이용한 고주파 송수신 전치단 장치
US20130192251A1 (en) * 2012-01-31 2013-08-01 Peter M. Munsell Buffer system that communicates buffer supply air to one or more portions of a gas turbine engine
TWI612416B (zh) * 2013-06-20 2018-01-21 廣達電腦股份有限公司 電腦系統及其電源管理方法
US9294104B2 (en) * 2014-07-16 2016-03-22 Intel Corporation Phase-locked loop circuit with improved performance

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130631A (ja) * 1982-01-28 1983-08-04 Fujitsu Ltd フエイズロツクドル−プ
EP0595787B1 (en) * 1990-05-21 1998-08-05 Nec Corporation Phase-locked loop circuit
JP3196409B2 (ja) * 1993-03-22 2001-08-06 住友金属工業株式会社 Ｐｌｌ回路
JPH1098376A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 位相同期ループ
US6407641B1 (en) * 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
JP2002026728A (ja) 2000-07-11 2002-01-25 Fujitsu Ltd Ｐｌｌ回路のモード制御回路及び半導体装置
JP2002290233A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路
US6580329B2 (en) * 2001-04-11 2003-06-17 Tropian, Inc. PLL bandwidth switching
US6693494B2 (en) * 2001-08-20 2004-02-17 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
US7078977B2 (en) * 2002-09-06 2006-07-18 True Circuits, Inc. Fast locking phase-locked loop
WO2004075414A1 (en) * 2003-02-14 2004-09-02 Mcdonald James J Iii Circuitry to reduce pll lock acquisition time
US6903585B2 (en) 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
US7151413B2 (en) * 2004-12-02 2006-12-19 Via Technologies Inc. Low noise charge pump for PLL-based frequence synthesis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845775B1 (ko) * 2006-11-14 2008-07-14 주식회사 하이닉스반도체 Ｐｌｌ 회로

Also Published As

Publication number Publication date
US20070024381A1 (en) 2007-02-01
US7436264B2 (en) 2008-10-14
KR100706575B1 (ko) 2007-04-13

Similar Documents

Publication Publication Date Title
US7804367B2 (en) Frequency synthesizer and frequency calibration method
KR100611512B1 (ko) 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US8098110B2 (en) Phase locked loop apparatus with selectable capacitance device
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US8487707B2 (en) Frequency synthesizer
US7511579B2 (en) Phase lock loop and operating method thereof
US8437441B2 (en) Phase locked loop capable of fast locking
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
KR101622927B1 (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
KR101082724B1 (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
JP4355350B2 (ja) 発振周波数制御回路
US7023283B2 (en) Wide lock range phase locked loop and method of operation
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
US5661440A (en) PLL frequency synthesizer employing plural control frequencies to minimize overshoot
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
US7605663B2 (en) Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof
CN207782771U (zh) 一种锁相环
KR20060090909A (ko) 듀얼 루프를 가지는 위상동조기 및 그의 제어방법
US20050266816A1 (en) PLL synthesizer
JP2010233060A (ja) Ｐｌｌ回路
JP2013074604A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee