JP2023519041A - 時刻同期方法及び装置、ネットワークノード機器 - Google Patents
時刻同期方法及び装置、ネットワークノード機器 Download PDFInfo
- Publication number
- JP2023519041A JP2023519041A JP2022504311A JP2022504311A JP2023519041A JP 2023519041 A JP2023519041 A JP 2023519041A JP 2022504311 A JP2022504311 A JP 2022504311A JP 2022504311 A JP2022504311 A JP 2022504311A JP 2023519041 A JP2023519041 A JP 2023519041A
- Authority
- JP
- Japan
- Prior art keywords
- time
- physical
- clock signal
- clock
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000013459 approach Methods 0.000 claims abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000033228 biological regulation Effects 0.000 claims description 4
- 230000003750 conditioning effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 241000219198 Brassica Species 0.000 description 1
- 235000003351 Brassica cretica Nutrition 0.000 description 1
- 235000003343 Brassica rupestris Nutrition 0.000 description 1
- QKSKPIVNLNLAAV-UHFFFAOYSA-N bis(2-chloroethyl) sulfide Chemical compound ClCCSCCCl QKSKPIVNLNLAAV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 235000010460 mustard Nutrition 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0679—Clock or time synchronisation in a network by determining clock distribution path in a network
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
Description
各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、少なくとも前記物理クロック信号と物理時間偏差に基づいて論理時間に変換するステップと、を含む時刻同期方法であって、
各前記調整サイクルで生成された物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであり、前記物理時間偏差は、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である時刻同期方法を提供する。
各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定するステップと、
各前記調整サイクルに対して、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差分と、に基づいて前記調整サイクルに対応する周波数制御ワードを決定するステップと、をさらに含む。
n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Snは、以下の式によって決定され、
第1論理クロックサイクル
前記物理クロック信号および前記第1論理クロックサイクルに基づいて論理時間に変換するステップと、を含む。
N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するステップと、
前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するステップと、をさらに含む。
基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するステップを含む。
N個の調整サイクルを有し、Nは1より大きい整数である調整段階の各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、各前記調整サイクルが生成する物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであるように配置される物理クロック信号生成ユニットと、
各前記調整サイクルにおいて、少なくとも受信された物理クロック信号と、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である物理時間偏差と、に基づいて論理時間に変換するように配置される論理時間変換ユニットと、を含む時刻同期装置をさらに提供する。
前記調整段階の前に、各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定し、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差と、に基づいて前記調整サイクルに対応する周波数制御ワードを決定するように配置される制御ワード決定ユニットをさらに含む。
n番目の前記調整サイクルにおける物理クロック信号クロック傾きの目標値Snは、以下の式によって決定され、
いくつかの実施形態において、前記時刻同期装置は、前記調整段階の前に、前記物理時間偏差Eを以下の式によって決定するように配置された第1時間偏差決定ユニットをさらに含み、
前記論理時間変換ユニットは、前記継続段階において、前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するようにさらに配置される。
図面は、本開示の更なる理解を提供するためのものであり、明細書の一部を構成し、以下の具体的な実施形態と共に本開示を説明するために使用されるが、本開示を限定するものではない。
ステップS112では、物理クロック信号と第1論理クロックサイクルに基づいて論理時間に変換する。
第3の状況において、各ネットワークノード装置は、もう1つの比較例における時刻同期方法を用いて時刻を同期し、もう1つの比較例における時刻同期方法は、調整段階の各調整サイクルにおいて、各ネットワークノード装置の物理クロック信号の周波数を調整することで、任意の1つのネットワークノード装置にとって、1番目の調整サイクルからN番目の調整サイクルにかけて、物理クロック信号のクロック傾きは徐々に1に近づき、論理時間は物理クロック信号に基づいて変換される。図17は、他の比較例における時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す。図18は、他の比較例における時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。図17と図18から見られるように、複数の調整サイクルが経過した後、各ネットワークノード装置の論理時間と基準時間との偏差は安定しており、ネットワーク時間の同期誤差は安定した偏差値に保持される。
1a マスタード装置
1b スレーブノード装置
10 物理クロック生成ユニット
20 論理時間交換ユニット
30 基準クロック信号生成ユニット
Claims (18)
- N個の調整サイクルを有し、Nは1より大きい整数である調整段階と、
各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、少なくとも前記物理クロック信号と物理時間偏差に基づいて論理時間に変換するステップと、を含む時刻同期方法であって、
各前記調整サイクルで生成された物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであり、前記物理時間偏差は、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である、時刻同期方法。 - 前記調整段階の前に行う、
各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定するステップと、
各前記調整サイクルに対して、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差分と、に基づいて、前記調整サイクルに対応する周波数制御ワードを決定するステップと、
をさらに含む請求項1に記載の時刻同期方法。 - 1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値S1は、以下の式によって決定され、
n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Snは、以下の式によって決定され、
請求項2に記載の時刻同期方法。 - 前記調整段階の後の継続段階で行う、
N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するステップと、
前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するステップと、をさらに含む、
請求項1~5のいずれか1項に記載の時刻同期方法。 - 少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成する前記ステップは、
基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するステップを含む、
請求項1~5のいずれか1項に記載の時刻同期方法。 - N個の調整サイクルを有し、Nは1より大きい整数である調整段階の各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、各前記調整サイクルが生成する物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであるように配置される物理クロック信号生成ユニットと、
各前記調整サイクルにおいて、少なくとも受信された物理クロック信号と、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である物理時間偏差と、に基づいて論理時間に変換するように配置される論理時間変換ユニットと、を含む、時刻同期装置。 - 前記調整段階の前に、各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定し、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差と、に基づいて前記調整サイクルに対応する周波数制御ワードを決定するように配置される制御ワード決定ユニットをさらに含む、
請求項9に記載の時刻同期装置。 - 1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値S1は、以下の式によって決定され、
n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Snは、以下の式によって決定され、
請求項10に記載の時刻同期装置。 - 前記物理クロック信号生成ユニットは、前記調整段階の後の継続段階において、N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するようにさらに配置され、
前記論理時間変換ユニットは、前記継続段階において、前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するようにさらに配置される、
請求項9~13のいずれか1項に記載の時刻同期装置。 - 前記物理クロック信号生成ユニットは具体的に、基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するようにさらに配置される、
請求項9~13のいずれか1項に記載の時刻同期装置。 - 前記物理クロック生成ユニットは、時間平均周波数ダイレクトサイクル合成器を有する、請求項16に記載の時刻同期装置。
- 請求項9~17のいずれか1項に記載の時刻同期装置を有するネットワークノード装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/072979 WO2021142828A1 (zh) | 2020-01-19 | 2020-01-19 | 时间同步方法及装置、网络节点设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023519041A true JP2023519041A (ja) | 2023-05-10 |
JP7493581B2 JP7493581B2 (ja) | 2024-05-31 |
Family
ID=76863321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022504311A Active JP7493581B2 (ja) | 2020-01-19 | 2020-01-19 | 時刻同期方法及び装置、ネットワークノード機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11799578B2 (ja) |
EP (1) | EP4093101A4 (ja) |
JP (1) | JP7493581B2 (ja) |
CN (1) | CN113498623B (ja) |
WO (1) | WO2021142828A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111446962B (zh) * | 2020-04-03 | 2023-12-12 | 京东方科技集团股份有限公司 | 时钟信号产生电路、时钟信号产生方法及电子设备 |
CN114095166A (zh) * | 2021-11-23 | 2022-02-25 | 北京京东方技术开发有限公司 | 生成节点临时身份标识的方法、节点及系统 |
CN115276617B (zh) * | 2022-06-21 | 2023-05-09 | 上海芯问科技有限公司 | 时钟偏差调制电路、接口系统及电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5556412B2 (ja) | 2010-06-17 | 2014-07-23 | 富士通株式会社 | タイミング同期装置、タイミング同期方法 |
CN101883420B (zh) | 2010-06-25 | 2012-12-12 | 中国科学院软件研究所 | 一种无线传感器网络时间同步方法 |
MX338949B (es) | 2011-11-22 | 2016-05-05 | Aclara Technologies Llc | Sistemas y metodos de cronometraje de metrologia. |
CN102752843B (zh) * | 2012-06-20 | 2016-04-13 | 中国科学院信息工程研究所 | 一种时间同步方法 |
US9516595B2 (en) * | 2013-03-27 | 2016-12-06 | Qualcomm Incorporated | Systems and methods for synchronization within a neighborhood aware network |
US9178637B2 (en) * | 2013-12-09 | 2015-11-03 | Khalifa University of Science, Technology, and Research | Method and devices for synchronization using linear programming |
US9740235B1 (en) * | 2015-03-05 | 2017-08-22 | Liming Xiu | Circuits and methods of TAF-DPS based interface adapter for heterogeneously clocked Network-on-Chip system |
US10025344B2 (en) * | 2015-04-21 | 2018-07-17 | The United States Of America As Represented By The Administrator Of Nasa | Self-stabilizing distributed symmetric-fault tolerant synchronization protocol |
CN105553598B (zh) * | 2016-01-10 | 2017-09-29 | 北京航空航天大学 | 一种基于m估计稳健回归的时间触发以太网时钟补偿方法 |
US10503534B1 (en) * | 2016-09-09 | 2019-12-10 | Hewlett-Packard Development Company, L.P. | Adaptive clock scaling to optimize time-based operations within virtualized guest operating systems |
CN107300688B (zh) | 2017-06-01 | 2019-07-19 | 中国电子科技集团公司第二十八研究所 | 一种多点定位系统中的时钟频率标校方法 |
CN107425851B (zh) | 2017-08-09 | 2021-08-06 | 京东方科技集团股份有限公司 | 频率补偿器、电子设备和频率补偿方法 |
CN110581743B (zh) | 2018-06-11 | 2021-01-22 | 京东方科技集团股份有限公司 | 电子设备、时间同步系统及时间同步方法 |
-
2020
- 2020-01-19 WO PCT/CN2020/072979 patent/WO2021142828A1/zh active Application Filing
- 2020-01-19 EP EP20897615.9A patent/EP4093101A4/en active Pending
- 2020-01-19 US US17/413,367 patent/US11799578B2/en active Active
- 2020-01-19 CN CN202080000051.8A patent/CN113498623B/zh active Active
- 2020-01-19 JP JP2022504311A patent/JP7493581B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20220311529A1 (en) | 2022-09-29 |
JP7493581B2 (ja) | 2024-05-31 |
US11799578B2 (en) | 2023-10-24 |
EP4093101A1 (en) | 2022-11-23 |
CN113498623A (zh) | 2021-10-12 |
EP4093101A4 (en) | 2023-01-18 |
CN113498623B (zh) | 2023-06-20 |
WO2021142828A1 (zh) | 2021-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023519041A (ja) | 時刻同期方法及び装置、ネットワークノード機器 | |
JP4766128B2 (ja) | スレーブ装置、スレーブ装置の時刻同期化方法および電子機器システム | |
RU2758838C1 (ru) | Устройство синхронизации по времени, электронное устройство, система синхронизации по времени и способ синхронизации по времени | |
CN111669244A (zh) | 在时钟域之间传输计数器值时保持正确的时间 | |
TWI642277B (zh) | 分頻時鐘校準 | |
US8949648B2 (en) | System and method to overcome wander accumulation to achieve precision clock distribution over large networks | |
US11099599B2 (en) | Communication device, cascaded network and internal synchronization method | |
US20070260906A1 (en) | Clock synchronization method and apparatus | |
US20130215910A1 (en) | Transmission apparatus, transmission method, program, and communication system | |
JP2013083450A (ja) | 時刻制御装置、時刻制御方法、およびプログラム | |
JPWO2007116695A1 (ja) | データ信号発生装置 | |
CN107800529B (zh) | 一种网络节点的时钟频率同步方法 | |
JP2002368605A (ja) | 並列信号自動位相調整回路 | |
TWI658700B (zh) | 積體電路、多通道傳輸裝置及其信號傳輸方法 | |
US9442511B2 (en) | Method and a device for maintaining a synchronized local timer using a periodic signal | |
US7262645B2 (en) | System and method for adjusting the phase of a frequency-locked clock | |
JP2007088994A (ja) | トラヒックシェーピング装置、およびトラヒックシェーピング方法 | |
KR100524979B1 (ko) | 클럭신호 발생 장치 및 그 방법 | |
CN113973277A (zh) | 一种电力物联网无线传感器时间同步系统及方法 | |
TW202209837A (zh) | 網路裝置 | |
JP3685982B2 (ja) | 同期クロック信号発生装置及びこれを用いたatm装置 | |
JP2010219891A (ja) | データ通信システムおよび該データ通信システムを用いた画像形成装置 | |
JPH0846604A (ja) | ネットワークシミュレーション装置 | |
CN114079557A (zh) | 网络装置 | |
KR20060095413A (ko) | 동기식 시스템에서의 프레임 싱크 생성 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7493581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |