JP7493581B2 - 時刻同期方法及び装置、ネットワークノード機器 - Google Patents

時刻同期方法及び装置、ネットワークノード機器 Download PDF

Info

Publication number
JP7493581B2
JP7493581B2 JP2022504311A JP2022504311A JP7493581B2 JP 7493581 B2 JP7493581 B2 JP 7493581B2 JP 2022504311 A JP2022504311 A JP 2022504311A JP 2022504311 A JP2022504311 A JP 2022504311A JP 7493581 B2 JP7493581 B2 JP 7493581B2
Authority
JP
Japan
Prior art keywords
physical
time
clock signal
clock
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504311A
Other languages
English (en)
Other versions
JP2023519041A (ja
Inventor
祥野 魏
黎明 修
一▲鳴▼ 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023519041A publication Critical patent/JP2023519041A/ja
Application granted granted Critical
Publication of JP7493581B2 publication Critical patent/JP7493581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0679—Clock or time synchronisation in a network by determining clock distribution path in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Description

本開示は、通信ネットワーク技術分野に関し、具体的には、時刻同期方法及び装置、ネットワークノード機器に関する。
近年の電子システムは、万物のネットワーク（Internet of everything）の発展に伴い、伝統的な有線通信から無線通信へと進化している。電気通信ネットワーク、コンピュータネットワーク、または他のタイプの電子機器のネットワークのアーキテクチャ設計と実装において、クロック同期は極めて重要な構成である。
本開示の実施形態は、ネットワークノード装置の論理時間をより精確にして、異なるネットワークノード装置の時間をより同期させる時刻同期方法及び装置、ネットワークノード機器を提供する。
第1の態様において、本開示の実施形態は、N個の調整サイクルを有し、Nは1より大きい整数である調整段階と、
各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、少なくとも前記物理クロック信号と物理時間偏差に基づいて論理時間に変換するステップと、を含む時刻同期方法であって、
各前記調整サイクルで生成された物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであり、前記物理時間偏差は、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である時刻同期方法を提供する。
いくつかの実施形態において、前記時刻同期方法は、前記調整段階の前に行う、
各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定するステップと、
各前記調整サイクルに対して、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差分と、に基づいて前記調整サイクルに対応する周波数制御ワードを決定するステップと、をさらに含む。
いくつかの実施形態において、1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ１は、以下の式によって決定され、
Figure 0007493581000001
 ここで、ｘは、予め取得された初期段階の物理クロック信号のクロック周波数偏差係数であり、Ｓ０は、前記初期段階において、初期の周波数制御ワードに基づいて生成される物理クロック信号のクロック傾きの値であり、Ｓ０＝１＋ｘであり
n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓｎは、以下の式によって決定され、
Figure 0007493581000002
 ここで、Ｓｎ－１は、n-1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値であり、nは、整数であり、且つ1＜n≦Nである。
いくつかの実施形態において、前記時刻同期方法は、前記調整段階の前に、以下の式によって前記物理時間偏差Eを決定することをさらに含み、
Figure 0007493581000003
 ここで、△ｔは、標準クロックサイクルであり、Ｍは、単一の前記調整サイクルにおける物理クロック信号のクロックサイクルの個数である。
いくつかの実施形態において、前記時刻同期方法は、前記調整段階の前に、以下の式によって前記物理時間偏差Eを決定することをさらに含み、
Figure 0007493581000004
 ここで、△ｔは、標準クロックサイクルであり、Ｍは、単一の前記調整サイクルにおける物理クロック信号のクロックサイクルの個数である。
いくつかの実施形態において、少なくとも前記物理クロック信号と物理時間偏差に基づいて論理時間に変換する前記ステップは、
第1論理クロックサイクル
Figure 0007493581000005
 を以下の式によって決定するステップと、
Figure 0007493581000006
 ここで、△ｔは、標準クロックサイクルであり、Eは、前記物理時間偏差であり、
前記物理クロック信号および前記第1論理クロックサイクルに基づいて論理時間に変換するステップと、を含む。
いくつかの実施形態において、前記時刻同期方法は、前記調整段階の後の継続段階で行う、
N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するステップと、
前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するステップと、をさらに含む。
いくつかの実施形態において、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成する前記ステップは、
基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するステップを含む。
第2の態様において、本開示の実施形態は、
N個の調整サイクルを有し、Nは1より大きい整数である調整段階の各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、各前記調整サイクルが生成する物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであるように配置される物理クロック信号生成ユニットと、
各前記調整サイクルにおいて、少なくとも受信された物理クロック信号と、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である物理時間偏差と、に基づいて論理時間に変換するように配置される論理時間変換ユニットと、を含む時刻同期装置をさらに提供する。
いくつかの実施形態において、前記時刻同期装置は、
前記調整段階の前に、各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定し、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差と、に基づいて前記調整サイクルに対応する周波数制御ワードを決定するように配置される制御ワード決定ユニットをさらに含む。
いくつかの実施形態において、1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ１は、以下の式によって決定され、
Figure 0007493581000007
 ここで、ｘは、予め取得された初期段階の物理クロック信号のクロック周波数偏差係数であり、Ｓ０は、前記初期段階において、初期の周波数制御ワードに基づいて生成される物理クロック信号のクロック傾きの値であり、Ｓ０＝１＋ｘであり、
n番目の前記調整サイクルにおける物理クロック信号クロック傾きの目標値Ｓｎは、以下の式によって決定され、
Figure 0007493581000008
 ここで、Ｓｎ－１は、n-1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値であり、nは、整数であり、且つ1＜n≦N、である。
いくつかの実施形態において、前記時刻同期装置は、前記調整段階の前に、前記物理時間偏差Eを以下の式によって決定するように配置された第1時間偏差決定ユニットをさらに含み、
Figure 0007493581000009
 ここで、△ｔは、標準クロックサイクルであり、Ｍは、前記調整サイクルにおける標準クロックサイクルの個数である。
いくつかの実施形態において、前記時刻同期装置は、前記調整段階の前に、前記物理時間偏差Eを以下の式によって決定するように配置された第2時間偏差決定ユニットをさらに含み、
Figure 0007493581000010
 ここで、△ｔは、標準クロックサイクルであり、Ｍは、前記調整サイクルにおける標準クロックサイクルの個数である。
いくつかの実施形態において、前記論理時間変換ユニットは具体的に、各前記調整サイクルにおいて、第1論理クロックサイクル
Figure 0007493581000011
 を以下の式によって決定し、前記物理クロック信号と前記第1論理クロックサイクルに基づいて論理時間に変換するように配置され、
Figure 0007493581000012
 ここで、△ｔは、標準クロックサイクルであり、Eは、前記物理時間偏差である。
いくつかの実施形態において、前記物理クロック信号生成ユニットは、前記調整段階の後の継続段階において、N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するようにさらに配置され、
前記論理時間変換ユニットは、前記継続段階において、前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するようにさらに配置される。
いくつかの実施形態において、前記物理クロック信号生成ユニットは具体的に、基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するように配置される。
いくつかの実施形態において、前記物理クロック生成ユニットは、時間平均周波数ダイレクトサイクル合成器を有する。
第3の態様において、本開示の実施形態は、上記の時刻同期装置を有するネットワークノード装置をさらに提供する。
図面は、本開示の更なる理解を提供するためのものであり、明細書の一部を構成し、以下の具体的な実施形態と共に本開示を説明するために使用されるが、本開示を限定するものではない。
準同期アーキテクチャの概略図を示す。 マスタースレーブアーキテクチャの概略図を示す。 本開示のいくつかの実施形態に係る時刻同期方法の概略図を示す。 本開示のいくつかの実施形態に係る時間平均周波数の原理概略図を示す。 本開示のいくつかの実施形態に係る時刻同期方法の別の概略図を示す。 本開示内容のいくつかの実施形態に係る各調整サイクルの論理時間の変換の方法の概略図を示す。 本開示のいくつかの実施形態に係る時刻同期方法の別の概略図を示す。 本開示のいくつかの実施形態に係る時刻同期装置の概略ブロック図を示す。 本開示のいくつかの実施形態に係る時刻同期装置の別の概略ブロック図を示す。 本開示のいくつかの実施形態に係る時間平均周波数ダイレクトサイクル合成器の回路図を示す。 本開示のいくつかの実施形態に係る時刻同期装置の別の概略ブロック図を示す。 本開示のいくつかの実施形態に係る時刻同期装置の別の概略ブロック図を示す。 ネットワークにおける10個のネットワークノード装置が時刻同期を行っていない場合の時間シフト曲線を示す。 時刻同期を行っていない場合のネットワーク時間の同期誤差曲線を示す。 比較例における時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す図である。 比較例における時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。 他の比較例における時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す。 他の比較例における時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。 図7に示す時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す図である。 図7に示す時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。
本開示の実施形態の目的、技術案および利点をより明確にするために、以下では、本開示の実施形態の図面と組合せて、本開示の技術案を明確、完全に説明する。明らかに、記載された実施形態は、本開示の一部の実施形態に過ぎず、すべての実施形態ではない。記載された本開示の実施形態に基づいて、当業者が創造力を働かせる必要がなく得られる他のすべての実施形態は、本開示の保護範囲に属する。
ここで、本開示の実施形態を説明するための技術用語は、本開示の範囲を制限及び/又は限定することを意図していない。例えば、別途定義されない限り、本開示で使用される技術用語又は科学用語は、本開示が属する技術分野の当業者によって一般的に理解される意味である。本開示で使用される「第1」、「第2」および類似の用語は、任意の順序、数または重要性を意味するものではなく、異なる構成要素を区別するために使用されるだけであることを理解されたい。文脈で明らかに示さない限り、単数形「1つ」、「1」または「該」などの用語も、数の限定を意味するのではなく、少なくとも1つ存在することを意味する。
過去数十年間において、ネットワークアーキテクチャは、同期時分割多重モード（time division multiplexing，TDM）から非同期パケット交換モードに進化してきた。TDMシステムにおいて、各ネットワークノード装置間には1つの物理リンクが存在し、周波数伝送を実現する。非同期パケット交換システムでは、伝送周波数の物理リンクはもはや存在せず、すべてのデータと時間情報はパケットによって交換され、時刻同期の難易度が増している。
ネットワークにおけるネットワークノード装置は、ローカルトランザクションを処理したり、又は他のネットワークノード装置と通信したりする時、いずれもローカルデバイスの論理時間に基づいて通信する。そのうち、ローカルデバイスの論理時間（Logical Time）は、物理クロック（Physicl Clock）信号に基づいて生成される。具体的には、ネットワークノード装置は、物理クロック信号が生成可能なハードウェア装置である物理クロック信号生成ユニットを備える。該物理クロック信号に基づいて、物理時間（Physical Time）が生成でき、例えば、ｔｐ＝ｍ・Ｔｐであり、ここで、Ｔｐは、物理クロック信号のクロックサイクルであり、mは、物理クロック信号生成ユニットが現在生成するクロックサイクルの個数または立ち上がりエッジの個数である。物理時間は、物理クロック信号生成ユニットが生成する物理クロック信号のクロックサイクルが1増加する毎に、物理時間がＴｐ増加すると説明され、例えば、物理クロック信号生成ユニットが物理クロック信号の生成を開始していない時、物理時間は0であり、物理クロック信号生成ユニットが生成する物理クロック信号におけるクロックサイクルが1である時、物理時間はＴｐであり、物理クロック信号が2つのクロックサイクルに達した時、物理時間は２・Ｔｐであり、以下類推する。予め設定された変換規則に基づいて、各クロックサイクルに対応する物理時間を論理時間に変換することができ、例えば、Ｔｐは0.01秒であり、物理クロック信号におけるクロックサイクルが1である（または、1つ目の立ち上がりエッジが生成される）時、論理時間は00時00分0.01秒であり、物理クロック信号のクロックサイクルが2である（または、2つ目の立ち上がりエッジが生成される）時、論理時間は00時00分0.02秒であり、以下類推し、物理クロック信号のクロックサイクルが6000である（または、6000個目の立ち上がりエッジが生成される）時、論理時間は00時01分00秒である。
通信ネットワークにおいて、各ネットワークノード装置の物理クロック信号生成ユニットの物理的性質（例えば、プロセスパラメータ、温度ドリフトパラメータ、エージング係数、圧力ドリフト係数など）に差異が生じる可能性があり、これにより異なるネットワークノード装置の論理時間に差異が生じ、即ち、時間の同期しなくなる。ネットワーク時刻同期のアーキテクチャは大きく分けて、それぞれ準同期アーキテクチャ（Plesiochronous）とマスタースレーブアーキテクチャ（Master-Slave）の2つの種類に分けられ、図1は、準同期アーキテクチャの概略図を示し、図2は、マスタースレーブアーキテクチャの概略図を示す。図1に示すように、準同期アーキテクチャにおける各ネットワークノード装置1は、独立した物理クロック信号生成ユニットを備え、各ネットワークノード装置1の物理クロック信号のクロック周波数はいずれも同じ値に設定されるが、各ネットワークノード装置1の物理クロック生成信号ユニットの物理的性質は完全に一致することはなく、異なるエージング係数、温度ドリフトパラメータ、圧力ドリフト係数、プロセス誤差等によって物理時間または論理時間のずれが生じる。よって、このようなアーキテクチャにおけるネットワーク時刻同期の精度は作業時間の増加に伴い減少する。図2に示すように、マスタースレーブアーキテクチャにおけるネットワークノード装置は、マスタノード装置1aとスレーブノード装置1bとに分けられ、各スレーブノード装置1bはいずれもマスタノード装置1aから送信される時間情報を受信する。具体例において、一定間隔毎に、マスタノード装置1aの時間を直接スレーブノード装置1bに付与して、スレーブノード装置1bとマスタノード装置1aとの時刻同期を図る。しかし、該同期方法には一定のリスクがあり、例えば、1つのスレーブノード装置1bの時間情報が00:53（即ち、0分53秒）であり、マスタノード装置1aから送信されてきた時間情報が00:52である場合、スレーブノード装置1bが時刻を00:52に同期する時、スレーブノード装置1bについて言えば、時間逆流が発生したことに相当し、これはネットワークノード装置のシステム安定性に非常に不利である。
ネットワーク時刻同期を実現するために、本開示の実施形態は時刻同期方法を提供し、該時刻同期方法は、ネットワークノード装置の時刻同期装置によって実行できる。本開示の実施形態における時刻同期方法は、N個の調整サイクルを有し、Nは1より大きい整数である調整段階を含み、例えば、N=10、またはN=20、またはN=30等である。図3は、本開示のいくつかの実施形態に係る時刻同期方法の概略図を示し、図3に示すように、本開示の実施形態における時刻同期方法は、各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、少なくとも物理クロック信号と物理時間偏差Eに基づいて論理時間に変換するステップS110を含む。
いくつかの実施形態において、物理クロック信号は、物理クロック信号生成ユニットによって実行可能で、該物理クロック信号生成ユニットは具体的に、周波数制御ワードおよび基準クロック信号に基づいて物理クロック信号を生成できる。基準クロック信号のクロック周波数が固定である時、異なる周波数制御ワードに対して、物理クロック信号生成ユニットが生成する物理クロック信号の周波数（およびサイクル）も異なる。
本開示の実施形態において、各調整サイクルが生成する物理クロック信号は、いずれもクロック傾きを有し、且つ各前記調整サイクルで生成された物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の調整サイクルの物理クロック信号のクロック傾きの目標値は、徐々に1に近づく。なお、クロック傾きは、物理時間と基準時間との関係曲線の傾きである。物理時間は、物理クロック信号に基づいて生成される時間である。物理時間偏差Eは、N番目の調整サイクルの物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の間差時間差である。基準時間は、他のネットワークノード装置が提供する時間であり、該基準時間は、他のネットワークノード装置の基準クロック信号に基づいて生成される。例えば、ネットワークノード装置がマスタースレーブアーキテクチャ内にある時、基準クロック信号は、即ち、マスタノード装置の物理クロック信号であり、基準時間は、マスタノード装置が基準クロック信号に基づいて生成する論理時間であり、時刻同期装置が所在するネットワークノード装置が準同期アーキテクチャ内にある時、基準時間は、複数の他のネットワークノード装置の論理時間の平均値である。
基準クロック信号のクロック周波数をf、基準クロック信号のクロックサイクルを1/fとすると、1つのクロックサイクルを経過する毎に、基準時間は1/fずつ増加し、基準時間と基準クロック信号のクロックサイクルの個数pとの関係は、ｔ＝ｐ・１／ｆであり、即ち、基準時間tとクロックサイクルの個数pとの関係曲線の傾きが1/fであり、該傾きを正規化処理することにより、基準時間ｔ′＝ｐ・１が得られる。理想の状況では、ネットワークノード装置の物理クロック信号のクロック周波数はfであるが、プロセス誤差、温度ドリフトなどの状況により、物理クロック信号の実際のクロック周波数がf+Δfに達し、物理クロック信号が1つのクロックサイクルを経過する毎に、物理時間が1/(f+Δf)ずつ増加するため、ネットワークノード装置の物理時間は、
Figure 0007493581000013
 となり、基準時間を算出する際に正規化処理（即ち、基準時間を1/fで除算する）が行われるため、物理時間に対して同様に正規化処理を行うことで得られ、正規化後の物理時間を
Figure 0007493581000014
 とし、そのうち、
Figure 0007493581000015
 であり、ｘは、即ち、調整段階の前の初期段階において、物理クロック信号のクロック周波数偏差係数である。これで分かるように、該クロック周波数偏差係数ｘは△fに関係し、且つ|ｘ|＜1である。これで見られるように、理想の状況では、物理クロック信号のクロック周波数は、基準クロック信号のクロック周波数に等しく、物理クロック信号のクロック傾きの値は1である。一方、物理クロック信号のクロック周波数にずれが発生すると、初期時刻において、物理クロック信号のクロック傾きの値は1+ｘである。如何なる修正も行わない状況で、物理時間と基準時間との違いはますます大きくなる。
本開示の実施形態において、N個の調整サイクルの物理クロック信号のクロック傾きは1に徐々に近づき、即ち、物理時間の増加速度は、基準時間の増加速度に徐々に近づき、つまり、物理クロック信号のクロック周波数は、基準クロック信号のクロック周波数に徐々に近づく。Nが大きい値をとると、N番目の調整サイクルの物理クロック信号のクロック傾きは、実質的に1に近くなるが、ここで「実質的に1に近くなる」ことは、実用場面とプロトコルによって設定でき、例えば、1との差が10-8未満であるか、あるいは、1との差が10-10未満である。よって、N個の調整サイクルの後に、N番目の調整サイクルの周波数制御ワードに応じて物理クロック信号を生成し続ける時、物理時間と基準時間との差は徐々に大きくならない。しかし、初期段階の物理クロック信号のクロック傾きと1の間には一定の差があるため、N個の調整サイクルを経過した後、物理クロック信号のクロック傾きは1に等しいが、物理クロック信号に対応する物理時間と基準時間は依然として一定の時間差がある。一方、本開示の実施形態では、各調整サイクルにおいて、論理時間は、物理クロック信号と物理時間偏差Eによって得られるため、N番目の調整段階の終了時に、論理時間と基準時間との間には偏差が存在しなくなるのに有利である。通信ネットワークにおいて、複数のネットワークノード装置がいずれも本開示の実施形態の時刻同期方法を採用する時、異なるネットワークノード装置の論理時間をより精確にでき、ひいては異なるネットワークノード装置間の時刻を同期させることができる。
なお、物理時間偏差Eは、調整段階の前に予め取得できる。各調整サイクルにおいて、論理時間は、物理クロック信号と物理時間偏差Eに基づいて得られ、これで論理時間に逆流が出現することを防ぐことができる。
いくつかの実施形態において、物理クロック信号は、時間平均周波数（Time Average Frequency，TAF）に基づいて生成されてもよく、図4は、本開示のいくつかの実施形態に係る時間平均周波数の原理概略図を示す。時間平均周波数技術に基づいて、2つの異なるサイクル（それぞれ第1サイクルTAと第2サイクルTB）のクロック信号を用いて、必要な物理クロック信号を合成することができ、図4に示すように、基準時間単位Δと周波数制御ワードF＝I+rに対して、第1サイクルTAと第2サイクルTB の2種類の時間サイクルを得ることができる。ここで、基準クロック信号は、K（Kは1より大きい整数）個の位相均一間隔の基準パルスと、任意の2つの隣接する基準パルス間の時間幅（例えば、位相差）とを含む。第1サイクルTAと第2サイクルTBは、それぞれ以下の式（1）および式（2）で表すことができる。ここで、Iは、周波数制御ワードFの整数部分であり、rは、周波数制御ワードFの小数部分である。
Figure 0007493581000016
 第1サイクルTAと第2サイクルTBとを用いて、インターリーブ方式により、2つの異なるサイクル（異なる周波数）を含む物理クロック信号を生成することができる。生成される物理クロック信号の平均サイクルはTTAF であり、平均周波数fTAFは、以下の式（3）に示す。
Figure 0007493581000017
 ここで、f0は、基準パルスの周波数である。周波数制御ワードFを変更することで、生成される物理クロック信号のクロック周波数fTAFは、2サイクル後に周波数の切り替えを完了できる。
図5は、本開示のいくつかの実施形態に係る時刻同期方法の別の概略図を示し、図5に示すように、いくつかの実施形態において、時刻同期方法は、調整段階の前に行うステップS101～ステップS103をさらに含む。
ステップS101は、各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定する。
いくつかの実施形態において、初期段階における物理クロック信号のクロック周波数の偏差係数ｘに基づいて、各調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定する。そのうち、クロック周波数偏差係数ｘは、試験の方式で予め取得できる。
例えば、xは0.1であり、初期段階の物理クロック信号のクロック傾きは1+0.1=1.1である。1番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値は1+0.09=1.09である。2番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値は1+0.08=1.08であり、3番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値は1+0.07=1.07であり、以下類推する。
いくつかの実施形態において、1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ１の標値は、以下の式（4）によって決定される。
Figure 0007493581000018
 ここで、ｘは、予め取得された初期段階の物理クロック信号のクロック周波数偏差係数であり、Ｓ０は、前記初期段階において、初期の周波数制御ワードに基づいて生成される物理クロック信号のクロック傾きの値であり、Ｓ０＝１＋ｘである。
2番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値が
Figure 0007493581000019
 であり、3番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値が
Figure 0007493581000020
 であり、以下類推し、n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓｎは、以下の式（5）によって決定される。
Figure 0007493581000021
 ここで、Ｓｎ－１は、n-1番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値であり、nは、整数であり、且つ1＜n≦N、である。
ｘ＜1であり、
Figure 0007493581000022
 が0に近いため、最後の調整サイクルにおける物理クロック信号のクロック傾きの目標値SNは1に近い。そして、Nの値が大きいほど、SNと1間の差が小さい。1つの具体例では、Nは10～15に設定される。例えば、N=10である。
ステップS102では、各調整サイクルに対して、調整サイクルにおける物理クロック信号のクロック傾きの目標値と、調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差値と、に基づいて、調整サイクルに対応する周波数制御ワードを決定する。
例えば、各調整サイクルに対して、調整サイクルにおける物理クロック信号のクロック傾きの目標値と、調整サイクルにおける初期時刻の初期時刻および終了時刻にそれぞれ対応する基準時間の差と、に基づいて、調整サイクルの初期時刻および終了時刻にそれぞれ対応する物理時間の差を決定し、調整サイクルの初期時刻および終了時刻にそれぞれ対応する物理時間の差に基づいて、調整サイクルにおける物理クロック信号の周波数の目標値を決定し、さらに、物理クロック信号の周波数の目標値に基づいて、周波数制御ワードを決定する。なお、物理クロック信号の周波数の目標値が決定された後、物理クロック信号の周波数と周波数制御ワードとの関係（上記式（3）を参照）に基づいて、周波数制御ワードを決定することが理解できる。
ステップS103では、物理時間偏差を決定する。
N番目の調整サイクルの終了時刻において、基準時間
Figure 0007493581000023
 Mは、調整サイクルにおける物理クロック信号のクロックサイクルの個数であり、即ち、物理クロック信号のクロックサイクルの総数がM個増加する毎に、1つの調整サイクルが経過したことを示す。例えば、M=1000，△ｔは、標準クロックサイクルである。標準クロックサイクルとは、物理クロック信号が周波数ドリフトを発生していない場合のクロックサイクルであり、即ち、基準クロック信号のクロックサイクルを指している。物理クロック信号に基づいて生成される物理時間
Figure 0007493581000024
 は、以下の式（6）によって計算される。
Figure 0007493581000025
いくつかの実施形態において、物理時間偏差Eは、以下の式（7）によって計算される。
Figure 0007493581000026
他の実施形態において、物理時間偏差Eは、以下の式（8）によって計算される。
Figure 0007493581000027
 式（7）と比較して、式（8）の計算過程はより簡単であり、物理時間偏差Eを計算する効率を向上させることができる。
なお、式（8）は、上記式（7）を簡略化処理して得られたものであり、2つの式の計算規則は異なるが、計算結果は実質的に一致している。以下では、式（7）の簡略化処理手順を紹介する。
Figure 0007493581000028
 と定義する場合、
Figure 0007493581000029
 である。
Figure 0007493581000030
 ことが既知され、
Figure 0007493581000031
 と定義する場合、
Figure 0007493581000032
 が得られ、さらに、
Figure 0007493581000033
 が得られる。よって、
Figure 0007493581000034
 が得られる。
図6は、本開示のいくつかの実施形態に係る各調整サイクルの論理時間の変換の方法の概略図を示し、図6に示すように、各調整サイクルにおいて、少なくとも物理クロック信号と物理時間偏差Eに基づいて論理時間に変換するステップは、ステップS111とステップS112を含む。
ステップS111では、第1論理クロックサイクル
Figure 0007493581000035
 を決定し、該第1論理クロックサイクル
Figure 0007493581000036
 は、以下の式（9）によって決定される。
Figure 0007493581000037
ここで、Nは、同期サイクルの総数であり、△ｔは、標準クロックサイクルである。
ステップS112では、物理クロック信号と第1論理クロックサイクルに基づいて論理時間に変換する。
例えば、現在生成する物理クロック信号のクロックサイクルの総数が1つ増加する毎に、現在の論理時間に加えて
Figure 0007493581000038
 増加する。
図7は、本開示のいくつかの実施形態に係る時刻同期方法の別の概略図を示し、図7に示すように、該時刻同期方法は、上記ステップS110のほか、ステップS120をさらに含む。調整段階の後の継続段階において、N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、前記継続段階の物理クロック信号と、標準クロックサイクル△ｔ等しい第2論理クロックサイクルと、に基づいて論理時間に変換する。
例えば、物理クロック信号の有効エッジ（例えば、立ち上がりエッジ）が1つ増加する毎に、それぞれ現在の論理時間に基づいて第2論理クロックサイクルを増加する。
本開示の実施形態は、時刻同期装置をさらに提供し、該時刻同期装置は、ネットワークノード装置に用いられるとともに、本開示の上記実施形態で提供する時刻同期方法を実行することに用いられる。図8は、本開示のいくつかの実施形態に係る時刻同期装置の概略ブロック図を示す。図8に示すように、時刻同期装置は、物理クロック信号生成ユニット10および論理時間変換ユニット20を含む。
物理クロック信号生成ユニット10は、N個の調整サイクルを有し、Nは1より大きい整数である調整段階の各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、各調整サイクルが生成する物理クロック信号はいずれもクロック傾きを有し、N個の調整サイクルの物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、クロック傾きは、物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであるように配置される。
いくつかの実施形態において、物理クロック信号生成ユニット10は、周波数制御ワードFと基準クロック信号に基づいて、物理クロック信号を生成するように配置される。基準クロック信号は具体的に、K個の等間隔の基準パルスを含むことができ、隣接する2つの基準パルス間の時間幅（例えば、位相差）が基準時間単位である。基準クロック信号のパルス周波数が固定の状況で、周波数制御ワードが変化すると、物理クロック信号生成ユニット10が生成する物理クロック信号の周波数（及びサイクル）も相応に変化する。
図9は、本開示のいくつかの実施形態に係る時刻同期装置の別の概略ブロック図を示す。図9に示すように、いくつかの実施形態において、時刻同期装置は、K ( Kは1より大きい整数) 個の位相等間隔のパルスを有する基準クロック信号を生成するように配置された基準クロック信号生成ユニット30をさらに含むことができる。基準クロック信号生成ユニット30は、自励発振器であってもよい。
上述したように、物理クロック信号の生成は、時間平均周波数（Time Average Frequency，TAF）に基づいて生成でき、いくつかの実施形態において、物理クロック信号生成ユニット10は、時間平均周波数直接サイクル合成（Time Average Frequency-Direct Period Synthesis，TAF-DPS）回路アーキテクチャに基づく時間平均周波数ダイレクトサイクル合成器を採用する。図10は、本開示のいくつかの実施形態に係る時間平均周波数ダイレクトサイクル合成器の回路図を示す。図10に示すように、時間平均周波数ダイレクトサイクル合成器100は、第1入力モジュール、第2入力モジュール1030、出力モジュール1040を含むことができる。
例えば、図10に示すように、第1入力モジュールは、第1論理制御回路1010と第2論理制御回路1020を含む。第1論理制御回路1010は、第1加算器1011、第1レジスタ1012、第2レジスタ1013を含む。第2論理制御回路1020は、第2加算器1021、第3レジスタ1022、第4レジスタ1023を含むことができる。
第2入力モジュール1030は、第1K→1マルチプレクサ1031、第2K→1マルチプレクサ1032、2→1マルチプレクサ1033を含む。第1K→1マルチプレクサ1031と第2K→1マルチプレクサ1032はいずれも、複数の入力端、制御入力端、出力端を含む。第1K→1マルチプレクサ1031と第2K→1マルチプレクサ1032の複数の入力端は、それぞれ基準クロック信号生成ユニット30が出力するK個の位相等間隔のパルスを受信することに用いられる。2→1マルチプレクサ1033は、制御入力端、出力端、第1K→1マルチプレクサ1031の出力を受信するための第1入力端、第2K→1マルチプレクサ1032の出力を受信するための第2入力端を含む。例えば、K個の位相等間隔のパルスにおける任意の2つの隣接するパルス間の時間幅（例えば、位相差）は、基準時間単位Δであってもよい。
例えば、図10に示すように、出力モジュール1040は、パルス列を生成するためのトリガ回路を含む。トリガ回路は、Dトリガ1041、第1インバータ1042、第2インバータ1043を含む。Dトリガ1041は、データ入力端と、2→1マルチプレクサ1033の出力端からの出力を受信するためのクロック入力端と、第1クロック信号CLK1を出力するための出力端と、を含む。第1インバータ1042は、第1クロック信号CLK1を受信するための入力端と、Dトリガ1041のデータ入力端に信号を出力するための出力端と、を含む。第2インバータ1043は、第1クロック信号CLK1を受信するための入力端と、第2クロック信号CLK2を出力するための出力端と、を含む。
第1クロック信号CLK1は、2→1マルチプレクサ1033の制御入力端に出力され、第1インバータ1042の出力端がDトリガ1041のデータ入力端に接続される。
例えば、第1加算器1011は、周波数制御ワードFと第1レジスタ1012に格納された最高有効位（most significant bits）を加算した後、第2クロック信号CLK2の立ち上がりエッジの時に加算結果を第1レジスタ1012に保存できる。又は、第1加算器1011は、周波数制御ワードFと第1レジスタ1012に格納された全ての情報を加算した後、第2クロック信号CLK2の立ち上がりエッジの時に加算結果を第1レジスタ1012に保存できる。次の第2クロック信号CLK2の立ち上がりエッジの時に、第1レジスタ1012に格納された最高有効位が第2レジスタ1013に格納されるとともに、第1K→1マルチプレクサ1031の選択信号とし、K個のパルスから1個のパルスを選択して第1K→1マルチプレクサ1031の出力信号とする。
例えば、第2加算器1021は、周波数制御ワードF/2と第1レジスタ1012に格納された最高有効位を加算した後、第2クロック信号CLK2の立ち上がりエッジの時に加算結果を第3レジスタ1022に保存できる。次の第1クロック信号CLK1の立ち上がりエッジの時に、第3レジスタ1022に格納された情報が第4レジスタ1023に格納されるとともに、第2K→1マルチプレクサ1023の選択信号とし、K個のパルスから1個のパルスを選択して第2K→1マルチプレクサ1023の出力信号とする。
2→1マルチプレクサ1033は、第1クロック信号CLK1の立ち上がりエッジの時に、第1K→1マルチプレクサ1031からの出力信号と、第2K→1マルチプレクサ1032からの出力信号とのうちの1個を選択して2→1マルチプレクサ1033の出力信号とすることで、Dトリガ1041の入力クロック信号とすることが可能である。
例えば、Dトリガ1041の出力端と第2インバータ1043の出力端のいずれか一方を時間平均周波数ダイレクトサイクル合成器100の出力としてもよい。
例えば、第2レジスタ1013から出力される選択信号は、時間平均周波数ダイレクトサイクル合成器100が生成した合成されたクロック信号の立ち下がりエッジを選択するために用いられてもよく、第4レジスタ1023から出力される選択信号は、時間平均周波数ダイレクトサイクル合成器100が生成した合成されたクロック信号の立ち上がりエッジを選択するために用いられてもよく、第1レジスタ1012から第1加算器1011にフィードバックされる信号は、時間平均周波数ダイレクトサイクル合成器100が生成した合成されたクロックサイクルの切り替えを制御するために使用されてもよい。
いくつかの実施形態において、論理時間変換ユニット20は、各調整サイクルにおいて、少なくとも受信された物理クロック信号と、N番目の調整サイクルの物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である物理時間偏差Eと、に基づいて論理時間に変換するように配置される。
いくつかの実施形態において、論理時間変換ユニット20は具体的に、各調整サイクルにおいて、第1論理クロックサイクル
Figure 0007493581000039
 を決定し、物理クロック信号と第1論理クロックサイクルに基づいて論理時間に変換するように配置され、そのうち、第1論理クロックサイクル
Figure 0007493581000040
 は、
Figure 0007493581000041
 を満たす。ここで、△ｔは、標準クロックサイクルである。例えば、調整段階において、論理時間変換ユニット20は、物理クロック信号の1個の有効エッジを受信する毎に、現在の論理時間に加えて第1論理クロックサイクルを増加する。
いくつかの実施形態において、物理クロック信号生成ユニット10は、調整段階の後の継続段階において、N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するようにさらに配置される。論理時間変換ユニット20、継続段階において、継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクル変換と、に基づいて論理時間に変換するようにさらに配置される。例えば、継続段階において、論理時間変換ユニット20は、物理クロック信号の1個の有効エッジを受信する毎に、現在の論理時間に加えて第2論理クロックサイクルを増加する。
図11は、本開示のいくつかの実施形態に係る時刻同期装置の別の概略ブロック図を示す。図11に示すように、いくつかの実施形態において、時刻同期装置は、制御ワード決定ユニット40をさらに含む。制御ワード決定ユニット40は、調整段階の前に、各調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定し、調整サイクルにおける物理クロック信号のクロック傾きの目標値と、調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差と、に基づいて調整サイクルに対応する周波数制御ワードを決定するように配置される。
いくつかの実施形態において、1番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ１は、
Figure 0007493581000042
 を満たし、ここで、ｘは、予め取得された初期段階の物理クロック信号のクロック周波数偏差係数であり、Ｓ０は、初期段階において、初期の周波数制御ワードに基づいて生成される物理クロック信号のクロック傾きの値であり、
Figure 0007493581000043
 である。2番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値は、
Figure 0007493581000044
 である。3番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値は、
Figure 0007493581000045
 である。n番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓｎは、
Figure 0007493581000046
 を満たす。ここで、Ｓｎ－１は、n-1番目の調整サイクルにおける物理クロック信号のクロック傾きの目標値であり、nは、整数であり、且つ1＜n≦Nである。
ｘ＜1であり、
Figure 0007493581000047
 が0に近いため、最後の調整サイクルにおける物理クロック信号のクロック傾きの目標値SNは1に近い。そして、Nの値が大きいほど、SNと1間の差が小さい。1つの具体例では、Nは10～15に設定される。例えば、N=10である。
図11に示すように、時刻同期装置は、調整段階の前に、物理時間偏差Eを上記式（7）によって決定するように配置された第1時間偏差決定ユニット50をさらに含む。
図12は、本開示のいくつかの実施形態に係る時刻同期装置の別の概略ブロック図を示す。図12に示すように、時刻同期装置は、上記物理クロック信号生成ユニット10、論理時間変換ユニット20、制御ワード決定ユニット40を含み、調整段階の前に、物理時間偏差Eを上記式（8）によって決定するように配置された第2時間偏差決定ユニット50をさらに含む。
本開示の実施形態は、本開示の実施形態で提供する上記時刻同期装置を有するネットワークノード装置をさらに提供する。
本開示の実施形態のネットワークノード装置は、上述した時刻同期方法により精確な論理時間が生成され、さらに、複数のネットワークノード装置の時刻同期性を向上させる。
本開示では、異なる状況におけるネットワーク時刻同期効果もシミュレーションしている。そのうち、ネットワークには、10個の自由に動作するネットワークノード装置が設置されており、シミュレーションにおける関連パラメータは、標準クロックサイクル
Figure 0007493581000048
 であり、ｔ０は、所定時間単位であり、例えば、該所定時間単位は1秒、又は1ミリ秒である。各調整サイクルにおける物理クロック信号のクロックサイクルの個数M=1000であり、10個のネットワークノード装置のクロック周波数偏差係数はそれぞれ、±0.1，±0.08，±0.06，±0.04，±0.02である、各ネットワークノード装置のクロック周波数偏差係数は、ネットワークノードの物理クロック信号生成ユニット10の温度ドリフト、老化ドリフトの程度を指す。各ネットワークノード装置は、いずれも平均値が分布する対応するランダムノイズを有し、実際の環境変化、伝送遅延などのシミュレーションに用いられ、ランダムノイズは、
Figure 0007493581000049
 で表される。
第1の状況において、ネットワーク内の10個のネットワークノード装置は時刻同期されていない。図13は、ネットワークにおける10個のネットワークノード装置が時刻同期を行っていない場合の時間シフト曲線を示す。図13において、横軸は実時間（単位は上記所定時間単位）を示し、縦軸は論理時間と基準時間の時間差（単位は上記所定時間単位）を示し、10本の曲線はそれぞれ10個のネットワークノードの時間シフト曲線を表す。図13から見られるように、初期時刻において、各ネットワークノード装置の論理時間が同じであり、時間が経つにつれて、異なるネットワークノード装置の論理時間と基準時間との間に異なる時間差が生じることにより、異なるネットワークノード装置の論理時間が同期しない。図14は、時刻同期を行っていない場合のネットワーク時間の同期誤差曲線を示す。そのうち、縦軸はネットワーク時間の同期誤差を示し、ネットワーク時間の同期誤差は、ネットワーク内の2つのネットワークノード装置毎の論理時刻の差分のうち最大の差分であり、横軸は実時刻を示す。同期誤差が大きいほど、ネットワーク時間の同期効果が悪いことを示す。図14から見られるように、時間が経つにつれて、ネットワーク時間の同期誤差は徐々に増加する。
第2の状況において、各ネットワークノード装置は、比較例における時刻同期方法を用いて時刻を同期し、比較例における時刻同期方法は、一定の間隔毎に、10個のネットワークノード装置に対して1回の時刻同期を行い、時刻同期を行う度に、各ネットワークノード装置の現在の論理時間を現在の基準時間に直接修正するものである。図15は、比較例における時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す図である。図16は、比較例における時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。図15と図16から見られるように、比較例における時刻同期方法により、ネットワーク時間の同期誤差を一定の範囲に制御することができるが、1回の時刻同期を経て、各ネットワークノード装置の論理時間に再び差が生じる。また、ネットワークノード装置の論理時間を基準時間に直接修正する場合、ネットワークノード装置の論理時間に負のステップが発生する可能性があり、例えば、あるネットワークノード装置の論理時間は00:43（即ち、0分43秒）であり、基準時間は00:42であり、論理時間を00:42に修正すると、時間フローから見て、該ネットワークノード装置に時間逆流が発生し、これはネットワークノード装置のシステム安定性に非常に不利である。
第3の状況において、各ネットワークノード装置は、もう1つの比較例における時刻同期方法を用いて時刻を同期し、もう1つの比較例における時刻同期方法は、調整段階の各調整サイクルにおいて、各ネットワークノード装置の物理クロック信号の周波数を調整することで、任意の1つのネットワークノード装置にとって、1番目の調整サイクルからN番目の調整サイクルにかけて、物理クロック信号のクロック傾きは徐々に1に近づき、論理時間は物理クロック信号に基づいて変換される。図17は、他の比較例における時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す。図18は、他の比較例における時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。図17と図18から見られるように、複数の調整サイクルが経過した後、各ネットワークノード装置の論理時間と基準時間との偏差は安定しており、ネットワーク時間の同期誤差は安定した偏差値に保持される。
第4の状況において、各ネットワークノード装置は、図7に示す時刻同期方法を用いて時刻を同期し、図19は、図7に示す時刻同期方法により時刻同期を行う場合の各ネットワークノード装置の時間シフト曲線を示す。図20は、図7に示す時刻同期方法により時刻同期を行う場合のネットワーク時刻の同期誤差曲線を示す。そのうち、調整段階は、10個の調整サイクルを含み、横軸の時間が10の時、1番目の調整サイクルに入り、横軸の時間が110の時、10番目の調整サイクルが終了する。図19と図20から見られるように、本開示の実施形態の時刻同期方法を用いて、各ネットワークノード装置の論理時間は、10番目の調整サイクルの後に基準時間と実質的に一致するようにすることができる。ネットワーク全体の同期誤差は実質的に0であり、ランダムノイズのみの影響を受ける。
本開示の実施形態では、複数の調整サイクルが経過した後、ネットワークノード装置で変換された論理時間がより精確であり、ネットワークにおける各ネットワークノード装置の時刻同期性がより高くなり、ネットワークの安全性及び信頼性が十分に保証される。
なお、以上の実施形態は、本開示の原理を説明するために採用した例示的な実施形態に過ぎず、本発明はこれに限定されるものではないことを理解されたい。当業者にとって、本開示の精神と実質的な状況を逸脱しない範囲で種々の変形と改良が可能であり、これらの変形および改良も本開示の保護範囲とみなされる。
１ ネットワークノード装置
１ａ マスタード装置
１ｂ スレーブノード装置
１０ 物理クロック生成ユニット
２０ 論理時間交換ユニット
３０ 基準クロック信号生成ユニット

Claims (14)

  1. N個の調整サイクルを有し、Nは1より大きい整数である調整段階と、
    各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、少なくとも前記物理クロック信号と物理時間偏差に基づいて論理時間に変換するステップと、を含む時刻同期方法であって、
    各前記調整サイクルで生成された物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであり、前記物理時間偏差は、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差であり、
    前記調整段階の前に行う、
    各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定するステップと、
    各前記調整サイクルに対して、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差分と、に基づいて、前記調整サイクルに対応する周波数制御ワードを決定するステップと、
    をさらに含み、
    1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ １ は、以下の式によって決定され、
    ここで、ｘは、予め取得された初期段階の物理クロック信号のクロック周波数偏差係数であり、Ｓ ０ は、前記初期段階において、初期の周波数制御ワードに基づいて生成される物理クロック信号のクロック傾きの値であり、Ｓ ０ ＝１＋ｘであり、
    n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ ｎ は、以下の式によって決定され、
    ここで、Ｓ ｎ－１ は、n-1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値であり、nは、整数であり、且つ1＜n≦N、である、
    時刻同期方法。
  2. 前記調整段階の前に、以下の式によって前記物理時間偏差を決定することをさらに含む時刻同期方法であって、
    ここで、Eは、前記物理時間偏差であり、△ｔは、標準クロックサイクルであり、Ｍは、単一の前記調整サイクルにおける物理クロック信号のクロックサイクルの個数である、
    請求項１に記載の時刻同期方法。
  3. 前記調整段階の前に、以下の式によって前記物理時間偏差を決定することをさらに含む時刻同期方法であって、
    ここで、Eは、前記物理時間偏差であり、△ｔは、標準クロックサイクルであり、Ｍは、単一の前記調整サイクルにおける物理クロック信号のクロックサイクルの個数である、請求項2に記載の時刻同期方法。
  4. 少なくとも前記物理クロック信号と物理時間偏差に基づいて論理時間に変換する前記ステップは、
    第1論理クロックサイクル
    を以下の式によって決定するステップと、
    ここで、△ｔは、標準クロックサイクルであり、Eは、前記物理時間偏差であり、
    前記物理クロック信号および前記第1論理クロックサイクルに基づいて論理時間に変換するステップと、を含む、
    請求項1～３のいずれか1項に記載の時刻同期方法。
  5. 前記調整段階の後の継続段階で行う、
    N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するステップと、
    前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するステップと、をさらに含む、
    請求項1～３のいずれか1項に記載の時刻同期方法。
  6. 少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成する前記ステップは、
    基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するステップを含む、
    請求項1～３のいずれか1項に記載の時刻同期方法。
  7. N個の調整サイクルを有し、Nは1より大きい整数である調整段階の各調整サイクルにおいて、少なくとも予め取得された該調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成し、各前記調整サイクルが生成する物理クロック信号のクロック傾きは、それぞれに対応する目標値に達し、N個の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値は、徐々に1に近づき、前記クロック傾きは、前記物理クロック信号に基づいて生成される物理時間と基準時間との関係曲線の傾きであるように配置される物理クロック信号生成ユニットと、
    各前記調整サイクルにおいて、少なくとも受信された物理クロック信号と、N番目の調整サイクルにおける物理クロック信号の、N番目の調整サイクルの終了時刻に対応する物理時間と基準時間との間の時間差である物理時間偏差と、に基づいて論理時間に変換するように配置される論理時間変換ユニットと、を含み、
    前記調整段階の前に、各前記調整サイクルにおける物理クロック信号のクロック傾きの目標値を決定し、前記調整サイクルにおける物理クロック信号のクロック傾きの目標値と、前記調整サイクルの初期時刻および終了時刻にそれぞれ対応する基準時間の差と、に基づいて前記調整サイクルに対応する周波数制御ワードを決定するように配置される制御ワード決定ユニットをさらに含み、
    1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ １ は、以下の式によって決定され、
    ここで、ｘは、予め取得された初期段階の物理クロック信号のクロック周波数偏差係数であり、Ｓ ０ は、前記初期段階において、初期の周波数制御ワードに基づいて生成される物理クロック信号のクロック傾きの値であり、Ｓ ０ ＝１＋ｘであり、
    n番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値Ｓ ｎ は、以下の式によって決定され、
    ここで、Ｓ ｎ－１ は、n-1番目の前記調整サイクルにおける物理クロック信号のクロック傾きの目標値であり、nは、整数であり、且つ1＜n≦Nである、
    時刻同期装置。
  8. 前記調整段階の前に、前記物理時間偏差を以下の式によって決定するように配置された第1時間偏差決定ユニットをさらに含む時刻同期装置であって、
    ここで、Eは、前記物理時間偏差であり、△ｔは、標準クロックサイクルであり、Ｍは、単一の前記調整サイクルにおける物理クロック信号のクロックサイクルの個数である、
    請求項７に記載の時刻同期装置。
  9. 前記調整段階の前に、前記物理時間偏差を以下の式によって決定するように配置された第2時間偏差決定ユニットをさらに含む時刻同期装置であって、
    ここで、Eは、前記物理時間偏差であり、△ｔは、標準クロックサイクルであり、Ｍは、単一の前記調整サイクルにおける物理クロック信号の標準クロックサイクルの個数である、
    請求項７に記載の時刻同期装置。
  10. 前記論理時間変換ユニットは具体的に、各前記調整サイクルにおいて、第1論理クロックサイクル
    を以下の式によって決定し、前記物理クロック信号と前記第1論理クロックサイクルに基づいて論理時間に変換するように配置され、
    ここで、△ｔは、標準クロックサイクルであり、Eは、前記物理時間偏差である、
    請求項７～９のいずれか1項に記載の時刻同期装置。
  11. 前記物理クロック信号生成ユニットは、前記調整段階の後の継続段階において、N番目の調整サイクルに対応する周波数制御ワードに基づいて物理クロック信号を生成するようにさらに配置され、
    前記論理時間変換ユニットは、前記継続段階において、前記継続段階の物理クロック信号と、標準クロックサイクルに等しい第2論理クロックサイクルと、に基づいて論理時間に変換するようにさらに配置される、
    請求項７～９のいずれか1項に記載の時刻同期装置。
  12. 前記物理クロック信号生成ユニットは具体的に、基準クロック信号と、前記調整サイクルに対応する周波数制御ワードと、に基づいて、物理クロック信号を生成するようにさらに配置される、
    請求項７～９のいずれか1項に記載の時刻同期装置。
  13. 前記物理クロック信号生成ユニットは、時間平均周波数ダイレクトサイクル合成器を有する、請求項１２に記載の時刻同期装置。
  14. 請求項７～１３のいずれか1項に記載の時刻同期装置を有するネットワークノード装置。
JP2022504311A 2020-01-19 2020-01-19 時刻同期方法及び装置、ネットワークノード機器 Active JP7493581B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/072979 WO2021142828A1 (zh) 2020-01-19 2020-01-19 时间同步方法及装置、网络节点设备

Publications (2)

Publication Number Publication Date
JP2023519041A JP2023519041A (ja) 2023-05-10
JP7493581B2 true JP7493581B2 (ja) 2024-05-31

Family

ID=76863321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504311A Active JP7493581B2 (ja) 2020-01-19 2020-01-19 時刻同期方法及び装置、ネットワークノード機器

Country Status (5)

Country Link
US (1) US11799578B2 (ja)
EP (1) EP4093101A4 (ja)
JP (1) JP7493581B2 (ja)
CN (1) CN113498623B (ja)
WO (1) WO2021142828A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446962B (zh) * 2020-04-03 2023-12-12 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
CN114095166A (zh) * 2021-11-23 2022-02-25 北京京东方技术开发有限公司 生成节点临时身份标识的方法、节点及系统
CN115276617B (zh) * 2022-06-21 2023-05-09 上海芯问科技有限公司 时钟偏差调制电路、接口系统及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004914A (ja) 2010-06-17 2012-01-05 Fujitsu Ltd タイミング同期装置、タイミング同期方法
US20140320305A1 (en) 2011-11-22 2014-10-30 Aclara Technologies Llc Metrology timekeeping systems and methods
CN105553598A (zh) 2016-01-10 2016-05-04 北京航空航天大学 一种基于m估计稳健回归的时间触发以太网时钟补偿方法
US20190052276A1 (en) 2017-08-09 2019-02-14 Boe Technology Group Co., Ltd. Frequency compensator, electronic device and frequency compensation method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101883420B (zh) 2010-06-25 2012-12-12 中国科学院软件研究所 一种无线传感器网络时间同步方法
CN102752843B (zh) * 2012-06-20 2016-04-13 中国科学院信息工程研究所 一种时间同步方法
US9516595B2 (en) * 2013-03-27 2016-12-06 Qualcomm Incorporated Systems and methods for synchronization within a neighborhood aware network
US9178637B2 (en) * 2013-12-09 2015-11-03 Khalifa University of Science, Technology, and Research Method and devices for synchronization using linear programming
US9740235B1 (en) * 2015-03-05 2017-08-22 Liming Xiu Circuits and methods of TAF-DPS based interface adapter for heterogeneously clocked Network-on-Chip system
US10025344B2 (en) * 2015-04-21 2018-07-17 The United States Of America As Represented By The Administrator Of Nasa Self-stabilizing distributed symmetric-fault tolerant synchronization protocol
US10503534B1 (en) * 2016-09-09 2019-12-10 Hewlett-Packard Development Company, L.P. Adaptive clock scaling to optimize time-based operations within virtualized guest operating systems
CN107300688B (zh) 2017-06-01 2019-07-19 中国电子科技集团公司第二十八研究所 一种多点定位系统中的时钟频率标校方法
CN110581743B (zh) 2018-06-11 2021-01-22 京东方科技集团股份有限公司 电子设备、时间同步系统及时间同步方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004914A (ja) 2010-06-17 2012-01-05 Fujitsu Ltd タイミング同期装置、タイミング同期方法
US20140320305A1 (en) 2011-11-22 2014-10-30 Aclara Technologies Llc Metrology timekeeping systems and methods
CN105553598A (zh) 2016-01-10 2016-05-04 北京航空航天大学 一种基于m估计稳健回归的时间触发以太网时钟补偿方法
US20190052276A1 (en) 2017-08-09 2019-02-14 Boe Technology Group Co., Ltd. Frequency compensator, electronic device and frequency compensation method

Also Published As

Publication number Publication date
US20220311529A1 (en) 2022-09-29
JP2023519041A (ja) 2023-05-10
US11799578B2 (en) 2023-10-24
EP4093101A1 (en) 2022-11-23
CN113498623A (zh) 2021-10-12
EP4093101A4 (en) 2023-01-18
CN113498623B (zh) 2023-06-20
WO2021142828A1 (zh) 2021-07-22

Similar Documents

Publication Publication Date Title
JP7493581B2 (ja) 時刻同期方法及び装置、ネットワークノード機器
US20140169792A1 (en) Apparatus and method for enabling a passive optical network on supporting time synchronization
EP2512048A2 (en) System and method to overcome wander accumulation to achieve precision clock distribution over large networks
TWI642277B (zh) 分頻時鐘校準
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
JP2014238357A (ja) 受信装置、時刻差算出方法、およびプログラム
JP2013083450A (ja) 時刻制御装置、時刻制御方法、およびプログラム
TW484291B (en) Wireless network with user clock synchronization
JP2007529163A (ja) ネットワーク・ノード
CN107800529B (zh) 一种网络节点的时钟频率同步方法
JP2002368605A (ja) 並列信号自動位相調整回路
US7590212B2 (en) System and method for adjusting the phase of a frequency-locked clock
WO2008103170A1 (en) Assisted wall-clock
TWI658700B (zh) 積體電路、多通道傳輸裝置及其信號傳輸方法
CN110375596B (zh) 一种面向协同制导仿真系统的时间一致性控制方法
US9442511B2 (en) Method and a device for maintaining a synchronized local timer using a periodic signal
CN107800429B (zh) 一种具有外触发同步功能的信号发生器及信号产生方法
CN114520703A (zh) 用于工业网络设备间时间同步的时钟漂移补偿方法及电路
Depari et al. Evaluation of timing characteristics of industrial ethernet networks synchronized by means of IEEE 1588
US20230094645A1 (en) Linear prediction to suppress spurs in a digital phase-locked loop
Qiu et al. Research on Improvement of Time Synchronization Protocol in Telemetry Network System (TmNS)
WO2022115650A1 (en) Low jitter clock multiplier circuit and method with arbitary frequency acquisition
CN113973277A (zh) 一种电力物联网无线传感器时间同步系统及方法
Heinz et al. A FlexRay parameter calculation methodology based on the electric/electronic architecture of vehicles
JP2024011842A (ja) 情報通信システム及び情報通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240521

R150 Certificate of patent or registration of utility model

Ref document number: 7493581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150