JP2013083450A - 時刻制御装置、時刻制御方法、およびプログラム - Google Patents

時刻制御装置、時刻制御方法、およびプログラム Download PDF

Info

Publication number
JP2013083450A
JP2013083450A JP2011221470A JP2011221470A JP2013083450A JP 2013083450 A JP2013083450 A JP 2013083450A JP 2011221470 A JP2011221470 A JP 2011221470A JP 2011221470 A JP2011221470 A JP 2011221470A JP 2013083450 A JP2013083450 A JP 2013083450A
Authority
JP
Japan
Prior art keywords
feedback control
time
control value
value
calculated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2011221470A
Other languages
English (en)
Inventor
Toshihiko Hamamatsu
俊彦 浜松
Ikuo Someya
郁男 染谷
Toshiaki Kojima
俊明 児島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011221470A priority Critical patent/JP2013083450A/ja
Priority to CN201280047854.4A priority patent/CN103842917A/zh
Priority to PCT/JP2012/074833 priority patent/WO2013051446A1/ja
Priority to US14/348,852 priority patent/US20140241381A1/en
Priority to EP12838784.2A priority patent/EP2749968A1/en
Publication of JP2013083450A publication Critical patent/JP2013083450A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

【課題】ネットワーク上のマスタ機器との間で時刻情報を高精度に同期させる。
【解決手段】本開示の一側面である時刻制御装置は、マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出部と、算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理部と、生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成部と、算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整部とを備える。本開示は、例えば、PTPスレーブに適用できる。
【選択図】図３

Description

本開示は、時刻制御装置、時刻制御方法、およびプログラムに関し、特に、ネットワーク上に存在するマスタ機器との間で時刻情報を高い精度で同期させる場合に用いて好適な時刻制御装置、時刻制御方法、およびプログラムに関する。
従来、ネットワークを介して接続されている装置間でそれぞれの時刻情報を同期させる仕組みが存在し、その代表的なものとしてIEEE1588PTP(precision time protocol)が知られている（例えば、特許文献１参照）。
IEEE1588PTPによれば、ネットワークを介して接続されているマスタ機器（以下、PTPマスタと称する）とスレーブ機器（以下、PTPスレーブと称する）との間でPTPメッセージを通信することにより、PTPマスタの時刻情報Ｔ１に対して、PTPスレーブの時刻情報Ｔ２をsubμsecの高精度で同期させることができる。具体的には、PTPマスタ内部の発振周波数Ｆ１にPTPスレーブ内部の発振周波数Ｆ２を同期させ、その後、時刻情報Ｔ１に時刻情報Ｔ２を同期させることができる。
図１は、IEEE1588PTPを利用した従来の高精度時刻同期処理の概要を示している。
PTPマスタは、発振周波数Ｆ１に基づく所定の周期Δｍで、送信時刻Ｔ１iを示すタイムスタンプを含むPTPメッセージとしてのSyncメッセージを、ネットワーク上に送信するようになされている。一方、PTPスレーブは、PTPマスタが送信したSyncメッセージを受信すると、そこに含まれる送信時刻Ｔ１iを示すタイムスタンプを抽出するとともに、その受信時刻Ｔ２iを取得するようになされている。すなわち、PTPスレーブは、Syncパケットを受信する毎に、送信時刻Ｔ１iと受信時刻Ｔ２iを得ることになる。
また、PTPスレーブは、PTPメッセージとしてのDelay_reqを、ネットワークを介してPTPマスタに送信し、そのときの送信時刻Ｔ２Xを記憶するようになされている。これを受信したPTPマスタは、その受信時刻Ｔ１Xを示すタイムスタンプを含めたDelay_resをPTPメッセージとしてのPTPスレーブに返信するようになされている。すなわち、PTPスレーブは、Delay_reqを送信し、それに応じてPTPマスタから返信されるDelay_resを受信することにより、Delay_reqの送信時刻Ｔ２Xと受信時刻Ｔ１Xを得ることになる。
なお、Syncメッセージ、Delay_req、Delay_resなどのPTPメッセージを、ネットワークを介して通信するために要する時間（以下、ネットワーク遅延と称する）は変動せず常に一定であると仮定する。
この場合、PTPマスタの発振周波数Ｆ１に対してPTPスレーブの発振周波数Ｆ２が完全に同期していれば、PTPマスタにおけるSyncメッセージの送信間隔Δｍ＝Ｔ１2−Ｔ１1とPTPスレーブにおけるSyncメッセージの受信間隔Δｓ＝Ｔ２2−Ｔ２1が等しくなる。換言すれば、ΔｍとΔｓの差Δｍ−Δｓが０ではない場合、PTPマスタの発振周波数Ｆ１に対してPTPスレーブの発振周波数Ｆ２は誤差があって同期していない。
したがって、周波数同期については、PTPスレーブにおいて、ΔｍとΔｓの差Δｍ−Δｓが０になるように、発振周波数Ｆ２を調整すればよい。以下、ΔｍとΔｓの差Δｍ−Δｓを周波数ずれと称する。周波数ずれは、次式（１）に従って算出する。
周波数ずれΔｍ−Δｓ
＝（Ｔ１2−Ｔ１1）−（Ｔ２2−Ｔ２1）＝（Ｔ２1−Ｔ１1）−（Ｔ２2−Ｔ１2）
・・・（１）
時刻同期については、上述したように周波数同期を確立した後、PTPスレーブがDelay_reqを送信し、その返信であるDelay_resを受信することにより、Delay_reqの送信時刻Ｔ２3と受信時刻Ｔ１3を得るようにする。
PTPマスタの時刻情報Ｔ１に対するPTPスレーブの時刻情報Ｔ２の差を時刻差とすれば、次式（２）および（３）が成立し、式（２）および（３）より次式（４）が求まる。
受信時刻Ｔ２2−送信時刻Ｔ１2＝ネットワーク遅延＋時刻差
・・・（２）
受信時刻Ｔ１3−送信時刻Ｔ２3＝ネットワーク遅延−時刻差
・・・（３）
時刻差＝｛（Ｔ２2−Ｔ１3）−（Ｔ１2−Ｔ２3）｝／２
・・・（４）
PTPスレーブにおいては、式（４）に示された時刻差が０となるように、時刻情報Ｔ２を調整すればよい。
図２は、PTPスレーブにおいて時刻同期を確立するための時刻制御装置の構成の一例を示している。
この時刻制御装置１０は、減算部１１，１２，１３、除算部１４、平均値算出部１５、PID(proportional integral differential)処理部１６、および時刻調整部１７から構成される。
減算部１１は、上述した式（２）に出現する受信時刻Ｔ２2−送信時刻Ｔ１2を算出して減算部１３に出力する。減算部１２は、上述した式（３）に出現する受信時刻Ｔ２3−送信時刻Ｔ１3を算出して減算部１３に出力する。減算部１３および除算部１４は、上述した式（４）で示される時刻差を算出して平均値算出部１５に出力する。
平均値算出部１５は、前段の除算部１４から入力される時刻差を最新のものから順に所定の数だけ保持しており、除算部１４から時刻差が入力される毎、保持している所定の数の時刻差との平均値を算出してPID処理部１６に出力する。
PID処理部１６は、平均値算出部１５からの時刻差の平均値を入力とし、後段の時刻調整部１７をPID制御するためのフィードバック制御値ｆ１を算出して時刻調整部１７に出力する。時刻調整部１７は、フィードバック制御値ｆ１に基づいて時刻情報Ｔ２を調整する。
特開２０１０−１９０６３５号公報
ところで、PTPマスタとPTPスレーブが接続されている当該ネットワーク上に映像信号などの高容量のパケットが高速で流されるとネットワークに輻輳が生じてしまい、上述したPTPメッセージのネットワーク遅延が一時的に増加してしまうことが起こり得る。
このような場合、上述した仮定「PTPメッセージのネットワーク遅延は変動せず常に一定である」が成立しなくなってしまうので、上述した方法では周波数同期や時刻同期を正確に実行することができなかった。
本開示はこのような状況に鑑みてなされたものであり、ネットワーク上のマスタ機器との間で時刻情報を高精度に同期できるようにするものである。
本開示の一側面である時刻制御装置は、スレーブ機器に内蔵され、ネットワークを介して接続されたマスタ機器との間で時刻情報を同期させる時刻制御装置において、前記マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出部と、算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理部と、生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成部と、算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整部とを備える。
前記調整部は、算出された前記ネットワーク遅延がその最小値から所定の範囲の値である場合には前記フィードバック制御値ｆ１に従って前記スレーブ機器の時刻情報を調整し、算出された前記ネットワーク遅延がその最小値から所定の範囲外の値である場合には前記フィードバック制御値ｆ０に従って前記スレーブ機器の時刻情報を調整することができる。
前記ｆ０生成部は、所定の条件を満たすときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
前記ｆ０生成部は、算出された前記時刻差が０であるときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
前記ｆ０生成部は、算出された前記時刻差が所定の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
前記ｆ０生成部は、算出された前記ネットワーク遅延が所定の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
前記ｆ０生成部は、 所定の動作開始期間において、算出された前記時刻差が所定の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成し、前記所定の動作開始期間終了後において、算出された前記時刻差が０であるときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
前記ｆ０生成部は、所定の動作開始期間において、算出された前記時刻差が第１の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成し、前記所定の動作開始期間終了後において、算出された前記時刻差が前記第１の閾値よりも小さな第２の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
前記ｆ０生成部は、所定の動作開始期間において、算出された前記ネットワーク遅延が第１の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成し、前記所定の動作開始期間終了後において、算出された前記ネットワーク遅延が前記第１の閾値よりも小さな第２の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成することができる。
本開示の一側面である時刻制御方法は、スレーブ機器に内蔵され、ネットワークを介して接続されたマスタ機器との間で時刻情報を同期させる時刻制御装置の時刻制御方法において、前記時刻制御装置による、前記マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出ステップと、算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理ステップと、生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成ステップと、算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整ステップとを含む。
本開示の一側面であるプログラムは、スレーブ機器に内蔵され、ネットワークを介して接続されたマスタ機器との間で時刻情報を同期させるコンピュータを、前記マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出部と、算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理部と、生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成部と、算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整部として機能させる。
本開示の一側面においては、マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延が算出され、算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１が生成され、生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０が生成される。そして、算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報が調整される。
本開示の一側面によれば、ネットワーク上のマスタ機器との間で時刻情報を高精度に同期させることができる。
IEEE1588PTPを利用した従来の高精度時刻同期処理の概要を示す図である。 従来の時刻制御装置の構成の一例を示すブロック図である。 本開示を適用した時刻制御装置の構成例を示すブロック図である。 図３のｆ０生成部の第１の構成例を示すブロック図である。 図３の時刻制御装置の動作を説明するフローチャートである。 図３のｆ０生成部の第２の構成例を示すブロック図である。 コンピュータの構成例を示すブロック図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
本開示の実施の形態である時刻制御装置は、ネットワーク上のPTPマスタ（マスタ機器）とPTPメッセージを通信することにより、PTPマスタとの間で時刻情報を同期させるPTPスレーブ（スレーブ機器）に内蔵されるものである。なお、PTPマスタとの間で時刻情報を同期させるに先立ち、既にPTPスレーブの発振周波数Ｆ２については、PTPマスタの発振周波数Ｆ１と高精度に同期が確立しているものとする。
［時刻制御装置の構成例］
図３は、実施の形態である時刻制御装置の構成例を示している。この時刻制御装置３０は、ネットワーク遅延・時刻差算出部３１、スイッチ３７、最小値検出部３８、比較部３９、PID処理部４０、ｆ０生成部４１、セレクタ４２、および時刻調整部４３から構成される。
ネットワーク遅延・時刻差算出部３１は、減算部３２乃至３４、除算部３５、および加算部３６からなる。
減算部３２は、上述した式（２）に出現する受信時刻Ｔ２2−送信時刻Ｔ１2を算出して減算部３４および加算部３６に出力する。減算部３３は、上述した式（３）に出現する受信時刻Ｔ２3−送信時刻Ｔ１3を算出して減算部３４および加算部３６に出力する。減算部３４および除算部３５は、上述した式（４）に従い、時刻差を算出してスイッチ３７に出力する。加算部３６は、上述した式（２）および式（３）を加算することによりネットワーク遅延×２を算出して最小値検出部３８および比較部３９に出力する。
スイッチ３７は、比較部３９からの制御に従ってオン、オフすることにより、ネットワーク遅延・時刻差算出部３１の除算部３５から入力される時間差をPID処理部４０およびｆ０生成部４１に出力する。
最小値検出部３８は、ネットワーク遅延・時刻差算出部３１の加算部３６から入力されるネットワーク遅延×２を随時監視し、その入力値が保持している最小値よりも小さい場合には、その入力値により保持する最小値を更新する。また、最小値検出部３８は、保持する最小値を比較部３９に通知する。
比較部３９は、加算部３６から入力されるネットワーク遅延×２が、最小値検出部３８にて保持されている最小値を基準とする所定の閾値以下であるか否かを判定し、判定結果に基づいてスイッチ３７およびセレクタ４２を制御する。具体的には、判定結果が肯定である場合、スイッチ３７をオンとし、セレクタ４２を入力端子４２ａ側にスイッチングさせる。反対に、判定結果が否定である場合、スイッチ３７をオフとし、セレクタ４２を入力端子４２ｂ側にスイッチングさせる。
PID処理部４０は、スイッチ３７を介するネットワーク遅延・時刻差算出部３１からの時刻差を入力とし、後段の時刻調整部４３をPID制御するためのフィードバック制御値ｆ１を算出してセレクタ４２の入力端子４２ａおよびｆ０生成部４１に出力する。
ｆ０生成部４１は、PID処理部４０から順次入力されるフィードバック制御値ｆ１のうち、スイッチ３７を介してネットワーク遅延・時刻差算出部３１から入力される時刻差が所定の条件を満たすときのタイミングで入力されるものを複数保持する。また、ｆ０生成部４１は、保持する複数のフィードバック制御値ｆ１を平均化することによりフィードバック制御値ｆ０を算出してセレクタ４２の入力端子４２ｂに出力する。
セレクタ４２は、比較部３９からの制御に従い、入力端子４２ａに入力されるフィードバック制御値ｆ１、または入力端子４２ｂに入力されるフィードバック制御値ｆ０を時刻調整部４３に出力する。時刻調整部４３は、フィードバック制御値ｆ０またはフィードバック制御値ｆ１に基づいて内部時計の時刻情報Ｔ２を調整する。
[ｆ０生成部４１の第１の構成例]
図４は、ｆ０生成部４１の第１の構成例を示している。
ｆ０生成部４１の第１の構成例は、タイミング生成部５０、ラッチ５１、遅延部５２−１乃至５２−Ｎ、および平均値算出部５３から構成される。
タイミング生成部５０は、スイッチ３７を介してネットワーク遅延・時刻差算出部３１から入力される時刻差を監視し、時刻差が０であるときにラッチ５１に対する制御信号を出力する。
ラッチ５１は、PID処理部４０から順次入力されるフィードバック制御値ｆ１のうち、タイミング生成部５０から制御信号が入力されるタイミングで入力されるものを遅延部５２−１および平均値算出部５３に出力する。
遅延部５２−１は、ラッチ５１からフィードバック制御値ｆ１が入力される場合、それまで保持していたフィードバック制御値ｆ１を後段の遅延部５２−２および平均値算出部５３に出力するとともに、ラッチ５１から入力されるフィードバック制御値ｆ１を保持する。同様に、遅延部５１−２乃至５２−Ｎは、前段からフィードバック制御値ｆ１が入力される場合、それまで保持していたフィードバック制御値ｆ１を後段に出力するとともに、前段から入力されるフィードバック制御値ｆ１を保持する。
平均値算出部５３は、ラッチ５１および遅延部５２−１乃至５２−Ｎから入力されるＮ＋１個のフィードバック制御値ｆ１の平均値を算出してセレクタ４２の入力端子４２ｂに出力する。
なお、タイミング生成部５０において、時刻差が０であるときにラッチ５１に対する制御信号を出力する代わりに、時刻差が所定の閾値よりも小さいときにラッチ５１に対する制御信号を出力するようにしてもよい。あるいは、加算部３６にて算出されたネットワーク遅延をタイミング生成部５０に入力するようにし、ネットワーク遅延が所定の閾値よりも小さいときにラッチ５１に対する制御信号を出力するようにしてもよい。
[動作説明]
次に、時刻制御装置３０の動作について説明する。図５は、時刻制御装置３０による時刻制御処理を説明するフローチャートである。
この時刻制御処理は、所定の間隔で定期的に実行される。ステップＳ１において、ネットワーク遅延・時刻差算出部３１の減算部３２は、上述した式（２）に出現する受信時刻Ｔ２2−送信時刻Ｔ１2を算出して減算部３４および加算部３６に出力する。ステップＳ２において、減算部３３は、上述した式（３）に出現する受信時刻Ｔ２3−送信時刻Ｔ１3を算出して減算部３４および加算部３６に出力する。
ステップＳ３において、減算部３４および除算部３５は、上述した式（４）に従い、時刻差を算出してスイッチ３７に出力する。加算部３６は、上述した式（２）および式（３）を加算することによりネットワーク遅延×２を算出して最小値検出部３８および比較部３９に出力する。
ステップＳ４において、比較部３９は、加算部３６から入力されたネットワーク遅延×２が、最小値検出部３８にて保持されている最小値を基準とする所定の閾値以下であるか否かを判定する。ここで、判定結果が肯定である場合、処理はステップＳ５に進められる。
ステップＳ５において、スイッチ３７は、比較部３９からの制御に従ってオンとされる。PID処理部４０は、スイッチ３７を介してネットワーク遅延・時刻差算出部３１から入力された時刻差に基づき、時刻調整部４３をPID制御するためのフィードバック制御値ｆ１を算出してセレクタ４２の入力端子４２ａおよびｆ０生成部４１に出力する。
ステップＳ６において、ｆ０生成部４１は、PID処理部４０から順次入力されるフィードバック制御値ｆ１に基づき、フィードバック制御値ｆ０を算出してセレクタ４２の入力端子４２ｂに出力する。
ステップＳ７において、セレクタ４２は、比較部３９からの制御に従い、入力端子４２ａ側にスイッチングし、時刻調整部４３に対してフィードバック制御値ｆ１を出力する。ステップＳ８において、時刻調整部４３は、フィードバック制御値ｆ１に基づいて内部時計の時刻情報Ｔ２を調整する。
なお、ステップＳ４において、判定結果が否定である場合、処理はステップＳ９に進められる。ステップＳ９において、スイッチ３７は、比較部３９からの制御に従ってオフとされる。また、セレクタ４２は、比較部３９からの制御に従い、入力端子４２ｂ側にスイッチングし、ステップＳ６にて生成されているフィードバック制御値ｆ０を時刻調整部４３に出力する。以上で、時刻制御処理は終了される。
以上説明したように、時刻制御装置３０による時刻制御処理によれば、ネットワーク遅延が大きい場合（ネットワーク遅延×２が所定の閾値以上である場合）においても、時刻差が０であるときの複数のフィードバック制御値ｆ１の平均値であるフィードバック制御値ｆ０に基づいて、時刻調整部４３にて時刻情報Ｔ２の調整が行われる。したがって、ネットワーク遅延が大きい場合（ネットワーク遅延×２が所定の閾値以上である場合）には時刻調整を行わない従来に比較して、マスタ機器の時刻情報Ｔ１とのずれを小さくすることができる。
[ｆ０生成部４１の第２の構成例]
図６は、ｆ０生成部４１の第２の構成例を示している。
ｆ０生成部４１の第２の構成例は、カウンタ６１、比較部６２、第１タイミング生成部６３、第２タイミング生成部６４、ラッチ５１、遅延部５２−１乃至５２−Ｎ、および平均値算出部５３から成る。
カウンタ６１は、時刻制御装置３０の動作開始時に０にリセットされ、その後、PID処理部４０からフィードバック制御値ｆ１が入力される毎に１ずつカウントアップし、そのカウント値を比較部６２に通知する。比較部６２は、カウンタ６１のカウント値と所定の固定値とを比較し、比較結果に応じて第１タイミング生成部６３または第２タイミング生成部６４を動作させる。具体的には、カウント値が所定の固定値を越えるまでは第１タイミング生成部６３を動作させ、カウント値が所定の固定値を越えた後は第２タイミング生成部６４を動作させる。
第１タイミング生成部６３は、スイッチ３７を介してネットワーク遅延・時刻差算出部３１から入力される時刻差を監視し、時刻差が所定の閾値（正の数）よりも小さいときにラッチ５１に対する制御信号を出力する。
第２タイミング生成部６４は、スイッチ３７を介してネットワーク遅延・時刻差算出部３１から入力される時刻差を監視し、時刻差が０であるときにラッチ５１に対する制御信号を出力する。
ラッチ５１、遅延部５２−１乃至５２−Ｎ、および平均値算出部５３については、図４に示されたｆ０生成部４１の第１の構成例と同様であるので、その説明は省略する。
ｆ０生成部４１の第２の構成例によれば、図４に示されたｆ０生成部４１の第１の構成例に比較し、時刻制御装置３０の動作開始の初期においては、ラッチ５１に対する制御信号の発生頻度が高くなるので、フィードバック制御値ｆ０をより早く生成することができる。なお、このとき生成されるフィードバック制御値ｆ０は、時刻差＝０に対するフィードバック制御値ｆ１に基づくものではなく、フィードバック制御値ｆ１に誤差（正負ランダム分布）も含まれている。しかしながら、フィードバック制御値ｆ０は複数のフィードバック制御値ｆ１の平均値なので、その誤差も互いに相殺されて低減することが期待できる。
したがって、ネットワーク遅延×２が最小値検出部３８にて保持されている最小値を基準とする所定の閾値よりも大きく、時刻調整部４３にフィードバック制御値ｆ０が入力される場合において、第１の構成例を採用した場合に比較して、より短時間で時刻調整を行うことが可能である。
さらに、ネットワーク遅延×２が最小値検出部３８にて保持されている最小値を基準とする所定の閾値以下であり、時刻調整部４３にフィードバック制御値ｆ１が入力される場合において、第１の構成例と同じ精度で時刻調整を行うことができる。
なお、第１タイミング生成部６３にて時刻差が所定の閾値よりも小さいか否かを判定し、第２タイミング生成部６４にて時刻差が０であるか否かを判定する代わりに、第１タイミング生成部６３にて時刻差が所定の第１の閾値よりも小さいか否かを判定し、第２タイミング生成部６４にて時刻差が第１の閾値よりも小さな第２の閾値よりも小さいか否かを判定するようにしてもよい。
あるいは、第１タイミング生成部６３にてネットワーク遅延が所定の第１の閾値よりも小さいか否かを判定し、第２タイミング生成部６４にてネットワーク遅延が第１の閾値よりも小さな第２の閾値よりも小さいか否かを判定するようにしてもよい。
ところで、上述した時刻制御装置３０による一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウェアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
図７は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
コンピュータにおいて、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３は、バス１０４により相互に接続されている。
バス１０４には、さらに、入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、入力部１０６、出力部１０７、記憶部１０８、通信部１０９、およびドライブ１１０が接続されている。
入力部１０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部１０７は、ディスプレイ、スピーカなどよりなる。記憶部１０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部１０９は、ネットワークインタフェースなどよりなる。ドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア１１１を駆動する。
以上のように構成されるコンピュータでは、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インタフェース１０５およびバス１０４を介して、RAM１０３にロードして実行することにより、上述した一連の処理が行われる。
コンピュータ（CPU１０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア１１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
コンピュータでは、プログラムは、リムーバブルメディア１１１をドライブ１１０に装着することにより、入出力インタフェース１０５を介して、記憶部１０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部１０９で受信し、記憶部１０８にインストールすることができる。その他、プログラムは、ROM１０２や記憶部１０８に、あらかじめインストールしておくことができる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
３０ 時刻制御装置， ３１ ネットワーク遅延・時刻差算出部， ３２乃至３４ 減算部， ３５ 除算部， ３６ 加算部， ３７ スイッチ， ３８ 最小値検出部， ３９ 比較部， ４０ PID処理部， ４１ ｆ０生成部， ４２ セレクタ， ４３ 時刻調整部， ５０ タイミング生成部， ５１ ラッチ， ５２ 遅延部， ５３ 平均値算出部， ６１ カウンタ， ６２ 比較部， ６３ 第１タイミング生成部， ６４ 第２タイミング生成部

Claims (11)

  1. スレーブ機器に内蔵され、ネットワークを介して接続されたマスタ機器との間で時刻情報を同期させる時刻制御装置において、
    前記マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出部と、
    算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理部と、
    生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成部と、
    算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整部と
    を備える時刻制御装置。
  2. 前記調整部は、算出された前記ネットワーク遅延がその最小値から所定の範囲の値である場合には前記フィードバック制御値ｆ１に従って前記スレーブ機器の時刻情報を調整し、算出された前記ネットワーク遅延がその最小値から所定の範囲外の値である場合には前記フィードバック制御値ｆ０に従って前記スレーブ機器の時刻情報を調整する
    請求項１に記載の時刻制御装置。
  3. 前記ｆ０生成部は、所定の条件を満たすときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項２に記載の時刻制御装置。
  4. 前記ｆ０生成部は、算出された前記時刻差が０であるときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項３に記載の時刻制御装置。
  5. 前記ｆ０生成部は、算出された前記時刻差が所定の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項３に記載の時刻制御装置。
  6. 前記ｆ０生成部は、算出された前記ネットワーク遅延が所定の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項３に記載の時刻制御装置。
  7. 前記ｆ０生成部は、
    所定の動作開始期間において、算出された前記時刻差が所定の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成し、
    前記所定の動作開始期間終了後において、算出された前記時刻差が０であるときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項３に記載の時刻制御装置。
  8. 前記ｆ０生成部は、
    所定の動作開始期間において、算出された前記時刻差が第１の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成し、
    前記所定の動作開始期間終了後において、算出された前記時刻差が前記第１の閾値よりも小さな第２の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項３に記載の時刻制御装置。
  9. 前記ｆ０生成部は、
    所定の動作開始期間において、算出された前記ネットワーク遅延が第１の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成し、
    前記所定の動作開始期間終了後において、算出された前記ネットワーク遅延が前記第１の閾値よりも小さな第２の閾値よりも小さいときに生成された複数の前記フィードバック制御値ｆ１を平均化することにより前記フィードバック制御値ｆ０を生成する
    請求項３に記載の時刻制御装置。
  10. スレーブ機器に内蔵され、ネットワークを介して接続されたマスタ機器との間で時刻情報を同期させる時刻制御装置の時刻制御方法において、
    前記時刻制御装置による、
    前記マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出ステップと、
    算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理ステップと、
    生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成ステップと、
    算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整ステップと
    を含む時刻制御方法。
  11. スレーブ機器に内蔵され、ネットワークを介して接続されたマスタ機器との間で時刻情報を同期させるコンピュータを、
    前記マスタ機器との間で送受信したメッセージの送受信時刻に基づいて、前記マスタ機器との時刻差、および前記メッセージを前記ネットワークを介して通信するために要する時間を示すネットワーク遅延を算出する算出部と、
    算出された前記時刻差に基づき、前記スレーブ機器の時刻情報をフィードバック制御するためのフィードバック制御値ｆ１を生成するPID処理部と、
    生成された前記フィードバック制御値ｆ１に基づいてフィードバック制御値ｆ０を生成するｆ０生成部と、
    算出された前記ネットワーク遅延に基づいて選択された前記フィードバック制御値ｆ１または前記フィードバック制御値ｆ０に従い、前記スレーブ機器の時刻情報を調整する調整部と
    して機能させるプログラム。
JP2011221470A 2011-10-06 2011-10-06 時刻制御装置、時刻制御方法、およびプログラム Abandoned JP2013083450A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011221470A JP2013083450A (ja) 2011-10-06 2011-10-06 時刻制御装置、時刻制御方法、およびプログラム
CN201280047854.4A CN103842917A (zh) 2011-10-06 2012-09-27 时间控制装置、时间控制方法和程序
PCT/JP2012/074833 WO2013051446A1 (ja) 2011-10-06 2012-09-27 時刻制御装置、時刻制御方法、およびプログラム
US14/348,852 US20140241381A1 (en) 2011-10-06 2012-09-27 Time control device, time control method, and program
EP12838784.2A EP2749968A1 (en) 2011-10-06 2012-09-27 Time control device, time control method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011221470A JP2013083450A (ja) 2011-10-06 2011-10-06 時刻制御装置、時刻制御方法、およびプログラム

Publications (1)

Publication Number Publication Date
JP2013083450A true JP2013083450A (ja) 2013-05-09

Family

ID=48043607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011221470A Abandoned JP2013083450A (ja) 2011-10-06 2011-10-06 時刻制御装置、時刻制御方法、およびプログラム

Country Status (5)

Country Link
US (1) US20140241381A1 (ja)
EP (1) EP2749968A1 (ja)
JP (1) JP2013083450A (ja)
CN (1) CN103842917A (ja)
WO (1) WO2013051446A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005701A (ja) * 2015-06-05 2017-01-05 アナログ デバイシズ グローバルＡｎａｌｏｇ Ｄｅｖｉｃｅｓ Ｇｌｏｂａｌ マスタークロックにスレーブクロックを同期させる方法及び装置
JP2018110326A (ja) * 2017-01-04 2018-07-12 株式会社東芝 同期装置、同期方法、同期プログラム、および同期システム
JP2021076433A (ja) * 2019-11-07 2021-05-20 セイコーソリューションズ株式会社 クロック調整装置、プログラム、及びクロック調整方法
JP2021076434A (ja) * 2019-11-07 2021-05-20 セイコーソリューションズ株式会社 クロック調整装置、方法、及びプログラム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083451A (ja) * 2011-10-06 2013-05-09 Sony Corp 時刻制御装置、時刻制御方法、およびプログラム
EP2747316A3 (en) * 2012-12-24 2018-01-03 Akademia Gorniczo-Hutnicza im. Stanislawa Staszica w Krakowie A system and a method for synchronization and transmission of information in a distributed measurement and control system
TWI513230B (zh) * 2013-04-29 2015-12-11 Ind Tech Res Inst 支援用戶端設備廣域管理協定之遠端管理系統及裝置及其提升遠端管理效能之方法
CN107636627B (zh) * 2015-06-08 2020-12-29 三菱电机株式会社 时刻同步装置、时刻同步系统及时刻同步方法
JP6528807B2 (ja) * 2017-06-28 2019-06-12 オムロン株式会社 制御システム、制御装置、結合方法およびプログラム
EP3832287B1 (en) * 2018-07-31 2023-10-04 Shimadzu Corporation Material testing machine
EP4199384A1 (en) * 2021-12-14 2023-06-21 u-blox AG Method and apparatus for determining a clock frequency offset

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116865A (ja) * 1999-10-15 2001-04-27 Toshiba Corp 時計回路
WO2005077063A2 (en) * 2004-02-09 2005-08-25 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
US20070147435A1 (en) * 2005-12-23 2007-06-28 Bruce Hamilton Removing delay fluctuation in network time synchronization
JP2010190635A (ja) * 2009-02-17 2010-09-02 Sony Corp スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム
JP4766128B2 (ja) * 2009-02-27 2011-09-07 ソニー株式会社 スレーブ装置、スレーブ装置の時刻同期化方法および電子機器システム
CN102136900B (zh) * 2010-01-22 2014-11-05 华为技术有限公司 无源光网络的时间同步方法、装置及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005701A (ja) * 2015-06-05 2017-01-05 アナログ デバイシズ グローバルＡｎａｌｏｇ Ｄｅｖｉｃｅｓ Ｇｌｏｂａｌ マスタークロックにスレーブクロックを同期させる方法及び装置
JP2018110326A (ja) * 2017-01-04 2018-07-12 株式会社東芝 同期装置、同期方法、同期プログラム、および同期システム
JP2021076433A (ja) * 2019-11-07 2021-05-20 セイコーソリューションズ株式会社 クロック調整装置、プログラム、及びクロック調整方法
JP2021076434A (ja) * 2019-11-07 2021-05-20 セイコーソリューションズ株式会社 クロック調整装置、方法、及びプログラム

Also Published As

Publication number Publication date
WO2013051446A1 (ja) 2013-04-11
EP2749968A1 (en) 2014-07-02
US20140241381A1 (en) 2014-08-28
CN103842917A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
WO2013051446A1 (ja) 時刻制御装置、時刻制御方法、およびプログラム
WO2013051447A1 (ja) 時刻制御装置、時刻制御方法、およびプログラム
JP2013152095A (ja) 時刻制御装置、時刻制御方法、およびプログラム
JP5321923B2 (ja) クロック同期システム、ノード、クロック同期方法及びプログラム
JP4766128B2 (ja) スレーブ装置、スレーブ装置の時刻同期化方法および電子機器システム
US9634782B2 (en) Clock synchronization system, clock synchronization method, and storage medium whereupon clock synchronization program is stored
US9288037B2 (en) Method for time synchronization in a communications network
US9838196B2 (en) Synchronization apparatus, synchronization system, radio communication apparatus and synchronization method
KR101685856B1 (ko) 보정 파라미터 산출 장치 및 시스템 및 보정 파라미터 산출 방법 및 컴퓨터 프로그램
WO2017101528A1 (zh) 一种时钟链路切换方法、装置及基站
JPWO2012118178A1 (ja) 同期システム、同期方法、第一の同期装置、第二の同期装置及びコンピュータプログラム
WO2013051445A1 (ja) 周波数差検出装置、周波数差検出方法、およびプログラム
JP2014027437A (ja) 通信装置、通信システム、および同期処理方法、並びにプログラム
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
KR20110008615A (ko) 병렬처리 기반의 시각 동기화 장치
JP2014238357A (ja) 受信装置、時刻差算出方法、およびプログラム
JP2017069669A (ja) 時刻同期装置、基地局装置、及び、時刻同期方法
CN107800529B (zh) 一种网络节点的时钟频率同步方法
JP6684409B1 (ja) 時刻同期システム
JP6254028B2 (ja) スレーブノード及び時刻同期方法
JP2014165582A (ja) 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム
JP2013029319A (ja) スレーブ装置、電子機器システム、マスタ装置、時刻同期方法およびプログラム
KR101176798B1 (ko) 슬레이브 장치와 마스터 장치 간의 클락 동기화 방법
JP6198075B2 (ja) 時刻同期装置、時刻同期方法及び時刻同期プログラム
JP6085864B2 (ja) 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140922

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150402