WO2014073293A1 - 通信装置、通信システム、および同期処理方法、並びにプログラム - Google Patents

通信装置、通信システム、および同期処理方法、並びにプログラム Download PDF

Info

Publication number
WO2014073293A1
WO2014073293A1 PCT/JP2013/076788 JP2013076788W WO2014073293A1 WO 2014073293 A1 WO2014073293 A1 WO 2014073293A1 JP 2013076788 W JP2013076788 W JP 2013076788W WO 2014073293 A1 WO2014073293 A1 WO 2014073293A1
Authority
WO
WIPO (PCT)
Prior art keywords
measurement signal
unit
communication
frequency
output
Prior art date
Application number
PCT/JP2013/076788
Other languages
English (en)
French (fr)
Inventor
染谷 郁男
俊彦 浜松
児島 俊明
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Publication of WO2014073293A1 publication Critical patent/WO2014073293A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644External master-clock

Definitions

  • the present disclosure relates to a communication device, a communication system, a synchronization processing method, and a program.
  • the present invention relates to a communication device, a communication system, a synchronization processing method, and a program for performing clock synchronization processing between a plurality of devices connected to a network.
  • synchronization processing between communication devices is required when performing communication over a network and executing processing on communication data. For example, when generating content for television broadcasting, when images taken by a plurality of video cameras arranged at different positions are transmitted to an editing studio via a network and edited by an editing device of the editing studio, etc. However, synchronization processing is required between the communication devices including the camera.
  • the editing device of the editing studio selects one image from a plurality of captured images received from a plurality of cameras, and sequentially switches the selected images to generate broadcast content.
  • this time stamp is set using a clock signal from a clock built in each network-connected device, and there is a difference in the phase and frequency of the clock signal of the network-connected device. Therefore, the time stamp set by each device is shifted.
  • Patent Document 1 Japanese Patent Laid-Open No. 2010-190635
  • a packet transmission network such as Ethernet (registered trademark).
  • Patent Document 1 discloses a master slave that transmits and receives a synchronization packet between a master device that executes synchronization processing and a slave device, and that performs analysis using packet transmission time information recorded in the packet and packet reception time information.
  • the structure which performs the clock synchronous process between is disclosed.
  • Such network delays occur in various communication processes, such as the “going” direction of packets going from the master to the slave, the “returning” direction of packets going from the slave to the master, or the “reciprocating” direction that is both directions. obtain. If synchronization processing is performed using a synchronization packet with a large delay, there is a possibility that erroneous processing may be performed, and there is a problem that high-precision synchronization processing becomes difficult.
  • the present disclosure has been made in view of the above-described problems, for example, and a communication device, a communication system, and a synchronization processing method capable of performing highly accurate clock synchronization processing even in a communication situation in which network delay occurs, and
  • the purpose is to provide a program.
  • the first aspect of the present disclosure is: A data processing unit that executes clock synchronization processing between the own device and the communication partner device; A communication unit that performs communication with the communication partner device; The data processing unit In the clock synchronization process with synchronous packet transmission / reception with the communication partner device, the difference between the packet transmission interval ( ⁇ m) of the communication partner device and the packet reception interval ( ⁇ s) of the own device is measured by analyzing the transmission / reception packet.
  • the communication apparatus includes a frequency deviation control unit that inputs a measurement signal selected by the noise detection unit and corrects a frequency deviation between the own apparatus and the communication partner apparatus.
  • the noise detection unit includes an absolute value calculation unit that calculates an absolute value of the delay variation amount, a delay variation amount absolute value that is calculated by the absolute value calculation unit, A frequency comparison unit having a threshold value comparison unit for comparing with a predetermined threshold value, and using the measurement signal whose delay variation absolute value is equal to or less than the threshold value as a measurement signal applied to frequency deviation control The output to the frequency deviation control unit is stopped as a measurement signal that is not applied to the frequency deviation control for the measurement signal that is output to the unit and the delay variation absolute value is larger than the threshold value.
  • the data processing unit includes a frequency change prediction unit that estimates a frequency change amount between consecutive received packets, and a measurement signal detected by the measurement signal detection unit.
  • a subtraction unit that subtracts the frequency variation estimated by the frequency variation prediction unit and outputs the delay variation amount, and the noise detection unit inputs the delay variation amount output by the subtraction unit.
  • the frequency change prediction unit feeds back a VCO (Voltage Controlled Oscillator) control signal that outputs a frequency control signal in the frequency shift control unit, and the feedback signal is input to the feedback signal. Based on this, the frequency change between successive received packets is estimated.
  • VCO Voltage Controlled Oscillator
  • the frequency deviation control unit receives the measurement signal and outputs a digital value as the VCO control signal, and the digital value of the loop filter A digital analog converter (DAC: Digital Analog Converter) that converts to an analog value; and a VCO that inputs an output of the digital analog converter (DAC) and outputs a counter control signal.
  • the frequency change prediction unit includes: Input the feedback of the output of the loop filter.
  • the frequency change prediction unit stops outputting the frequency change amount in response to reception of a frequency change notification in the communication counterpart device.
  • the noise detection unit inputs a measurement signal output from the measurement signal detection unit when the output of the frequency change amount from the frequency change prediction unit is stopped, A comparison between the absolute value of the measurement signal and a second threshold value defined in advance is executed, and a selection output of the measurement signal to the frequency deviation control unit is executed according to the comparison result.
  • the noise detection unit uses the measurement signal whose absolute value of the measurement signal is equal to or less than the second threshold as the measurement signal applied to frequency shift control. For the measurement signal that is output to the deviation control unit and the absolute value of the measurement signal is larger than the second threshold value, the output to the frequency deviation control unit is stopped as a measurement signal that is not applied to the frequency deviation control.
  • the second aspect of the present disclosure is: A first communication device; A second communication device that communicates with the first communication device;
  • the first communication device is A data processing unit that performs clock synchronization processing between the first communication device and the second communication device;
  • the data processing unit During clock synchronization processing involving synchronous packet transmission / reception with the second communication device, by analyzing the transmission / reception packet, the packet transmission interval ( ⁇ m) of the second communication device and the packet reception interval ( A measurement signal detector that calculates a difference of ⁇ s) as a measurement signal ( ⁇ m ⁇ s);
  • a noise detection unit that selects a measurement signal to be applied to frequency shift control based on a delay variation obtained by subtracting a frequency change from the measurement signal;
  • the communication system includes a frequency deviation control unit that inputs a measurement signal selected by the noise detection unit and corrects a frequency deviation between the first communication device and the second communication device.
  • the third aspect of the present disclosure is: A synchronization processing method for executing clock phase synchronization processing in a communication device
  • the communication device has a data processing unit that executes clock synchronization processing between the device itself and a communication partner device, and a communication unit that executes communication with the communication partner device
  • the data processing unit is In the clock synchronization process with synchronous packet transmission / reception with the communication partner device, the difference between the packet transmission interval ( ⁇ m) of the communication partner device and the packet reception interval ( ⁇ s) of the own device is measured by analyzing the transmission / reception packet.
  • Measurement signal detection processing calculated as - ⁇ s
  • a noise detection process for selecting a measurement signal to be applied to frequency shift control based on a delay fluctuation amount obtained by subtracting a frequency change from the measurement signal;
  • the measurement signal selected by the noise detection process is input, and the frequency deviation control process for correcting the frequency deviation between the own apparatus and the communication partner apparatus is executed.
  • the fourth aspect of the present disclosure is: A program for executing clock phase synchronization processing in a communication device,
  • the communication device has a data processing unit that executes clock synchronization processing between the device itself and a communication partner device, and a communication unit that executes communication with the communication partner device,
  • the program is stored in the data processing unit.
  • the difference between the packet transmission interval ( ⁇ m) of the communication partner device and the packet reception interval ( ⁇ s) of the own device is measured by analyzing the transmission / reception packet.
  • Measurement signal detection processing calculated as - ⁇ s
  • a noise detection process for selecting a measurement signal to be applied to frequency shift control based on a delay fluctuation amount obtained by subtracting a frequency change from the measurement signal;
  • the program of the present disclosure is a program that can be provided by, for example, a storage medium or a communication medium provided in a computer-readable format to an information processing apparatus or a computer system that can execute various program codes.
  • a program in a computer-readable format, processing corresponding to the program is realized on the information processing apparatus or the computer system.
  • system is a logical set configuration of a plurality of devices, and is not limited to one in which the devices of each configuration are in the same casing.
  • the data processing unit includes a data processing unit that performs clock synchronization processing between the own device and the communication partner device, and a communication unit that performs communication with the communication partner device.
  • the data processing unit is synchronized with the communication partner device.
  • the difference between the packet transmission interval ( ⁇ m) of the communication partner device and the packet reception interval ( ⁇ s) of the own device is calculated as a measurement signal ( ⁇ m ⁇ s) by analyzing the transmission / reception packet.
  • the measurement signal to be applied to the frequency shift control is selected based on the delay fluctuation amount obtained by subtracting the frequency change from the measurement signal.
  • a measurement signal having a delay variation amount larger than a specified threshold value is determined to be unsuitable for control, and only a measurement signal having a delay variation amount equal to or less than the defined threshold value is selected to execute frequency shift control.
  • FIG. 1 shows a master device 100 and a slave device 200 as two devices that perform clock synchronization processing.
  • the master device 100 and the slave device 200 transmit and receive packets via an IP communication network such as Ethernet (registered trademark) which is an asynchronous transmission network.
  • IP communication network such as Ethernet (registered trademark) which is an asynchronous transmission network.
  • the slave device 200 is a video camera
  • the master device 100 is an editing device that receives an image of the video camera and performs an editing process.
  • the master device 110 includes a master clock 111, a counter 112, a data processing unit 113, and a communication unit 114.
  • the master clock 111 generates a master clock signal (Mclk) 115 and outputs the generated clock signal to the counter 112.
  • the counter 112 generates a counter value based on the master clock signal (Mclk) 115 input from the master clock 111 and outputs the counter value to the data processing unit 113.
  • the data processing unit 113 inputs a counter value generated by the counter 112 and executes various data processing based on the counter value.
  • the data processing unit 113 for example, performs processing for clock synchronization processing, further processing according to the device, for example, if the master device 110 is a video camera, acquisition processing of video camera shooting data, and time based on the value of the counter Execute stamp setting processing. If the master device 110 is an editing device that edits content received from a slave device that is a video camera, content editing processing using a time stamp set for the content is executed.
  • the data processing unit 113 includes, for example, a CPU having a program execution function, a memory that stores programs, data, various parameters, and the like.
  • the data processing unit 113 executes a program read from the memory and executes, for example, a clock synchronization process described below.
  • the communication unit 114 performs packet transmission / reception with the slave device 120.
  • the slave device 120 includes a slave clock 121, a counter 122, a data processing unit 123, and a communication unit 124.
  • the slave clock 121 generates a slave clock signal (Sclk) 125 and outputs the generated clock signal to the counter 122.
  • the counter 122 generates a counter value based on the slave clock signal (Sclk) 125 input from the slave clock 121 and outputs the counter value to the data processing unit 123.
  • the data processing unit 123 receives a counter value generated by the counter 122 and executes various data processing based on the counter value.
  • the data processing unit 123 for example, performs processing for clock synchronization processing, further processing according to the device, for example, if the slave device 120 is a video camera, acquisition processing of video camera shooting data, time based on the value of the counter Execute stamp setting processing. If the slave device 120 is an editing device that edits content received from a slave device that is a video camera, content editing processing using a time stamp set in the content is executed.
  • the data processing unit 123 includes, for example, a CPU having a program execution function, a memory that stores programs, data, various parameters, and the like.
  • the data processing unit 123 executes a program read from the memory and executes, for example, a clock synchronization process described below.
  • the communication unit 124 performs packet transmission / reception with the master device 110.
  • the clock signal (Mclk) generated by the master clock 111 of the master device 110 and the clock signal (Sclk) generated by the slave clock 121 of the slave device 120 are not necessarily synchronized. That is, generally, as shown in FIG. 2, a frequency shift or a phase shift occurs.
  • clock synchronization processing There are various methods for clock synchronization processing. For example, one clock synchronization processing sequence is defined in IEEE 1588. The IEEE 1588 clock synchronization processing sequence will be described below.
  • the master device 110 transmits a PTP (Precision Time Protocol) message to the slave device 220.
  • PTP Precision Time Protocol
  • the PTP message is a message packet storing, for example, message transmission time information.
  • the time information for example, a value obtained by converting a counter value set in the counter 112 of the master device 110 into a value in units of nanoseconds (ns) that is time information is used.
  • the data processing unit 113 of the master device 110 has a function of converting the counter value into a time information value in units of nanoseconds (ns).
  • the PTP message transmitted from the master device 110 to the slave device 120 includes the following messages. Synchronization message (Sync), Delay response message (DelayResponse), These messages.
  • the synchronization message (Sync) is a message storing time information for performing time synchronization.
  • the master device 110 continuously transmits a plurality of synchronization messages (Sync).
  • Sync synchronization message that follows the preceding synchronization message (Sync) may be referred to as a follow-up message.
  • the delay response message is a message transmitted as a response after receiving a delay request (DelayRequest) message from the slave device 220, and is a message storing reception time information of the delay request (DelayRequest) message from the slave device 220. .
  • the slave device 120 receives the PTP message from the master device 110 and transmits the PTP message generated by the slave device 120 to the master device 110.
  • the PTP message that the slave device 120 sends to the master device 110 is: Delay request message (DelayRequest), It is.
  • the delay request message is transmitted in order to request a delay response message from the master device 110 after receiving the synchronization message (Sync) from the master device 110.
  • FIG. 3 is a sequence diagram illustrating a clock synchronization processing sequence between the master device 110 and the slave device 120 illustrated in FIG. Each process of steps S101 to S108 will be described.
  • Step S101 A first synchronization message (Sync (t11)) is transmitted from the master device 110 to the slave device 220.
  • the transmission time t11 of the first synchronization message is stored.
  • This is time information (t11 (M)) based on the master clock (Mclk).
  • each time information (txy) is described by adding (M) to time information measured using the master clock as a reference clock, and (S) added to time information measured using the slave clock as a reference clock.
  • Step S102 The slave device 120 receives the first synchronization message (Sync (t11 (M))) sent from the master device 110, and the message stored in the received first synchronization message (Sync (t11 (M))). Transmission time information (t11 (M)), The message reception time, that is, the reception time information (t21 (S)) based on the slave clock (Sclk) is recorded in the memory.
  • Step S103 A second synchronization message (Sync (t12 (M))) is further transmitted from the master device 110 to the slave device 220.
  • This synchronization message (Sync (t12 (M))) also stores the transmission time t12 of the second synchronization message. This is time information (t12 (M)) based on the master clock (Mclk).
  • Step S104 The slave device 120 receives the second synchronization message (Sync (t12 (M))) sent from the master device 110, and transmits the message stored in the received synchronization message (Sync (t12 (M))). Time information (t12 (M)), The message reception time, that is, slave clock (Sclk) -based reception time information (t22 (S)) is recorded in the memory.
  • Step S105a, b a delay request message (DelayRequest) is transmitted from the slave device 120 to the master device 110.
  • the slave device 120 records the issuance (transmission) time t31 (S) of the delay request message in the memory as slave clock (Sclk) -based time information (t31 (S)).
  • Step S106 The master device 110 receives the delay request message sent from the slave device 120, and stores the delay request message reception time t41 (M), that is, master clock (Mclk) -based time information (t41 (M)) in the memory. Record.
  • Step S107 a delay response message (Delay Response) is transmitted from the master device 110 to the slave device 120.
  • This delay response message stores the reception time t41 of the above-described delay request message, that is, master clock (Mclk) -based time information (t41 (M)).
  • Step S108 The slave device 120 receives the delay response message sent from the master device 110, and acquires the delay request message reception time t41 (M), that is, master clock (Mclk) -based time information (t41 (M)). Record in memory.
  • M master clock
  • t41 (M) time information
  • the data processing unit 123 of the slave device 120 applies these time information, A frequency difference (drift) and a phase difference (offset) between the master clock signal (Mclk) generated by the master clock 111 of the master device 110 and the slave clock signal (Sclk) generated by the slave clock 121 of the slave device 120 are calculated. Then, clock synchronization processing is executed based on the calculated frequency difference (drift) and phase difference (offset).
  • the data processing unit 123 of the slave device 120 outputs a correction signal to the counter 122, and changes the count value based on the slave clock signal (Sclk) generated by the slave clock 121 to a signal synchronized with the master clock. Correction is performed so that the count value is the same as the count value based on it. By this process, the shift of the slave clock 121 with respect to the master clock 111 is corrected, and synchronization is established.
  • Sclk slave clock signal
  • steps S101 to S108 shown in FIG. 3 shows a unit processing sequence of the synchronization processing algorithm, and steps S101 to S108 are performed during the communication processing execution period between actual communication apparatuses.
  • This process is repeatedly executed, and the process of maintaining the synchronization of the communication devices is executed.
  • a synchronization message packet of 64 packets is continuously transmitted per second from the master to the slave, and the process of maintaining the synchronization between the two communication devices (master slave) by the control process using these packets Is done.
  • the data processing unit 123 In the synchronization process executed by the data processing unit 123 of the slave device 120, for example, the following process is executed.
  • the data processing unit 123 generates a control voltage according to the shift amount of the slave clock 121 with respect to the master clock 111, outputs this control voltage to a VCO (Voltage Controlled Oscillator), inputs the VCO output to the counter 122, Servo processing such as performing PID control of 122 count processing is executed.
  • VCO Voltage Controlled Oscillator
  • the frequency difference (drift) and the phase difference (offset) are calculated according to (Expression 2) using the following calculation expression (Expression 1).
  • Frequency difference (drift) (t12 (M) ⁇ t11 (M)) ⁇ (t22 (S) ⁇ t21 (S)) (Equation 1)
  • Phase difference (offset) ⁇ (t22 (S) ⁇ t12 (M)) ⁇ (t41 (M) ⁇ t31 (S)) ⁇ / 2 (Expression 2)
  • the data processing unit 123 of the slave device 120 calculates the frequency difference (drift) and the phase difference (offset) between the master clock (Mclk) and the slave clock (Sclk) according to the above calculation formulas (formula 1) and (formula 2).
  • the correction signal is generated based on the calculation result.
  • the correction signal is input to the counter 122, and the count value generated based on the slave clock (Sclk) is controlled to execute the synchronization process.
  • the synchronization process is continuously executed during the data communication period between the master and slave.
  • synchronization processing between communication devices connected to a network is performed by transmitting and receiving a plurality of message packets such as a synchronization message via the network.
  • a delay based on various factors occurs in communication via a network. This amount of delay changes depending on the network status, for example, increase or decrease in communication load. That is, in network communication, delay fluctuations due to fluctuations in delay amount, such as so-called jitter, occur.
  • the above-described synchronization processing by transmission / reception of the synchronization packet is performed without any problem when there is no such jitter (jitter) or the like, and there is no communication delay variation, but in the situation where delay variation such as jitter (jitter) occurs. High-precision synchronization processing becomes difficult.
  • FIG. 4 is a diagram showing the concept of time variation of the delay amount due to jitter or the like.
  • the horizontal axis represents time, and the vertical axis represents the delay amount due to jitter and the like. That is, it shows the change of the network delay amount with time.
  • the delay amount of the IP network which is an asynchronous transmission network, changes every moment.
  • the main factor of network delay is an increase or decrease in the amount of data transmitted through the network.
  • encoding data in accordance with a predetermined algorithm such as MPEG encoding is generated to generate compressed data, and the generated compressed data is transmitted.
  • Processing is performed.
  • the amount of data generated by the compression process varies greatly depending on the degree of complexity of the image to be compressed.
  • the amount of transmission data per unit time specifically, the amount of transmission bits per unit time (bps) changes greatly with time.
  • the data transmission rate changes with time as shown in the graph of FIG.
  • FIG. 5 is a graph in which time is plotted on the horizontal axis and data transmission rate (bps) is plotted on the vertical axis.
  • the network delay fluctuation jitter or the like
  • delay fluctuations such as jitter occur, it becomes difficult to accurately execute the synchronization process with the transmission / reception of the synchronization packet described above, and there is a problem that it takes a long time to achieve stable synchronization. It will be.
  • Frequency difference (drift) (t12 (M) ⁇ t11 (M)) ⁇ (t22 (S) ⁇ t21 (S)) (Equation 1)
  • FIG. 6 corresponds to a diagram in which only steps S101 to S104 of the sequence diagram of FIG. 3 described above are extracted.
  • T12 (M) ⁇ t11 (M)) ⁇ m corresponds to the transmission interval of the synchronization message in the master.
  • FIG. 7 is a diagram for explaining a change in the packet reception interval on the slave side due to a communication delay when the master transmits a synchronization message to the slave at equal intervals ( ⁇ m). Time elapses from left to right, and the master transmits a synchronization packet to the slave at equal intervals ( ⁇ m).
  • This slave packet reception interval ⁇ sa contains almost no delay variation.
  • the slave packet reception interval ⁇ sb at this time becomes a larger value than the slave packet reception interval ⁇ sa measured in FIG. That is, ⁇ sb> ⁇ sa The above relationship is established.
  • the packet reception interval on the slave side may change greatly due to fluctuations in communication delay between the master and slave.
  • the frequency deviation can be accurately corrected by applying the measurement data ( ⁇ m ⁇ s).
  • the network delay varies as described with reference to FIG. Since the measurement data ( ⁇ m ⁇ s) itself fluctuates, it is impossible to correct the frequency deviation correctly.
  • LPF low-pass filter
  • a process that suppresses pulse noise by applying a median filter Or when a big gap is contained in a measurement result, processing which judges as noise and excludes from data applied to frequency control etc. is performed.
  • FIG. 8 shows a configuration example for selecting the frequency difference between the master clock (Mclk) and the slave clock (Sclk), that is, the measurement data applied to control the frequency deviation, that is, the frequency difference data ( ⁇ m ⁇ s).
  • the configuration shown in FIG. 8 is set in, for example, the data processing unit 123 of the slave device 120 shown in FIG.
  • the slave device 120 executes synchronization processing by transmitting and receiving a synchronization packet such as a synchronization message (Sync) or a delay request (DelayRequest) message with the master device 110. To do.
  • a synchronization packet such as a synchronization message (Sync) or a delay request (DelayRequest) message with the master device 110.
  • Sync synchronization message
  • DelayRequest delay request
  • the data processing unit 123 of the slave device 120 performs the frequency difference (drift) between the master clock (Mclk) and the slave clock (Sclk) and the phase difference (offset) according to the calculation formulas (formula 1) and (formula 2) described above. ) And a correction signal is generated based on the calculation result.
  • the correction signal is input to the counter 122, and the count value generated based on the slave clock (Sclk) is controlled to execute the synchronization process.
  • the configuration shown in FIG. 8 is for selecting measurement data to be applied to control the frequency difference between the master clock (Mclk) and the slave clock (Sclk), that is, frequency deviation, that is, frequency difference data ( ⁇ m ⁇ s). This is the circuit configuration.
  • the measurement signal detector 210 analyzes the difference between the packet transmission interval ( ⁇ m) of the communication partner device (master) and the packet reception interval ( ⁇ s) of the own device (slave) by analyzing the transmission / reception packet between the master slave and the measurement signal ( ⁇ m ⁇ s). That is, the frequency difference according to (Equation 1) described above is detected as a measurement signal using the transmission time and the reception time of two consecutive synchronization messages described above with reference to FIG. Specifically, a frequency difference according to the following equation is detected as a difference measurement signal.
  • the measurement signal detection unit 210 includes a packet analysis unit 211 that sequentially receives two continuous synchronization messages, a delay unit 212, and a subtraction unit 213. With these configurations, the measurement signal ( ⁇ m ⁇ s) 251, that is, the frequency difference according to the above (Formula 1) is output as the output of the subtracting unit 213. However, the measurement signal ( ⁇ m ⁇ s) 251 includes a delay amount that varies between the master and the slave, and also includes a measurement signal that is ineligible as control data.
  • the noise detection unit 220 determines whether the measurement signal output from the measurement signal detection unit 210 is appropriate, that is, whether the measurement signal is applicable to frequency shift control.
  • the noise detector 220 receives the measurement signal ( ⁇ m ⁇ s) 251 output from the measurement signal detector, and first the absolute value calculator 221 calculates the absolute value of the measurement signal 251. Further, the calculated absolute value is input to the threshold value comparison unit 222, and the threshold value comparison unit 222 compares the calculated absolute value of the measurement signal with a predetermined threshold value.
  • the noise detection unit 220 controls the switch 231 to output the non-control signal (0) to the frequency shift control unit 260 instead of the measurement signal ( ⁇ m ⁇ s).
  • the noise detection unit 220 determines that the absolute value of the measurement signal is not greater than the predetermined threshold value and is equal to or less than the threshold value, the measurement signal is appropriate as control data. judge. In this case, the noise detection unit 220 controls the switch 231 and outputs the measurement signal ( ⁇ m ⁇ s) to the frequency deviation control unit 260.
  • the measurement signal output to the frequency deviation control unit 260 is only the measurement signal 253 shown in the figure, that is, the selected measurement signal with a small delay variation, and the frequency deviation control unit 260 has a measurement signal with a small delay variation amount. It is possible to perform control using only stable frequency difference ( ⁇ m ⁇ s) data.
  • the control is interrupted for a certain period, and the frequency deviation between the master and slave may become larger due to the prolonged input stop period of the measurement signal.
  • the configuration shown in FIG. 8 When the configuration shown in FIG. 8 is applied, there arises a problem that, for example, at the time of starting the time adjustment between the master and the slave, it takes a long time to become operable. Also, when used in a network with a lot of disturbances, the probability that an effective measurement result with little delay can be obtained may be extremely reduced, and frequency control may become impossible. In order to avoid this, for example, it is possible to handle the threshold value applied in the noise detection unit 220 softly. However, if such processing is performed, the influence of disturbance cannot be removed, and stable frequency control is possible. Cause the problem of being unable to.
  • Example of frequency control processing using measurement data selected according to delay variation (Example 1)
  • Example 1 Example of frequency control processing using measurement data selected according to delay variation (Example 1)
  • the first embodiment described below is an example of frequency control processing to which measurement data selected according to the delay variation amount is applied.
  • FIG. 9 is a diagram illustrating a configuration example of a data processing unit that executes frequency control according to the first embodiment of the present disclosure.
  • the frequency difference between the master clock (Mclk) and the slave clock (Sclk) that is, the measurement data applied to control the frequency deviation, that is, the frequency difference data ( ⁇ m ⁇ s) is selected and selected.
  • An example of a circuit configuration for performing frequency control by applying only measurement data ( ⁇ m ⁇ s) is shown.
  • the circuit shown in FIG. 9 is configured in, for example, the data processing unit 123 of the slave device 120 shown in FIG.
  • the slave device 120 executes synchronization processing by transmitting and receiving a synchronization packet such as a synchronization message (Sync) or a delay request (DelayRequest) message with the master device 110. To do.
  • a synchronization packet such as a synchronization message (Sync) or a delay request (DelayRequest) message with the master device 110.
  • Sync synchronization message
  • DelayRequest delay request
  • the data processing unit 123 of the slave device 120 performs the frequency difference (drift) between the master clock (Mclk) and the slave clock (Sclk) and the phase difference (offset) according to the calculation formulas (formula 1) and (formula 2) described above. ) And a correction signal is generated based on the calculation result.
  • the correction signal is input to the counter 122, and the count value generated based on the slave clock (Sclk) is controlled to execute the synchronization process.
  • FIG. 9 shows the frequency difference between the master clock (Mclk) and the slave clock (Sclk), that is, the measurement data to be applied to execute the control of the frequency deviation, that is, the frequency difference data ( ⁇ m ⁇ s), and the selected frequency. It is a figure which shows the structure which performs frequency control by applying only difference data ((DELTA) m- (DELTA) s).
  • the measurement signal detector 300 analyzes the difference between the packet transmission interval ( ⁇ m) of the communication partner device (master) and the packet reception interval ( ⁇ s) of the own device (slave) by analyzing the transmission / reception packet between the master and slave. ⁇ m ⁇ s). That is, the frequency difference according to (Equation 1) described above is detected as a measurement signal using the transmission time and the reception time of two consecutive synchronization messages described above with reference to FIG. Specifically, a frequency difference according to the following equation is detected as a difference measurement signal.
  • the measurement signal detection unit 300 has the same configuration as the measurement signal detection unit 210 described above with reference to FIG. That is, the packet analysis unit 301, the delay unit 302, and the subtraction unit 303 that sequentially receive two consecutive synchronized messages are configured. With these configurations, the measurement signal ( ⁇ m ⁇ s) 371, that is, the frequency difference according to the above (Formula 1) is output as the output of the subtracting unit 303. However, the measurement signal ( ⁇ m ⁇ s) 371 includes a delay amount that fluctuates between the master and the slave, and includes a measurement signal that is ineligible as control data.
  • the noise detector 320 determines whether the measurement signal output from the measurement signal detector 300 is appropriate. In the configuration described above with reference to FIG. 8, the output from the measurement signal detection unit 210 is output to the noise detection unit 220 as it is.
  • the frequency change prediction value estimated by the frequency change prediction unit 340 from the measurement signal output from the measurement signal detection unit 300 is obtained as a value obtained by subtracting by the subtraction unit 344.
  • the noise detection unit 320 inputs the calculated “delay variation amount”, the absolute value calculation unit 321 calculates the absolute value of the “delay variation amount”, and the threshold value comparison unit 322 calculates the calculated delay variation amount.
  • the absolute value is compared with a preset threshold value, and a switch control signal 372 for controlling the setting of the switch 331 according to the comparison result is generated and output, and the setting of the switch 331 is controlled.
  • the noise detection unit 320 controls the switch 331 to output the non-control signal (0) to the frequency shift control unit 350 instead of the measurement signal ( ⁇ m ⁇ s).
  • the noise detection unit 320 determines that the absolute value of the delay variation amount is not greater than the predetermined threshold value and is equal to or less than the threshold value, the measurement signal ( ⁇ m ⁇ s) having the delay variation amount is determined. ) Is determined to be appropriate as control data. In this case, the noise detection unit 320 controls the switch 331 and outputs a measurement signal ( ⁇ m ⁇ s) to the frequency deviation control unit 350.
  • the measurement signal output to the frequency deviation control unit 350 is only the measurement signal 373 shown in the figure, that is, the selected measurement signal with little delay variation.
  • the frequency deviation control unit 350 can perform control using only stable frequency difference ( ⁇ m ⁇ s) data, which is a measurement signal with a small amount of delay variation.
  • the frequency change prediction unit 340 in the configuration of FIG. 9 includes a frequency shift calculation unit 341, a delay unit (z ⁇ 1 ) 342, and a subtraction unit 343.
  • the frequency shift calculation unit 341 receives the output of the loop filter 351 of the frequency shift control unit 350.
  • the loop filter 351 of the frequency deviation control unit 350 inputs the frequency difference ( ⁇ m ⁇ s) signal as the control measurement signal 373 selected as the control signal from the measurement signal 371 and receives the data that becomes the VCO control value of the slave counter 360. Is output. Specifically, a step value indicating the frequency difference between the master and slave, for example, a digital value of 0000 to ffff is output.
  • the loop filter 351 is constituted by, for example, a low pass filter.
  • the frequency deviation calculation unit 341 of the frequency change prediction unit 340 calculates the number of steps (Step) indicating the frequency difference between the master and slave output from the loop filter 351 of the frequency deviation control unit 350 as a frequency deviation time, for example, nS (nanoseconds). Convert to unit frequency offset time.
  • the frequency shift time calculated by the frequency shift calculation unit 341 is output to the delay unit 342 and the subtraction unit 343.
  • the subtraction unit 343 calculates a difference between the latest frequency shift time calculated by the frequency shift calculation unit 341 and the previous frequency shift time. This difference corresponds to a change in frequency between consecutive measurement data. That is, it corresponds to the value of the frequency change excluding the delay variation between the measurement data, that is, the “frequency change amount”.
  • the “frequency change amount” output from the subtraction unit 343 of the frequency change prediction unit 340 is output to the subtraction unit 344.
  • the subtraction unit 344 subtracts the “frequency change amount” output from the frequency change prediction unit 340 from the “measurement signal ( ⁇ m ⁇ s)” that is the output of the measurement signal detection unit 300. By the subtraction processing of the subtracting unit 344, the “delay variation amount” is calculated, and the calculated “delay variation amount” is input to the noise detection unit 320.
  • the subtraction unit 344 calculates the “delay variation amount” according to the following calculation formula.
  • Delay variation (measurement signal)-(frequency variation)
  • the measurement signal is a measurement signal ( ⁇ m ⁇ s) output from the measurement signal detector 300
  • the frequency change amount is a frequency change amount output from the frequency change prediction unit 340, It is.
  • the “delay variation amount” calculated by the subtraction unit 344 is input to the noise detection unit 320.
  • the noise detection unit 320 calculates the absolute value of the “delay variation amount” in the absolute value calculation unit 321, and compares the calculated delay variation amount absolute value with a preset threshold value in the threshold value comparison unit 322. Then, a switch control signal 372 for controlling the setting of the switch 331 is generated and output according to the comparison result, and the setting of the switch 331 is controlled.
  • the noise detection unit 320 controls the switch 331 to output the non-control signal (0) to the frequency shift control unit 350 instead of the measurement signal ( ⁇ m ⁇ s).
  • the noise detection unit 320 determines that the absolute value of the delay variation amount is not larger than a predetermined threshold value, the measurement signal ( ⁇ m ⁇ s) having the delay variation amount is appropriate as control data. Judge that there is. In this case, the noise detection unit 320 controls the switch 331 and outputs a measurement signal ( ⁇ m ⁇ s) to the frequency deviation control unit 350.
  • the measurement signal output to the frequency deviation control unit 350 is only the measurement signal 373 shown in the figure, that is, the selected measurement signal with a small delay variation, and the frequency deviation control unit 350 has a measurement signal with a small delay variation amount. It is possible to perform control using a stable frequency difference ( ⁇ m ⁇ s).
  • a loop filter 351, a DAC (Digital Analog Converter) 352, and a VCO (Voltage Controlled Oscillator) 353 are shown as the configuration of the frequency deviation control unit 350.
  • the loop filter 351 outputs the output from the switch 331, that is, (A) a selected measurement signal ( ⁇ m ⁇ s) with little delay variation; (B) Non-control signal (0) Enter one of these.
  • Step step number data corresponding to the frequency difference ( ⁇ m ⁇ s) to generate DAC ( (Digital Analog Converter) 352.
  • the step number data indicating the frequency difference ( ⁇ m ⁇ s) is converted into an analog value by a DAC (Digital Analog Converter) 352, and the converted value is input as a control voltage for a VCO (Voltage Controlled Oscillator) 353.
  • VCO Voltage Controlled Oscillator
  • the slave counter 360 corresponds to the counter 122 of the slave device 120 shown in FIG. By controlling the slave counter 360 by the output of the VCO 353, the frequency of the counter value output from the slave counter 360 is controlled to approach the master frequency.
  • the noise detection unit 320 compares the delay variation amount with a threshold value, and when the delay variation amount is larger than the threshold value, outputs a non-control signal to the frequency deviation control unit 350, When the delay variation is equal to or less than the threshold value, the measurement signal ( ⁇ m ⁇ s) is output to the frequency deviation control unit 350.
  • the measurement signal ( ⁇ m ⁇ s) is sent to the frequency deviation control unit 350. Output and frequency control based on the measurement signal is performed.
  • the input of the measurement signal ( ⁇ m ⁇ s) to the frequency deviation control unit 260 is long-term. Will be interrupted.
  • the possibility of such a long-term interruption of measurement signal input is reduced. Therefore, it is possible to prevent a situation in which frequency control is not performed over a long period of time.
  • Embodiment in which frequency control corresponding to frequency variation of master is executed (second embodiment)]
  • the frequency change prediction value calculated by the frequency change prediction unit 340 shown in FIG. The value does not correspond. That is, Frequency difference between master and slave ⁇ Predicted frequency change
  • the above formula does not hold. If the above equation does not hold, correct frequency control may not be executed even if the configuration shown in FIG. 9 is applied.
  • a change in frequency on the master side occurs due to, for example, switching of the reference video phase during video transmission.
  • the above equation does not hold.
  • the embodiment described below is an embodiment that enables optimum frequency control even in the case where the frequency of the master changes in this way.
  • FIG. 10 shows an example of a communication sequence between the master and the slave in this embodiment.
  • the processing in steps S101 to S108 in the communication sequence shown in FIG. 10 is the same processing as the clock synchronization processing sequence between the master device 110 and the slave device 120 described above with reference to FIG.
  • the master device 110 transmits a frequency change notification message (announce message) indicating that the master frequency has changed to the slave device 120 in step S109.
  • the slave device 120 receives the frequency change notification message (announce message) transmitted from the master device 110 in step S110, the slave device 120 executes processing for controlling the output of the frequency change prediction unit.
  • FIG. 11 is a diagram illustrating a configuration example of a data processing unit that executes frequency control according to the second embodiment of the present disclosure.
  • FIG. 11 shows the frequency difference data ( ⁇ m ⁇ ) applied to execute the control of the frequency difference between the master clock (Mclk) and the slave clock (Sclk), that is, the frequency deviation, as in FIGS.
  • An example of a circuit configuration in which ⁇ s) is selected and frequency control is executed by applying only the selected frequency difference data ( ⁇ m ⁇ s) is shown.
  • the circuit shown in FIG. 11 is configured in, for example, the data processing unit 123 of the slave device 120 shown in FIG.
  • a switch 544 is set in the frequency change prediction unit 540 shown in FIG. By switching the switch 544, the output of the frequency change prediction unit 540 is controlled to output one of the following two.
  • the frequency change prediction unit 540 selectively outputs one of the above (a) and (b) to the subtraction unit 545.
  • the switch 544 is controlled by a processing control signal 572 output from a control signal output unit (not shown).
  • the control signal output unit receives the frequency change notification message (announce message) from the master described in steps S109 to S110 of the sequence diagram shown in FIG. 10, it outputs the processing control signal 572 to the frequency change prediction unit 540.
  • the switch 544 is set to the non-control signal (0) output side. Thereafter, after a predetermined time has elapsed, the switch 544 is returned again, and the frequency change amount generated by the frequency change prediction unit 540 is set to be output.
  • the frequency change amount generated by the frequency change prediction unit 540 includes the influence of the master frequency change, and it is not appropriate to determine whether or not to execute the control with this value.
  • the frequency change amount calculated by the frequency change prediction unit 540 is temporarily not applied when there is a frequency change in the master. During this period, as described above with reference to FIG. 8, control using measurement data is performed.
  • control according to the configuration shown in FIG. (1) Immediately after the master frequency change occurs, control according to the configuration shown in FIG. (2) During a period when there is no frequency change of the master, control according to the configuration shown in FIG. 9 is executed.
  • the two controls (1) and (2) are appropriately switched and executed.
  • the measurement signal detection unit 500 analyzes the difference between the packet transmission interval ( ⁇ m) of the communication partner device (master) and the packet reception interval ( ⁇ s) of the own device (slave) by analyzing the transmission / reception packet between the master slave and the measurement signal ( ⁇ m ⁇ s). That is, the frequency difference according to (Equation 1) described above is detected as a measurement signal using the transmission time and the reception time of two consecutive synchronization messages described above with reference to FIG. Specifically, a frequency difference according to the following equation is detected as a difference measurement signal.
  • the measurement signal detection unit 500 has the same configuration as the measurement signal detection unit 300 described above with reference to FIG. That is, the packet analysis unit 501 sequentially receives two consecutive synchronized messages, a delay unit 502, and a subtraction unit 503. With these configurations, the measurement signal ( ⁇ m ⁇ s) 571, that is, the frequency difference according to the above (Formula 1) is output as the output of the subtracting unit 503. However, the measurement signal ( ⁇ m ⁇ s) 571 includes a variable delay amount between the master and the slave, and also includes a measurement signal that is ineligible as control data.
  • the noise detector 520 determines whether the measurement signal output from the measurement signal detector 500 is appropriate. In the configuration shown in FIG. 11 as well, the frequency change prediction value estimated by the frequency change prediction unit 540 is subtracted by the subtraction unit 545 from the measurement signal output from the measurement signal detection unit 500, similarly to the configuration shown in FIG. The calculated value, that is, the “delay variation amount” is calculated, and the calculated “delay variation amount” is input to the noise detection unit 520.
  • one of the following two is selectively output to the subtraction unit 545.
  • the frequency change prediction unit 540 selectively outputs one of the above (a) and (b) to the subtraction unit 545 under the control of the switch 544.
  • the switch 544 is controlled by a processing control signal 572 output from a control signal output unit (not shown).
  • a control signal output unit sets the switch 544 to the non-control signal (0) output side when receiving a frequency change notification message (announce message) from the master, as shown in step S110 of the sequence diagram shown in FIG. To do. Thereafter, after a predetermined time has elapsed, the switch 544 is returned again, and the frequency change amount generated by the frequency change prediction unit 540 is set to be output. In other words, upon receiving a notification that there has been a frequency change in the master, the output of the frequency change amount generated by the frequency change prediction unit 540 is once stopped.
  • the noise detection unit 520 immediately after the frequency change in the master via the subtraction unit 545, (Measurement signal)-(Non-control signal (0)) The above signal is output.
  • the noise detection unit 520 performs a process similar to the process described above with reference to FIG.
  • the noise detection unit 520 is provided with a subtraction unit 545. (Measurement signal)-(Frequency change) The above signal is output. In this case, the noise detection unit 520 performs a process similar to the process described above with reference to FIG.
  • the noise detection unit 320 selectively executes the following two processes (Processes 1 and 2) in accordance with the process control signal 572.
  • Process 1 First noise detection process in case of immediately after frequency change in master
  • Process 2 Second noise detection process in a period other than immediately after the frequency change in the master
  • the noise detection unit 520 controls the switch 531 to output a non-control signal (0) to the frequency shift control unit 550 instead of the measurement signal ( ⁇ m ⁇ s).
  • the noise detection unit 520 determines that the absolute value of the measurement signal is not greater than the predetermined threshold value a but less than the threshold value, the measurement signal is appropriate as control data. Is determined. In this case, the noise detection unit 520 controls the switch 531 and outputs the measurement signal ( ⁇ m ⁇ s) to the frequency deviation control unit 550.
  • the measurement signal output to the frequency deviation control unit 550 is only the measurement signal 574 shown in the figure, that is, the selected measurement signal with little delay variation, and the frequency deviation control unit 550 has a measurement signal with a small amount of delay variation. It is possible to perform control using a stable frequency difference ( ⁇ m ⁇ s).
  • the noise detection unit 520 receives the “delay variation amount” estimated by the frequency change prediction unit 540, the absolute value calculation unit 521 calculates the absolute value of the “delay variation amount”, and the threshold value comparison unit 522 The calculated absolute value of delay variation is compared with a preset threshold value b, and a switch control signal 573 for controlling the setting of the switch 531 is generated and output according to the comparison result, and the setting of the switch 531 is controlled. To do.
  • the noise detection unit 520 controls the switch 531 to output a non-control signal (0) to the frequency shift control unit 550 instead of the measurement signal ( ⁇ m ⁇ s).
  • the noise detection unit 520 determines that the absolute value of the delay variation amount is not greater than the predetermined threshold value and is equal to or less than the threshold value, the measurement signal ( ⁇ m ⁇ s) having the delay variation amount is determined. ) Is determined to be appropriate as control data. In this case, the noise detection unit 520 controls the switch 531 and outputs the measurement signal ( ⁇ m ⁇ s) to the frequency deviation control unit 550.
  • the measurement signal output to the frequency deviation control unit 550 is only the measurement signal 574 shown in the figure, that is, the selected measurement signal with little delay variation, and the frequency deviation control unit 550 has a measurement signal with a small amount of delay variation. It is possible to perform control using a stable frequency difference ( ⁇ m ⁇ s).
  • a loop filter 551 As the configuration of the frequency deviation control unit 550, a loop filter 551, a DAC (Digital Analog Converter) 552, and a VCO (Voltage Controlled Oscillator) 553 are shown as in FIG.
  • the loop filter 551 outputs the output from the switch 531, that is, (A) a selected measurement signal ( ⁇ m ⁇ s) with little delay variation; (B) Non-control signal (0) Enter one of these.
  • the loop filter 551 When a selected measurement signal ( ⁇ m ⁇ s) with little delay variation is input, the loop filter 551 generates step number (Step) data corresponding to the frequency difference ( ⁇ m ⁇ s) to generate DAC ( (Digital Analog Converter) 552.
  • the step number data indicating the frequency difference ( ⁇ m ⁇ s) is converted into an analog value in a DAC (Digital Analog Converter) 552, and the converted value is input as a control voltage for a VCO (Voltage Controlled Oscillator) 553.
  • the VCO 553 outputs an output signal having a predetermined frequency corresponding to the control voltage to the slave counter 560 to adjust the counter output.
  • the slave counter 560 corresponds to the counter 122 of the slave device 120 shown in FIG.
  • the frequency of the counter value output from the slave counter 560 is controlled so as to approach the master frequency.
  • the noise detection unit 520 (1) Immediately after the master frequency change occurs, control according to the configuration shown in FIG. (2) During a period when there is no frequency change of the master, control according to the configuration shown in FIG. 9 is executed. These two controls (1) and (2) are appropriately switched and executed.
  • the measurement signal ( ⁇ m ⁇ s) is output to the frequency deviation control unit only when the measurement signal ( ⁇ m ⁇ s) is equal to or less than the predetermined threshold value a. Take control. on the other hand, (2) During a period in which there is no frequency change of the master, the measurement signal ( ⁇ m ⁇ s) is output to the frequency deviation control unit only when the delay variation is equal to or less than the predetermined threshold value b, and the frequency control is performed. Such selective control is executed.
  • This process makes it possible to perform accurate frequency control without performing erroneous control when frequency fluctuation on the master side occurs.
  • the technology disclosed in this specification can take the following configurations.
  • the data processing unit In the clock synchronization process with synchronous packet transmission / reception with the communication partner device, the difference between the packet transmission interval ( ⁇ m) of the communication partner device and the packet reception interval ( ⁇ s) of the own device is measured by analyzing the transmission / reception packet.
  • a noise detection unit that selects a measurement signal to be applied to frequency shift control based on a delay variation obtained by subtracting a frequency change from the measurement signal;
  • a communication device having a frequency deviation control unit that inputs a measurement signal selected by the noise detection unit and corrects a frequency deviation between the device itself and a communication partner device.
  • the noise detection unit compares the absolute value calculation unit that calculates the absolute value of the delay variation amount, the absolute value of the delay variation amount calculated by the absolute value calculation unit, and a predetermined threshold value.
  • a threshold comparison unit which outputs a measurement signal whose delay variation absolute value is equal to or less than the threshold to the frequency shift control unit as a measurement signal to be applied to frequency shift control;
  • the communication device according to (1), wherein a measurement signal whose value is larger than the threshold value is stopped as an output to the frequency deviation control unit as a measurement signal not applied to frequency deviation control.
  • the data processing unit includes a frequency change prediction unit that estimates a frequency change amount between consecutive received packets, and a frequency change amount estimated by the frequency change prediction unit based on a measurement signal detected by the measurement signal detection unit.
  • the communication device according to (1) or (2), further including a subtracting unit that subtracts the delay variation amount and outputs the delay variation amount, wherein the noise detection unit inputs the delay variation amount output from the subtraction unit.
  • the frequency change prediction unit feeds back a VCO (Voltage Controlled Oscillator) control signal that outputs a frequency control signal in the frequency shift control unit, and based on the feedback signal, a frequency between consecutive received packets
  • VCO Voltage Controlled Oscillator
  • the frequency deviation control unit receives the measurement signal and outputs a digital value as the VCO control signal, and a digital-analog converter (DAC) that converts the digital value of the loop filter into an analog value
  • DAC digital-analog converter
  • a digital analog converter and a VCO that inputs the output of the digital-analog converter (DAC) and outputs a counter control signal
  • the frequency change prediction unit feedback-inputs the output of the loop filter
  • the noise detection unit inputs the measurement signal output from the measurement signal detection unit, and the absolute value of the measurement signal is defined in advance.
  • the noise detection unit outputs a measurement signal whose absolute value of the measurement signal is equal to or less than the second threshold value to the frequency shift control unit as a measurement signal applied to frequency shift control, and the measurement signal As for the measurement signal whose absolute value is greater than the second threshold value, the output to the frequency deviation control unit is stopped as a measurement signal not applied to frequency deviation control.
  • a first communication device A second communication device that communicates with the first communication device;
  • the first communication device is A data processing unit that performs clock synchronization processing between the first communication device and the second communication device;
  • a communication unit that executes communication with the second communication device;
  • the data processing unit During clock synchronization processing involving synchronous packet transmission / reception with the second communication device, by analyzing the transmission / reception packet, the packet transmission interval ( ⁇ m) of the second communication device and the packet reception interval ( A measurement signal detector that calculates a difference of ⁇ s) as a measurement signal ( ⁇ m ⁇ s);
  • a noise detection unit that selects a measurement signal to be applied to frequency shift control based on a delay variation obtained by subtracting a frequency change from the measurement signal;
  • a communication system including a frequency deviation control unit that inputs a measurement signal selected by the noise detection unit and corrects a frequency deviation between the first communication device and the second communication device.
  • the configuration of the present disclosure includes a method of processing executed in the above-described apparatus and system and a program for executing the processing.
  • the series of processes described in the specification can be executed by hardware, software, or a combined configuration of both.
  • the program recording the processing sequence is installed in a memory in a computer incorporated in dedicated hardware and executed, or the program is executed on a general-purpose computer capable of executing various processing. It can be installed and run.
  • the program can be recorded in advance on a recording medium.
  • the program can be received via a network such as a LAN (Local Area Network) or the Internet and installed on a recording medium such as a built-in hard disk.
  • the various processes described in the specification are not only executed in time series according to the description, but may be executed in parallel or individually according to the processing capability of the apparatus that executes the processes or as necessary.
  • the system is a logical set configuration of a plurality of devices, and the devices of each configuration are not limited to being in the same casing.
  • the data processing unit includes a data processing unit that performs clock synchronization processing between the own device and the communication partner device, and a communication unit that performs communication with the communication partner device.
  • the data processing unit is synchronized with the communication partner device.
  • the difference between the packet transmission interval ( ⁇ m) of the communication partner device and the packet reception interval ( ⁇ s) of the own device is calculated as a measurement signal ( ⁇ m ⁇ s) by analyzing the transmission / reception packet.
  • the measurement signal to be applied to the frequency shift control is selected based on the delay fluctuation amount obtained by subtracting the frequency change from the measurement signal.
  • a measurement signal having a delay variation amount larger than a specified threshold value is determined to be unsuitable for control, and only a measurement signal having a delay variation amount equal to or less than the defined threshold value is selected to execute frequency shift control.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

通信装置間の高精度な周波数ずれ制御を実現する。自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、通信相手装置との通信を実行する通信部を有し、データ処理部は、通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する。さらに、測定信号から周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択する。具体的には、遅延変動量が規定しきい値より大きな測定信号は制御に不適と判定し、遅延変動量が規定しきい値以下の測定信号のみを選択して周波数ずれ制御を実行する。

Description

通信装置、通信システム、および同期処理方法、並びにプログラム
 本開示は、通信装置、通信システム、および同期処理方法、並びにプログラムに関する。特にネットワーク接続された複数装置間でのクロック同期処理を行なう通信装置、通信システム、および同期処理方法、並びにプログラムに関する。
 ネットワークを介した通信を行い、通信データに対する処理を実行する場合などに通信装置間での同期処理が必要となる場合がある。
 例えば、テレビ放送用のコンテンツを生成する場合、複数の異なる位置に配置した複数のビデオカメラで撮影された画像を、ネットワークを介して編集スタジオに送信し、編集スタジオの編集装置で編集する場合などにおいて、カメラを含む各通信装置間での同期処理が必要となる。編集スタジオの編集装置は、複数のカメラから受信する複数の撮影画像から1つの画像を選択し、選択画像を順次切り替えて放送用コンテンツを生成する。
 このような編集処理において、各カメラにおいて個別に撮影された各画像がどのタイミングで撮影された画像であるかを正確に判別することが必要となる。各カメラの撮影時間が正確に把握できないと、カメラ画像の切り替えの際などに、動きのつながらない画像が放送画像として出力されてしまうといった事態が発生し得る。
 多くの場合、各カメラの撮影画像には撮影時刻などを示すタイムスタンプが設定され、編集装置はタイムスタンプを参照した編集処理を行なう。
 しかし、このタイムスタンプは、ネットワーク接続された各装置に内蔵されたクロックからのクロック信号を利用して設定されるものであり、ネットワーク接続された装置のクロック信号の位相や周波数にずれがあると、個々の装置の設定するタイムスタンプにずれが発生してしまう。
 このようなネットワーク接続機器間のクロック信号のずれを修正するため、ネットワーク接続機器間で同期パケットを送受信したクロック同期処理が行なわれる。
 例えば、イーサネット(登録商標)などのパケット伝送網で接続された複数の通信装置間での同期処理について開示した従来技術として特許文献1(特開2010-190635号公報)がある。
 特許文献1は、同期処理を実行するマスタ装置とスレーブ装置間で、同期パケットを送受信し、パケットに記録されたパケット送信時刻情報や、パケットの受信時刻情報を適用した解析を実行してマスタスレーブ間のクロック同期処理を行なう構成を開示している。
 しかし、映像信号のような高速で大容量のデータ格納パケットと、上述の同期処理用の同期パケットを、同一ネットワークを利用して送受信する、いわゆるクロストラフィック構成では、伝送負荷や輻輳等に起因するネットワーク遅延が発生する場合がある。
 このようなネットワーク遅延は、マスタからスレーブへ向かうパケットの『行き』方向、あるいはスレーブからマスタへ向かうパケットの『帰り』方向、あるいは、その両方向である『往復』方向、様々な通信過程で発生し得る。
 大きな遅延の発生した同期パケットを利用して同期処理を行なうと、誤った処理が行われる可能性があり、高精度な同期処理が困難になるという問題がある。
特開2010-190635号公報
 本開示は、例えば上記問題点に鑑みてなされたものであり、ネットワーク遅延の発生する通信状況においても、精度の高いクロック同期処理を実行可能とした通信装置、通信システム、および同期処理方法、並びにプログラムを提供することを目的とする。
 本開示の第1の側面は、
 自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、
 前記通信相手装置との通信を実行する通信部を有し、
 前記データ処理部は、
 前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出部と、
 前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出部と、
 前記ノイズ検出部によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御部を有する通信装置にある。
 さらに、本開示の通信装置の一実施態様において、前記ノイズ検出部は、前記遅延変動量の絶対値を算出する絶対値算出部と、前記絶対値算出部の算出した遅延変動量絶対値と、予め規定したしきい値とを比較するしきい値比較部を有し、前記遅延変動量絶対値が前記しきい値以下である測定信号を、周波数ずれ制御に適用する測定信号として前記周波数ずれ制御部に出力し、前記遅延変動量絶対値が前記しきい値より大である測定信号については、周波数ずれ制御に適用しない測定信号として、前記周波数ずれ制御部に対する出力を停止する。
 さらに、本開示の通信装置の一実施態様において、前記データ処理部は、連続する受信パケット間の周波数変化量を推定する周波数変化予測部と、前記測定信号検出部の検出した測定信号から、前記周波数変化予測部の推定した周波数変化量を減算して前記遅延変動量を出力する減算部を有し、前記ノイズ検出部は、前記減算部の出力する遅延変動量を入力する。
 さらに、本開示の通信装置の一実施態様において、前記周波数変化予測部は、前記周波数ずれ制御部において周波数制御信号を出力するVCO(Voltage Controlled Oscillator)制御用信号をフィードバック入力し、該フィードバック信号に基づいて、連続する受信パケット間の周波数変化を推定する。
 さらに、本開示の通信装置の一実施態様において、前記周波数ずれ制御部は、前記測定信号を入力して前記VCO制御用信号としてのデジタル値を出力するループフィルタと、前記ループフィルタのデジタル値をアナログ値に変換するデジタルアナログコンバータ(DAC:Digital Analog Convertor)と、前記デジタルアナログコンバータ(DAC)の出力を入力してカウンタ制御用信号を出力するVCOを有し、前記周波数変化予測部は、前記ループフィルタの出力をフィードバック入力する。
 さらに、本開示の通信装置の一実施態様において、前記周波数変化予測部は、前記通信相手装置における周波数変化通知の受信に応じて、前記周波数変化量の出力を停止する。
 さらに、本開示の通信装置の一実施態様において、前記ノイズ検出部は、前記周波数変化予測部からの周波数変化量の出力停止時には、前記測定信号検出部から出力される測定信号を入力し、該測定信号の絶対値と、予め規定した第2しきい値との比較を実行して、比較結果に応じて測定信号の前記周波数ずれ制御部に対する選択出力を実行する。
 さらに、本開示の通信装置の一実施態様において、前記ノイズ検出部は、前記測定信号の絶対値が前記第2しきい値以下である測定信号を、周波数ずれ制御に適用する測定信号として前記周波数ずれ制御部に出力し、前記測定信号の絶対値が前記第2しきい値より大である測定信号については、周波数ずれ制御に適用しない測定信号として、前記周波数ずれ制御部に対する出力を停止する。
 さらに、本開示の第2の側面は、
 第1通信装置と、
 前記第1通信装置と通信を実行する第2通信装置を有し、
 前記第1通信装置は、
 前記第1通信装置と前記第2通信装置とのクロック同期処理を実行するデータ処理部と、
 前記前記第2通信装置との通信を実行する通信部を有し、
 前記データ処理部は、
 前記第2通信装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、前記第2通信装置のパケット送信間隔(Δm)と、自装置である第1通信装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出部と、
 前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出部と、
 前記ノイズ検出部によって選択された測定信号を入力して、第1通信装置と第2通信装置間の周波数ずれを修正する周波数ずれ制御部を有する通信システムにある。
 さらに、本開示の第3の側面は、
 通信装置においてクロック位相同期処理を実行する同期処理方法であり、
 前記通信装置は、自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、前記通信相手装置との通信を実行する通信部を有し、
 前記データ処理部が、
 前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出処理と、
 前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出処理と、
 前記ノイズ検出処理によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御処理を実行する同期処理方法にある。
 さらに、本開示の第4の側面は、
 通信装置においてクロック位相同期処理を実行させるプログラムであり、
 前記通信装置は、自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、前記通信相手装置との通信を実行する通信部を有し、
 前記プログラムは、前記データ処理部に、
 前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出処理と、
 前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出処理と、
 前記ノイズ検出処理によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御処理を実行させるプログラムにある。
 なお、本開示のプログラムは、例えば、様々なプログラム・コードを実行可能な情報処理装置やコンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体によって提供可能なプログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、情報処理装置やコンピュータ・システム上でプログラムに応じた処理が実現される。
 本開示のさらに他の目的、特徴や利点は、後述する本開示の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
 本開示の一実施例の構成によれば、通信装置間の高精度な周波数ずれ制御を実現する。
 具体的には、自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、通信相手装置との通信を実行する通信部を有し、データ処理部は、通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する。さらに、測定信号から周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択する。具体的には、遅延変動量が規定しきい値より大きな測定信号は制御に不適と判定し、遅延変動量が規定しきい値以下の測定信号のみを選択して周波数ずれ制御を実行する。
 これらの構成により、通信装置間の高精度な周波数ずれ制御が実現される。
クロック同期処理を実行する通信装置の構成と処理について説明する図である。 クロック同期処理の具体例について説明する図である。 通信装置間(マスタスレーブ間)で実行するクロック同期処理における通信シーケンスについて説明する図である。 マスタスレーブ間の通信パケットの遅延の揺らぎの例について説明する図である。 マスタスレーブ間の通信における伝送レートの時間遷移の例について説明する図である。 マスタスレーブ間で実行するクロック同期処理における通信シーケンスと周波数差の算出について説明する図である。 マスタスレーブ間の通信における周波数差測定と遅延変動の影響について説明する図である。 周波数ずれの制御に適用する測定データの選択処理を実行する構成例について説明する図である。 周波数ずれの制御に適用する測定データの選択処理と周波数ずれ制御を実行する実施例の構成について説明する図である。 マスタの周波数変化をスレーブに通知する処理を実行する通信シーケンスについて説明する図である。 周波数ずれの制御に適用する測定データの選択処理と周波数ずれ制御を実行する実施例の構成について説明する図である。
 以下、図面を参照しながら本開示の通信装置、通信システム、および同期処理方法、並びにプログラムの詳細について説明する。なお、説明は以下の項目に従って行う。
  1.同期パケットを利用したクロック同期処理の概要について
  2.ネットワーク通信における遅延と周波数制御の一般的構成例について
  3.遅延変動量に従って選択された測定データを適用した周波数制御処理例(実施例1)
  4.マスタの周波数変動に対応した周波数制御を実行する実施例(実施例2)
  5.本開示の構成のまとめ
  [1.同期パケットを利用したクロック同期処理の概要について]
 まず、同期パケットを利用したクロック同期処理の概要について説明する。
 以下では、同期パケットを利用したクロック同期処理の一例として、IEEE1588において規定されたクロック同期シーケンスについて説明する。
 図1は、クロック同期処理を行なう2つの装置としてのマスタ装置100とスレーブ装置200を示している。マスタ装置100とスレーブ装置200は非同期伝送網であるイーサネット(登録商標)等のIP通信網を介してパケットを送受信する。
 例えば、1つの具体例は、スレーブ装置200がビデオカメラであり、マスタ装置100がビデオカメラの画像を受信して編集処理を行なう編集装置である。
 マスタ装置110は、マスタクロック111、カウンタ112、データ処理部113、通信部114を有する。
 マスタクロック111は、マスタクロック信号(Mclk)115を生成し、生成したクロック信号をカウンタ112に出力する。
 カウンタ112は、マスタクロック111から入力するマスタクロック信号(Mclk)115に基づくカウンタ値を生成しデータ処理部113に出力する。
 データ処理部113は、カウンタ112の生成するカウンタ値を入力し、カウンタ値に基づいて様々なデータ処理を実行する。
 データ処理部113は、例えば、クロック同期処理のための処理、さらに、装置に応じた処理、例えばマスタ装置110がビデオカメラであれば、ビデオカメラ撮影データの取得処理や、カウンタの値に基づくタイムスタンプ設定処理などを実行する。
 また、マスタ装置110がビデオカメラであるスレーブ装置から受信するコンテンツを編集する編集装置であれば、コンテンツに設定されたタイムスタンプを利用したコンテンツ編集処理などを実行する。
 データ処理部113は、例えばプログラム実行機能を有するCPUやプログラムやデータ、各種パラメータ等を格納するメモリ等によって構成される。
 データ処理部113は、メモリから読み出したプログラムを実行して例えば以下に説明するクロック同期処理などを実行する。
 通信部114は、スレーブ装置120とのパケット送受信を実行する。
 スレーブ装置120は、スレーブクロック121、カウンタ122、データ処理部123、通信部124を有する。
 スレーブクロック121は、スレーブクロック信号(Sclk)125を生成し、生成したクロック信号をカウンタ122に出力する。
 カウンタ122は、スレーブクロック121から入力するスレーブクロック信号(Sclk)125に基づくカウンタ値を生成しデータ処理部123に出力する。
 データ処理部123は、カウンタ122の生成するカウンタ値を入力し、カウンタ値に基づいて様々なデータ処理を実行する。
 データ処理部123は、例えば、クロック同期処理のための処理、さらに、装置に応じた処理、例えばスレーブ装置120がビデオカメラであれば、ビデオカメラ撮影データの取得処理や、カウンタの値に基づくタイムスタンプ設定処理などを実行する。
 また、スレーブ装置120がビデオカメラであるスレーブ装置から受信するコンテンツを編集する編集装置であれば、コンテンツに設定されたタイムスタンプを利用したコンテンツ編集処理などを実行する。
 データ処理部123は、例えばプログラム実行機能を有するCPUやプログラムやデータ、各種パラメータ等を格納するメモリ等によって構成される。
 データ処理部123は、メモリから読み出したプログラムを実行して例えば以下に説明するクロック同期処理などを実行する。
 通信部124は、マスタ装置110とのパケット送受信を実行する。
 ここで、マスタ装置110のマスタクロック111の生成するクロック信号(Mclk)と、スレーブ装置120のスレーブクロック121の生成するクロック信号(Sclk)は、同期しているとは限らない。すなわち、一般的に、図2に示すように、周波数ずれや位相ずれが発生している、
 このような同期しないクロックを持つマスタ装置110とスレーブ装置120間で、データ通信を実行する場合、クロック同期処理を行なうことが必要となる場合がある。
 すなわち、上述したようなタイムスタンプに基づくデータ編集などを行う場合には、クロック同期が必要となる。
 クロック同期処理には、様々な手法があるが、例えば、IEEE1588において1つのクロック同期処理シーケンスが規定されている。
 以下、このIEEE1588のクロック同期処理シーケンスについて説明する。
 このIEEE1588シーケンスに従ったクロック同期においては、マスタ装置110は、スレーブ装置220に、PTP(Precision Time Protocol)メッセージを送信する。
 PTPメッセージは、例えばメッセージの送信時刻情報などを格納したメッセージパケットである。なお、この時刻情報は、例えばマスタ装置110のカウンタ112において設定されるカウンタ値を時間情報であるナノセコンド(ns:nano second)単位の値に変換した値が利用される。この変換処理のため、マスタ装置110のデータ処理部113は、カウンタ値をナノセコンド(ns)単位の時間情報値へ変換する機能を備えている。
 1単位の同期パケット送信処理において、マスタ装置110がスレーブ装置120に送信するPTPメッセージには、以下のメッセージが含まれる。
 同期化メッセージ(Sync)、
 遅延応答メッセージ(DelayResponse)、
 これらのメッセージである。
 同期化メッセージ(Sync)は、時刻同期化を行うための時刻情報を格納したメッセージである。マスタ装置110は、複数の同期化メッセージ(Sync)を連続して送信する。なお、先行する同期化メッセージ(Sync)に後続する同期化メッセージ(Sync)をフォローアップメッセージと呼ぶ場合もある。
 遅延応答メッセージは、スレーブ装置220から遅延要求(DelayRequest)メッセージを受信した後に、その応答として送信されるメッセージであり、スレーブ装置220から遅延要求(DelayRequest)メッセージの受信時刻情報を格納したメッセージである。
 スレーブ装置120は、マスタ装置110から、上記のPTPメッセージを受信するとともに、スレーブ装置120の生成したPTPメッセージをマスタ装置110に送信する。
 スレーブ装置120がマスタ装置110に送信するPTPメッセージは、
 遅延要求(DelayRequest)メッセージ、
 である。
 遅延要求メッセージは、マスタ装置110から同期化メッセージ(Sync)を受信した後に、マスタ装置110に遅延応答メッセージを要求するために送信される。
 図3は、図1に示すマスタ装置110とスレーブ装置120間のクロック同期処理シーケンスを説明するシーケンス図である。
 ステップS101~S108の各処理について説明する。
  (ステップS101)
 マスタ装置110からスレーブ装置220に、第1同期化メッセージ(Sync(t11))を送信する。
 この第1同期化メッセージ(Sync(t11))には、第1同期化メッセージの送信時刻t11が格納されている。これはマスタクロック(Mclk)ベースの時刻情報(t11(M))である。
 以下、各時間情報(txy)に、マスタクロックを基準クロックとして測定された時間情報には(M)、スレーブクロックを基準クロックとして測定された時間情報には(S)を付加して記載する。
  (ステップS102)
 スレーブ装置120は、マスタ装置110から送られた第1同期化メッセージ(Sync(t11(M))を受信し、受信した第1同期化メッセージ(Sync(t11(M)))に格納されたメッセージ送信時刻情報(t11(M))と、
 メッセージの受信時刻、すなわちスレーブクロック(Sclk)ベースの受信時刻情報(t21(S))をメモリに記録する。
  (ステップS103)
 マスタ装置110からスレーブ装置220に、さらに第2同期化メッセージ(Sync(t12(M)))を送信する。
 この同期化メッセージ(Sync(t12(M)))にも、第2同期化メッセージの送信時刻t12が格納されている。これはマスタクロック(Mclk)ベースの時刻情報(t12(M))である。
  (ステップS104)
 スレーブ装置120は、マスタ装置110から送られた第2同期化メッセージ(Sync(t12(M)))を受信し、受信した同期化メッセージ(Sync(t12(M)))に格納されたメッセージ送信時刻情報(t12(M))と、
 メッセージの受信時刻、すなわちスレーブクロック(Sclk)ベースの受信時刻情報(t22(S))をメモリに記録する。
  (ステップS105a,b)
 次に、スレーブ装置120からマスタ装置110に、遅延要求メッセージ(DelayRequest)を送信する。
 スレーブ装置120は、この遅延要求メッセージの発行(送信)時刻t31(S)をスレーブクロック(Sclk)ベースの時刻情報(t31(S))としてメモリに記録する。
  (ステップS106)
 マスタ装置110は、スレーブ装置120から送られた遅延要求メッセージを受信し、遅延要求メッセージの受信時刻t41(M)、すなわち、マスタクロック(Mclk)ベースの時刻情報(t41(M))をメモリに記録する。
  (ステップS107)
 次に、マスタ装置110からスレーブ装置120に、遅延応答メッセージ(DelayResponse)を送信する。
 この遅延応答メッセージには、上述の遅延要求メッセージの受信時刻t41、すなわち、マスタクロック(Mclk)ベースの時刻情報(t41(M))が格納されている。
  (ステップS108)
 スレーブ装置120は、マスタ装置110から送られた遅延応答メッセージを受信し、遅延要求メッセージの受信時刻t41(M)、すなわち、マスタクロック(Mclk)ベースの時刻情報(t41(M))を取得し、メモリに記録する。
 これらの処理によって、スレーブ装置120のメモリには以下の時刻情報が記録される。
 (1)t11(M):第1同期化メッセージの送信時刻を示すマスタクロック(Mclk)ベースの時刻情報、
 (2)t21(S):第1同期化メッセージ受信時刻を示すスレーブクロック(Sclk)ベースの時刻情報、
 (3)t12(M):第2同期化メッセージの送信時刻を示すマスタクロック(Mclk)ベースの時刻情報、
 (4)t22(S):第2同期化メッセージ受信時刻を示すスレーブクロック(Sclk)ベースの時刻情報、
 (5)t31(S):遅延要求メッセージの送信時刻を示すスレーブクロック(Sclk)ベースの時刻情報、
 (6)t41(M):遅延要求メッセージの受信時刻を示すマスタクロック(Mclk)ベースの時刻情報、
 スレーブ装置120のデータ処理部123は、これらの時刻情報を適用して、
 マスタ装置110のマスタクロック111の生成するマスタクロック信号(Mclk)と、スレーブ装置120のスレーブクロック121の生成するスレーブクロック信号(Sclk)との周波数差(ドリフト)と、位相差(オフセット)を算出し、算出した周波数差(ドリフト)と、位相差(オフセット)に基づいて、クロック同期処理を実行する。
 具体的には、例えば、スレーブ装置120のデータ処理部123は、カウンタ122に補正信号を出力し、スレーブクロック121の生成するスレーブクロック信号(Sclk)に基づくカウント値をマスタクロックに同期した信号に基づくカウント値と同様のカウント値となるように補正する。この処理により、スレーブクロック121のマスタクロック111に対するずれが補正され、同期が確立することになる。
 なお、図3に示すステップS101~S108の処理は、同期処理アルゴリズムの一単位の処理シーケンスを示しているものであり、実際の通信装置間では、通信処理の実行期間において、このステップS101~S108の処理を繰り返し実行し、各通信装置の同期を維持する処理が実行される。
 例えばマスタからスレーブに対しては、1秒間に64パケットの同期化メッセージパケットが連続的に送信され、これらのパケットを利用した制御処理によって2つの通信装置(マスタスレーブ)間の同期を維持する処理が行われる。
 なお、スレーブ装置120のデータ処理部123が実行する同期処理においては、例えば以下のような処理が実行される。
 データ処理部123は、スレーブクロック121のマスタクロック111に対するずれ量に応じた制御電圧を生成し、この制御電圧をVCO(Voltage Controlled Oscillator)に出力し、VCO出力をカウンタ122に入力して、カウンタ122のカウント処理のPID制御を行うといったサーボ処理などが実行される。
 なお、周波数差(ドリフト)と、位相差(オフセット)は、以下の算出式(式1)、で(式2)に従って算出される。
 周波数差(ドリフト)=(t12(M)-t11(M))-(t22(S)-t21(S)) ・・・・(式1)
 位相差(オフセット)={(t22(S)-t12(M))-(t41(M)-t31(S))}/2 ・・・・(式2)
 スレーブ装置120のデータ処理部123は、上記の算出式(式1)、(式2)に従って、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差(ドリフト)と、位相差(オフセット)を算出し、算出結果に基づいて補正信号を生成する。
 この補正信号をカウンタ122に入力して、スレーブクロック(Sclk)に基づいて生成されるカウント値を制御して、同期処理を実行する。
 なお、同期処理は、マスタスレーブ間のデータ通信期間において継続的に実行される。
  [2.ネットワーク通信における遅延と周波数制御の一般的構成例について]
 上述したように、ネットワーク接続された通信装置間での同期化処理は、ネットワークを介した同期化メッセージ等、複数のメッセージパケット送受信によって行われる。
 しかし、ネットワークを介した通信においては、様々な要因に基づく遅延が発生する。この遅延量は、ネットワーク状況、例えば通信負荷の増減によって変化する。
 すなわちネットワーク通信においては、遅延量の揺らぎ、いわゆるジッタ(Jitter)等に起因する遅延揺らぎが発生する。
 上述の同期パケットの送受信による同期処理は、このようなジッタ(Jitter)等がなく、通信遅延の変動がない場合には問題なく行われるが、ジッタ(Jitter)等の遅延変動が発生した状況では、高精度な同期処理が困難になる。
 図4は、ジッタ等に起因する遅延量の時間変化の概念を示す図である。横軸に時間、縦軸にジッタ等に起因する遅延量を示している。すなわちネットワーク遅延量の時間推移に伴う変化を示している。この図4に示すように非同期伝送網であるIPネットワークの遅延量は時々刻々と変化する。
 ネットワーク遅延の主たる要因は、ネットワークを介したデータ伝送量の増減である。例えばビデオカメラでの撮影処理によって取得した画像、音声データをネットワーク伝送する場合、MPEG符号化等、所定のアルゴリズムに従った符号化処理を実行して圧縮データを生成し、生成した圧縮データを伝送する処理が行われる。
 圧縮処理によって生成されるデータのデータ量は、圧縮処理対象となる画像の複雑度合いに応じて大きく異なる。この結果、単位時間当たりの伝送データ量、具体的には、単位時間あたりの伝送ビット量(bps)が時間とともに大きく変化することになる。
 具体的には、例えば図5に示すグラフのようにデータ伝送レートが時間とともに変化する。
 図5は、横軸に時間、縦軸にデータ伝送レート(bps)を示したグラフである。
 このように伝送レートが、時間とともに変化すると、前述したネットワーク遅延の揺らぎ(ジッタ等)が発生しやすくなる。
 ジッタ等の遅延揺らぎが発生すると、先に説明した同期パケットの送受信を伴う同期処理を正確に実行することが困難となり、安定した同期化が達成されるまでに長時間を要するといった弊害が発生することになる。
 例えば、先に説明したように、マスタとスレーブとの周波数差は、以下の(式1)で算出される。
 周波数差(ドリフト)=(t12(M)-t11(M))-(t22(S)-t21(S)) ・・・・(式1)
 この周波数差の算出処理式の各要素は、例えば図6において、
 (t12(M)-t11(M))=Δm、
 (t22(S)-t21(S))=Δs、
 これらの対応となる。
 図6は、先に説明した図3のシーケンス図のステップS101~S104のみを抽出した図に相当する。
 (t12(M)-t11(M))=Δmは、マスタにおける同期化メッセージの送信間隔に相当する。
 (t22(S)-t21(S))=Δsは、スレーブにおける同期化メッセージの受信間隔に相当する。
 すなわち、
 周波数差=(t12(M)-t11(M))-(t22(S)-t21(S))
 =Δm-Δs
 である。
 しかし、上述したように、マスタスレーブ間のパケットの通信時間には不規則な遅延が発生する。
 従って、マスタ側のパケット送信間隔Δmが一定であっても、スレーブ側のパケット受信間隔Δsは、マスタスレーブ間の通信遅延により変動してしまう。
 図7は、マスタが等間隔(Δm)で同期化メッセージをスレーブに対して送信した場合の通信遅延によるスレーブ側のパケット受信間隔の変動を説明する図である。
 左から右に時間が経過し、マスタは等間隔(Δm)で同期化パケットをスレーブに対して送信している。
 図7に示す2つの測定ポイント(a),(b)について考察する。
 例えば、図7(a)に示す例では、マスタの連続パケットの送信間隔は、
 (t12-t11)=Δm
 である。この時のスレーブの連続パケットの受信間隔は、
 (t22-t21)=Δsa
 である。このスレーブのパケット受信間隔Δsaには、ほとんど遅延変動量が含まれない。
 しかし、所定時間経過後の図7(b)に示す例では、マスタの連続パケットの送信間隔は、
 (t12-t11)=Δm
 と変化がないにも関わらず、この時のスレーブの連続パケットの受信間隔は、
 (t22-t21)=Δsb
 となる。
 この時のスレーブのパケット受信間隔Δsbは、後続パケットの通信時に発生した大きな遅延量のため、図7(a)において計測されたスレーブのパケット受信間隔Δsaより大きな値となってしまう。すなわち、
 Δsb>Δsa
 上記の関係となる。
 このように、スレーブ側のパケット受信間隔は、マスタスレーブ間の通信遅延の変動により、大きく変化することがある。
 ネットワークに遅延変動がない場合には、測定データ(Δm-Δs)を適用することで、周波数ずれを正確に修正することができるが、図7を参照して説明したようにネットワーク遅延が変動すると、測定データ(Δm-Δs)自身に変動が発生するため、周波数ずれの修正が正しく実行できなくなる。
 このような遅延変動による影響を低減させるため、例えば、ローパスフィルタ(LPF)を適用して、遅延に相当する変動を抑制する処理や、メディアンフィルタを適用してパルス状のノイズを抑制する処理、あるいは、測定結果に大きなズレが含まれる場合は、ノイズと判定して周波数制御等に適用するデータから除外するといった処理が行われる。
 具体的には、例えば、スレーブ側で得られる測定データ、
 周波数差=(t12(M)-t11(M))-(t22(S)-t21(S))
 =Δm-Δs
 この測定データから、遅延変動量の大きいデータを除外して、遅延変動量の少ないデータのみを選択して周波数制御に適用するといった処理が有効であると考えられる。
 このような周波数制御データの選択適用処理を実行する構成例を図8に示す。
 図8は、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差、すなわち周波数ずれの制御に適用する測定データ、すなわち周波数差データ(Δm-Δs)を選択する構成例を示している。
 この図8に示す構成は、例えば、図1に示すスレーブ装置120のデータ処理部123内に設定される。
 先に図3を参照して説明したように、スレーブ装置120は、マスタ装置110と同期化メッセージ(Sync)や遅延要求(DelayRequest)メッセージ等の同期化パケットの送受信を実行して同期処理を実行する。
 スレーブ装置120のデータ処理部123は、先に説明した算出式(式1)、(式2)に従って、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差(ドリフト)と、位相差(オフセット)を算出し、算出結果に基づいて補正信号を生成する。この補正信号をカウンタ122に入力して、スレーブクロック(Sclk)に基づいて生成されるカウント値を制御して、同期処理を実行する。
 図8に示す構成は、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差、すなわち周波数ずれの制御を実行するために適用する測定データ、すなわち周波数差データ(Δm-Δs)を選択するための回路構成である。
 測定信号検出部210は、マスタスレーブ間の送受信パケットの解析により、通信相手装置(マスタ)のパケット送信間隔(Δm)と、自装置(スレーブ)のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する。すなわち、先に図6を参照して説明した2つの連続する同期化メッセージの送信時刻と受信時刻を用いて、先に説明した(式1)に従った周波数差を測定信号として検出する。
 具体的には、以下の式に従った周波数差を差測定信号として検出する。
 周波数差=(t12(M)-t11(M))-(t22(S)-t21(S))
     =Δm-Δs ・・・・(式1)
 測定信号検出部210は、上記(式1)に従った測定信号を算出して出力する。
 測定信号検出部210は、2つの連続する同期化メーセッジを順次受信するパケット解析部211と、遅延部212と、減算部213によって構成される。
 これらの構成により、減算部213の出力として測定信号(Δm-Δs)251、すなわち上記(式1)に従った周波数差を出力する。
 ただし、この測定信号(Δm-Δs)251には、マスタとスレーブ間の変動する遅延量が含まれ、制御用データとして不適格な測定信号も含まれる。
 測定信号検出部210の出力する測定信号の適正、すなわち周波数ずれの制御に適用してよいか否かの適正を判定するのがノイズ検出部220である。
 ノイズ検出部220は、測定信号検出部の出力する測定信号(Δm-Δs)251を入力し、まず、絶対値算出部221において、測定信号251の絶対値を算出する。
 さらに、算出した絶対値をしきい値比較部222に入力し、しきい値比較部222において、算出した測定信号の絶対値と予め規定したしきい値を比較する。
 測定信号の絶対値が予め規定したしきい値より大である場合は、その測定信号は制御用データとしては不適格であると判定する。すなわち、このような測定データは例えば大きな遅延が含まれるデータである可能性があり、周波数制御に適用すると誤った制御を行ってしまうと判定する。この場合、ノイズ検出部220は、スイッチ231を制御して、測定信号(Δm-Δs)の代わりに、非制御信号(0)を周波数ずれ制御部260に出力する。
 一方、ノイズ検出部220が、測定信号の絶対値が予め規定したしきい値より大でなく、しきい値以下であると判定した場合は、その測定信号は、制御用データとして適切であると判定する。この場合、ノイズ検出部220は、スイッチ231を制御して、測定信号(Δm-Δs)を周波数ずれ制御部260に出力する。
 この結果、周波数ずれ制御部260に出力される測定信号は、図に示す測定信号253、すなわち遅延変動の少ない選択された測定信号のみとなり、周波数ずれ制御部260は、遅延変動量の少ない測定信号である安定した周波数差(Δm-Δs)データのみを利用した制御を行なうことが可能となる。
 この図8に示す構成を適用することで、例えば遅延の大きい同期パケットを利用した測定データを周波数制御用データから排除することが可能となる。
 しかし、この図8に示す構成を利用した場合、一定期間、継続的に遅延変動量が大きい状態が継続してしまうと、周波数ずれ制御部260に対する測定信号(Δm-Δs)が長期間に渡って停止してしまうことになる。
 すなわち、制御がある期間、途絶えてしまい、この測定信号の入力停止期間の長期化により、マスタトスレーブ間の周波数ずれがより大きくなってしまう場合がある。
 図8に示す構成を適用すると、例えば、マスタスレーブ間の時刻合せ開始時等の際において、動作可能状態になるまでの時間が長くなってしまうというなどの問題が発生する。また、外乱が多いネットワークで使用する場合には、遅延の少ない有効な測定結果が得られる確率が極端に低下し、周波数制御が不可能となってしまう場合もある。これを避けるために、例えばノイズ検出部220において適用するしきい値を甘く設定するといった対応も可能であるが、このような処理を行なうと、外乱による影響を除去できなくなり、安定的な周波数制御ができなくなるという問題を発生させる。
  [3.遅延変動量に従って選択された測定データを適用した周波数制御処理例(実施例1)]
 以下、上記の問題点を解決する本開示の第1実施例の周波数制御処理例について説明する。以下に説明する第1実施例は、遅延変動量に従って選択された測定データを適用した周波数制御処理例である。
 図9は、本開示の第1実施例の周波数制御を実行するデータ処理部の構成例を示す図である。
 図9は、図8と同様、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差、すなわち周波数ずれの制御に適用する測定データ、すなわち周波数差データ(Δm-Δs)を選択し、選択した測定データ(Δm-Δs)のみを適用して周波数制御を実行する回路構成例を示している。
 この図9に示す回路は、例えば、図1に示すスレーブ装置120のデータ処理部123内に構成される。
 先に図3を参照して説明したように、スレーブ装置120は、マスタ装置110と同期化メッセージ(Sync)や遅延要求(DelayRequest)メッセージ等の同期化パケットの送受信を実行して同期処理を実行する。
 スレーブ装置120のデータ処理部123は、先に説明した算出式(式1)、(式2)に従って、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差(ドリフト)と、位相差(オフセット)を算出し、算出結果に基づいて補正信号を生成する。この補正信号をカウンタ122に入力して、スレーブクロック(Sclk)に基づいて生成されるカウント値を制御して、同期処理を実行する。
 図9は、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差、すなわち周波数ずれの制御を実行するために適用する測定データ、すなわち周波数差データ(Δm-Δs)を選択し、選択した周波数差データ(Δm-Δs)のみを適用して周波数制御を実行する構成を示す図である。
 測定信号検出部300は、マスタスレーブ間の送受信パケットの解析により、通信相手装置(マスタ)のパケット送信間隔(Δm)と、自装置(スレーブ)のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する。すなわち、先に図6を参照して説明した2つの連続する同期化メッセージの送信時刻と受信時刻を用いて、先に説明した(式1)に従った周波数差を測定信号として検出する。
 具体的には、以下の式に従った周波数差を差測定信号として検出する。
 周波数差=(t12(M)-t11(M))-(t22(S)-t21(S))
     =Δm-Δs ・・・・(式1)
 測定信号検出部300は、上記(式1)に従った測定信号を算出して出力する。
 測定信号検出部300は、先に図8を参照して説明した測定信号検出部210と同様の構成である。すなわち、2つの連続する同期化メーセッジを順次受信するパケット解析部301と、遅延部302と、減算部303によって構成される。
 これらの構成により、減算部303の出力として測定信号(Δm-Δs)371、すなわち上記(式1)に従った周波数差を出力する。
 ただし、この測定信号(Δm-Δs)371には、マスタとスレーブ間の変動する遅延量が含まれ、制御用データとして不適格な測定信号も含まれる。
 測定信号検出部300の出力する測定信号の適正を判定するのがノイズ検出部320である。
 先に図8を参照して説明した構成では、ノイズ検出部220に対して、測定信号検出部210からの出力をそのまま出力していた。
 一方、図9に示す本実施例の構成では、測定信号検出部300の出力する測定信号から、周波数変化予測部340において推定した周波数変化予測値を、減算部344で減算した値として求められる「遅延変動量」をノイズ検出部320に入力する構成としている。
 すなわち、以下の式によって「遅延変動量」を算出して、算出した「遅延変動量」をノイズ検出部320に入力する構成としている。
  遅延変動量=(測定信号)-(周波数変化量)
 ノイズ検出部320は、算出された「遅延変動量」を入力し、絶対値算出部321において、「遅延変動量」の絶対値を算出し、しきい値比較部322において、算出した遅延変動量絶対値と、予め設定したしきい値を比較し、比較結果に応じてスイッチ331の設定を制御するスイッチ制御信号372を生成して出力し、スイッチ331の設定を制御する。
 遅延変動量の絶対値が予め規定したしきい値より大である場合は、その遅延変動量を持つ測定信号(Δm-Δs)は制御用データとして不適格であると判定する。この場合、ノイズ検出部320は、スイッチ331を制御して、測定信号(Δm-Δs)の代わりに、非制御信号(0)を周波数ずれ制御部350に出力する。
 一方、ノイズ検出部320が、遅延変動量の絶対値が予め規定したしきい値より大でなく、しきい値以下であると判定した場合は、その遅延変動量を持つ測定信号(Δm-Δs)は制御用データとして適切であると判定する。この場合、ノイズ検出部320は、スイッチ331を制御して、測定信号(Δm-Δs)を周波数ずれ制御部350に出力する。
 この結果、周波数ずれ制御部350に出力される測定信号は、図に示す測定信号373、すなわち遅延変動の少ない選択された測定信号のみとなる。この結果、周波数ずれ制御部350は、遅延変動量の少ない測定信号である安定した周波数差(Δm-Δs)データのみを利用した制御を行なうことが可能となる。
 図9の構成における周波数変化予測部340は、周波数ずれ算出部341、遅延部(z-1)342、減算部343を有する。
 周波数ずれ算出部341は、周波数ずれ制御部350のループフィルタ351の出力を入力する。
 周波数ずれ制御部350のループフィルタ351は、測定信号371から制御信号として選択された制御用測定信号373としての周波数差(Δm-Δs)信号を入力し、スレーブカウンタ360のVCO制御値となるデータを出力する。具体的には、マスタスレーブ間の周波数差を示すステップ(Step)値、例えば0000~ffffのデジタル値を出力する。なお、ループフィルタ351は例えばローパスフィルタによって構成される。
 周波数変化予測部340の周波数ずれ算出部341は、周波数ずれ制御部350のループフィルタ351から出力されるマスタスレーブ間の周波数差を示すステップ数(Step)を周波数ずれ時間、例えばnS(ナノ秒)単位の周波数ずれ時間に変換する。
 周波数ずれ算出部341の算出した周波数ずれ時間は、遅延部342と減算部343に出力される。
 減算部343では、周波数ずれ算出部341の算出する最新の周波数ずれ時間と、1つ前の周波数ずれ時間の差分を算出する。
 この差分が、連続する測定データ間の周波数変化分に相当する。すなわち、測定データ間の遅延変動を除いた周波数変化分の値、すなわち「周波数変化量」に相当する。
 周波数変化予測部340の減算部343の出力する「周波数変化量」は、減算部344に出力される。
 減算部344は、測定信号検出部300の出力である「測定信号(Δm-Δs)」から、周波数変化予測部340の出力する「周波数変化量」を減算する。
 この減算部344の減算処理により、「遅延変動量」が算出され、算出された「遅延変動量」がノイズ検出部320に入力される。
 すなわち、減算部344は、以下の算出式に従って「遅延変動量」を算出する。
 遅延変動量=(測定信号)-(周波数変化量)
 なお、
 測定信号は、測定信号検出部300の出力する測定信号(Δm-Δs)、
 周波数変化量は、周波数変化予測部340の出力する周波数変化量、
 である。
 減算部344が算出した「遅延変動量」は、ノイズ検出部320に入力される。
 ノイズ検出部320は、絶対値算出部321において、「遅延変動量」の絶対値を算出し、しきい値比較部322において、算出した遅延変動量絶対値と、予め設定したしきい値を比較し、比較結果に応じてスイッチ331の設定を制御するスイッチ制御信号372を生成して出力し、スイッチ331の設定を制御する。
 先に説明したように、遅延変動量の絶対値が予め規定したしきい値より大である場合は、その遅延変動量を持つ測定信号(Δm-Δs)は制御用データとして不適格であると判定する。この場合、ノイズ検出部320は、スイッチ331を制御して、測定信号(Δm-Δs)の代わりに、非制御信号(0)を周波数ずれ制御部350に出力する。
 一方、ノイズ検出部320が、遅延変動量の絶対値が予め規定したしきい値より大でないと判定した場合は、その遅延変動量を持つ測定信号(Δm-Δs)は制御用データとして適切であると判定する。この場合、ノイズ検出部320は、スイッチ331を制御して、測定信号(Δm-Δs)を周波数ずれ制御部350に出力する。
 この結果、周波数ずれ制御部350に出力される測定信号は、図に示す測定信号373、すなわち遅延変動の少ない選択された測定信号のみとなり、周波数ずれ制御部350は、遅延変動量の少ない測定信号である安定した周波数差(Δm-Δs)を利用した制御を行なうことが可能となる。
 図9には、周波数ずれ制御部350の構成として、ループフィルタ351、DAC(Digital Analog Convertor)352、VCO(Voltage Controlled Oscillator)353を示している。
 ループフィルタ351は、スイッチ331からの出力、すなわち、
 (a)遅延変動の少ない選択された測定信号(Δm-Δs)、
 (b)非制御信号(0)
 これらのいずれかを入力する。
 (a)遅延変動の少ない選択された測定信号(Δm-Δs)が入力されると、ループフィルタ351は、周波数差(Δm-Δs)に応じたステップ数(Step)データを生成してDAC(Digital Analog Convertor)352に入力する。
 周波数差(Δm-Δs)を示すステップ数データは、DAC(Digital Analog Convertor)352においてアナログ値に変換され、変換値がVCO(Voltage Controlled Oscillator)353に対する制御電圧として入力される。VCO353は、制御電圧に応じた所定周波数の出力信号をスレーブカウンタ360に出力してカウンタ出力を調整する。
 なお、スレーブカウンタ360は、図1に示すスレーブ装置120のカウンタ122に相当する。
 VCO353の出力によるスレーブカウンタ360の制御によって、スレーブカウンタ360の出力するカウンタ値の周波数が、マスタの周波数に近づくように制御されることになる。
 この図9に示す構成を適用することで、例えば遅延の大きい同期パケットを利用した測定データを周波数制御用データから排除することが可能となる。
 この図9に示す構成では、ノイズ検出部320は、遅延変動量をしきい値と比較し、遅延変動量がしきい値より大きい場合は、非制御信号を周波数ずれ制御部350に出力し、遅延変動量がしきい値以下である場合には、測定信号(Δm-Δs)を周波数ずれ制御部350に出力する。
 すなわち、この図9に示す構成では、一定期間、所定量の遅延が継続的に発生している場合でも、その遅延変動が少ない場合は、測定信号(Δm-Δs)が周波数ずれ制御部350に出力され、測定信号に基づく周波数制御が行われる。
 先に説明した図8に示す構成では、例えば、一定期間、継続的に遅延変動量が大きい期間が継続した場合は、周波数ずれ制御部260に対する測定信号(Δm-Δs)の入力が長期間、中断することになる。
 しかし、この図9に示す構成では、このような長期間の測定信号の入力中断の発生可能性は低減される。従って、周波数制御が長期にわたって実行されないといった事態を防止することが可能となる。
  [4.マスタの周波数変動に対応した周波数制御を実行する実施例(実施例2)]
 図9を参照して説明した構成を用いることで、ある程度の遅延変動が継続して発生した場合でも、長期間の周波数制御不能期間を発生させることのない制御が可能となる。
 しかし、図9に示す構成では、例えばマスタ装置側の周波数(基準周波数)が変動した場合、図9に示す周波数変化予測部340の算出する周波数変化予測値が、マスタとスレーブとの周波数ずれに対応しない値になる。すなわち、
 マスタスレーブ間の周波数差≒周波数変化予測値
 上記式が成立しなくなる。
 上記式が成立しないと、図9に示す構成を適用しても、正しい周波数制御が実行されなくなる場合がある。
 マスタ側の周波数の変化は、例えば映像伝送を行なうマスタ装置の場合、映像伝送時の基準ビデオ位相の切り替えなどに起因して発生する。
 このようなマスタ側での周波数変動が発生した場合、上記式が成立しなくなる。
 以下に説明する実施例は、このようにマスタの周波数が変化する構成である場合にも、最適な周波数制御を可能とした実施例である。
 本実施例のマスタとスレーブ間における通信シーケンスの例を図10に示す。図10に示す通信シーケンス中のステップS101~S108の処理は、先に図3を参照して説明したマスタ装置110とスレーブ装置120間のクロック同期処理シーケンスと同様の処理である。
 本実施例では、マスタ装置110の周波数切り替えが発生した場合、ステップS109において、マスタ装置110は、マスタ周波数が変化したことを示す周波数変化通知メッセージ(アナウンスメッセージ)をスレーブ装置120に送信する。
 スレーブ装置120は、ステップS110において、マスタ装置110の送信した周波数変化通知メッセージ(アナウンスメッセージ)を受信すると、周波数変化予測部の出力を制御する処理を実行する。
 本実施例におけるスレーブ装置120の周波数制御構成を図11に示す。
 図11は、本開示の第2実施例の周波数制御を実行するデータ処理部の構成例を示す図である。
 図11は、先に説明した図8、図9と同様、マスタクロック(Mclk)とスレーブクロック(Sclk)の周波数差、すなわち周波数のずれの制御を実行するために適用する周波数差データ(Δm-Δs)を選択し、選択した周波数差データ(Δm-Δs)のみを適用して周波数制御を実行する回路構成例を示している。
 この図11に示す回路は、例えば、図1に示すスレーブ装置120のデータ処理部123内に構成される。
 図11に示す構成と図9に示す構成との1つの大きな差異は、図11に示す周波数変化予測部540内にスイッチ544が設定されている点である。スイッチ544の切り替えによって、周波数変化予測部540の出力が、以下の2つのいずれかを出力するように制御される。
 (a)周波数変化予測部540の生成する周波数変化量、
 (b)非制御信号(0)、
 本実施例の構成では、周波数変化予測部540は上記(a),(b)のいずれかを選択的に減算部545に出力する。
 このスイッチ544を制御するのは、図示しない制御信号出力部の出力する処理制御信号572である。
 図示しない制御信号出力部は、図10に示すシーケンス図のステップS109~S110において説明したマスタからの周波数変化通知メッセージ(アナウンスメッセージ)を受信すると、処理制御信号572を周波数変化予測部540に出力し、スイッチ544を非制御信号(0)出力側に設定する。その後、予め規定した時間経過後に、再度、スイッチ544を戻し、周波数変化予測部540の生成する周波数変化量を出力する設定とする。
 このように、本実施例では、マスタにおいて周波数変化があったとの通知を受けると、一旦、周波数変化予測部540の生成した周波数変化量の出力を停止する処理を行なう。
 マスタにおいて周波数変化があった場合、周波数変化予測部540の生成した周波数変化量は、マスタの周波数変化の影響を含むものとなり、この値で制御の実行有無を決定することは妥当でない。本実施例の構成は、この状況を考慮して、マスタにおいて周波数変化があった場合には、一時的に周波数変化予測部540の算出した周波数変化量を適用しない設定とする。この期間は、先に図8を参照して説明したと同様、測定データを利用した制御を行なう。
 すなわち、図11に示す構成は、
 (1)マスタの周波数変化が発生した直後は、図8に示す構成に従った制御を実行し、
 (2)マスタの周波数変化がない期間は、図9に示す構成に従った制御を実行する。
 これら(1),(2)の2つの制御を適宜、切り替えて実行する構成である。
 図11に示す構成を適用した制御について説明する。
 測定信号検出部500は、マスタスレーブ間の送受信パケットの解析により、通信相手装置(マスタ)のパケット送信間隔(Δm)と、自装置(スレーブ)のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する。すなわち、先に図6を参照して説明した2つの連続する同期化メッセージの送信時刻と受信時刻を用いて、先に説明した(式1)に従った周波数差を測定信号として検出する。
 具体的には、以下の式に従った周波数差を差測定信号として検出する。
 周波数差=(t12(M)-t11(M))-(t22(S)-t21(S))
     =Δm-Δs ・・・・(式1)
 測定信号検出部500は、上記(式1)に従った測定信号を算出して出力する。
 測定信号検出部500は、先に図9を参照して説明した測定信号検出部300と同様の構成である。すなわち、2つの連続する同期化メーセッジを順次受信するパケット解析部501と、遅延部502と、減算部503によって構成される。
 これらの構成により、減算部503の出力として測定信号(Δm-Δs)571、すなわち上記(式1)に従った周波数差を出力する。
 ただし、この測定信号(Δm-Δs)571には、マスタとスレーブ間の変動する遅延量が含まれ、制御用データとして不適格な測定信号も含まれる。
 測定信号検出部500の出力する測定信号の適正を判定するのがノイズ検出部520である。
 図11に示す構成も、先に説明した図9に示す構成と同様、測定信号検出部500の出力する測定信号から、周波数変化予測部540において推定した周波数変化予測値を、減算部545で減算した値、すなわち「遅延変動量」を算出して、算出した「遅延変動量」をノイズ検出部520に入力する構成を有している。
 ただし、本実施例においては、減算部545には、以下の2つのいずれかが選択的に出力される。
 (a)周波数変化予測部540の生成する周波数変化量、
 (b)非制御信号(0)、
 本実施例の構成では、スイッチ544の制御により、周波数変化予測部540は上記(a),(b)のいずれかを選択的に減算部545に出力する。
 スイッチ544を制御するのは、図示しない制御信号出力部の出力する処理制御信号572である。図示しない制御信号出力部は、図10に示すシーケンス図のステップS110に示すように、マスタからの周波数変化通知メッセージ(アナウンスメッセージ)を受信すると、スイッチ544を非制御信号(0)出力側に設定する。その後、予め規定した時間経過後に、再度、スイッチ544を戻し、周波数変化予測部540の生成する周波数変化量を出力する設定とする。
 すなわち、マスタにおいて周波数変化があったとの通知を受けると、一旦、周波数変化予測部540の生成した周波数変化量の出力が停止される。
 このスイッチ制御により、ノイズ検出部520には、マスタにおける周波数変化の直後には、減算部545を介して、
 (測定信号)-(非制御信号(0))
 上記信号が出力される。
 この場合、ノイズ検出部520は、先に図8を参照して説明した処理と同様の処理を実行することになる。
 これ以外のタイミング、すなわちマスタにおける周波数変化の直後以外の期間は、ノイズ検出部520には、減算部545を介して、
 (測定信号)-(周波数変化量)
 上記信号が出力される。
 この場合、ノイズ検出部520は、先に図9を参照して説明した処理と同様の処理を実行することになる。
 このように、ノイズ検出部320は、処理制御信号572に応じて、以下の2つの処理(処理1,2)を選択的に実行する。
 (処理1)マスタにおける周波数変化の直後である場合の第1のノイズ検出処理、
 (処理2)マスタにおける周波数変化の直後以外の期間における第2のノイズ検出処理、
 以下、これらの2つの処理について、順次、説明する。
  (処理1)マスタにおける周波数変化の直後である場合の第1のノイズ検出処理、
 まず、(処理1)について説明する。
 この場合は、ノイズ検出部520には、マスタにおける周波数変化の直後には、減算部545を介して、
 (測定信号)-(非制御信号(0))
 上記信号が出力される。
 この場合、ノイズ検出部520は、測定信号検出部500の出力する「測定信号」を入力し、絶対値算出部521において、測定信号571の絶対値を算出する。
 さらに、算出した絶対値をしきい値比較部522に入力し、しきい値比較部522において、算出した測定信号の絶対値と予め規定したしきい値aを比較する。
 測定信号の絶対値が予め規定したしきい値aより大である場合は、その測定信号は、例えば大きな遅延が含まれるなど、制御用データとしては不適格であると判定する。この場合、ノイズ検出部520は、スイッチ531を制御して、測定信号(Δm-Δs)の代わりに、非制御信号(0)を周波数ずれ制御部550に出力する。
 一方、ノイズ検出部520が、測定信号の絶対値が予め規定したしきい値aより大でなく、しきい値以下であると判定した場合は、その測定信号は、制御用データとして適切であると判定する。この場合、ノイズ検出部520は、スイッチ531を制御して、測定信号(Δm-Δs)を周波数ずれ制御部550に出力する。
 この結果、周波数ずれ制御部550に出力される測定信号は、図に示す測定信号574、すなわち遅延変動の少ない選択された測定信号のみとなり、周波数ずれ制御部550は、遅延変動量の少ない測定信号である安定した周波数差(Δm-Δs)を利用した制御を行なうことが可能となる。
 (処理2)マスタにおける周波数変化の直後以外の期間における第2のノイズ検出処理、
 次に、(処理2)について説明する。
 この場合、ノイズ検出部520は、減算部545を介して、
 遅延変動量=(測定信号)-(周波数変化量)
 上記信号が入力される。
 これは、先に図9を参照して説明した処理と同様の処理である。
 ノイズ検出部520は、周波数変化予測部540において推定された「遅延変動量」を入力し、絶対値算出部521において、「遅延変動量」の絶対値を算出し、しきい値比較部522において、算出した遅延変動量絶対値と、予め設定したしきい値bを比較し、比較結果に応じてスイッチ531の設定を制御するスイッチ制御信号573を生成して出力し、スイッチ531の設定を制御する。
 遅延変動量の絶対値が予め規定したしきい値bより大である場合は、その遅延変動量を持つ測定信号(Δm-Δs)は制御用データとして不適格であると判定する。この場合、ノイズ検出部520は、スイッチ531を制御して、測定信号(Δm-Δs)の代わりに、非制御信号(0)を周波数ずれ制御部550に出力する。
 一方、ノイズ検出部520が、遅延変動量の絶対値が予め規定したしきい値より大でなく、しきい値以下であると判定した場合は、その遅延変動量を持つ測定信号(Δm-Δs)は制御用データとして適切であると判定する。この場合、ノイズ検出部520は、スイッチ531を制御して、測定信号(Δm-Δs)を周波数ずれ制御部550に出力する。
 この結果、周波数ずれ制御部550に出力される測定信号は、図に示す測定信号574、すなわち遅延変動の少ない選択された測定信号のみとなり、周波数ずれ制御部550は、遅延変動量の少ない測定信号である安定した周波数差(Δm-Δs)を利用した制御を行なうことが可能となる。
 図11には、周波数ずれ制御部550の構成として、図9と同様、ループフィルタ551、DAC(Digital Analog Convertor)552、VCO(Voltage Controlled Oscillator)553を示している。
 ループフィルタ551は、スイッチ531からの出力、すなわち、
 (a)遅延変動の少ない選択された測定信号(Δm-Δs)、
 (b)非制御信号(0)
 これらのいずれかを入力する。
 (a)遅延変動の少ない選択された測定信号(Δm-Δs)が入力されると、ループフィルタ551は、周波数差(Δm-Δs)に応じたステップ数(Step)データを生成してDAC(Digital Analog Convertor)552に入力する。
 周波数差(Δm-Δs)を示すステップ数データは、DAC(Digital Analog Convertor)552においてアナログ値に変換され、変換値がVCO(Voltage Controlled Oscillator)553に対する制御電圧として入力される。VCO553は、制御電圧に応じた所定周波数の出力信号をスレーブカウンタ560に出力してカウンタ出力を調整する。
 なお、スレーブカウンタ560は、図1に示すスレーブ装置120のカウンタ122に相当する。
 VCO553の出力によるスレーブカウンタ560の制御によって、スレーブカウンタ560の出力するカウンタ値の周波数が、マスタの周波数に近づくように制御されることになる。
 この図11に示す構成を適用することで、例えば遅延の大きい同期パケットを利用した測定データを周波数制御用データから排除することが可能となる。
 この図11に示す構成では、ノイズ検出部520は、
 (1)マスタの周波数変化が発生した直後は、図8に示す構成に従った制御を実行し、
 (2)マスタの周波数変化がない期間は、図9に示す構成に従った制御を実行する。
 これら(1),(2)の2つの制御を適宜、切り替えて実行する。
 すなわち、
 (1)マスタの周波数変化が発生した直後は、測定信号(Δm-Δs)が既定しきい値a以下である場合にのみ、測定信号(Δm-Δs)を周波数ずれ制御部に出力して周波数制御を行う。
 一方、
 (2)マスタの周波数変化がない期間は、遅延変動量が既定しきい値b以下である場合にのみ、測定信号(Δm-Δs)を周波数ずれ制御部に出力して周波数制御を行う。
 このような選択的な制御を実行する。
 この処理により、マスタ側での周波数変動が発生した場合、誤った制御を行なうことなく、正確な周波数制御を行なうことが可能となる。
  [5.本開示の構成のまとめ]
 以上、特定の実施例を参照しながら、本開示の実施例について詳解してきた。しかしながら、本開示の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本開示の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。
 なお、本明細書において開示した技術は、以下のような構成をとることができる。
 (1) 自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、
 前記通信相手装置との通信を実行する通信部を有し、
 前記データ処理部は、
 前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出部と、
 前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出部と、
 前記ノイズ検出部によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御部を有する通信装置。
 (2)前記ノイズ検出部は、前記遅延変動量の絶対値を算出する絶対値算出部と、前記絶対値算出部の算出した遅延変動量絶対値と、予め規定したしきい値とを比較するしきい値比較部を有し、前記遅延変動量絶対値が前記しきい値以下である測定信号を、周波数ずれ制御に適用する測定信号として前記周波数ずれ制御部に出力し、前記遅延変動量絶対値が前記しきい値より大である測定信号については、周波数ずれ制御に適用しない測定信号として、前記周波数ずれ制御部に対する出力を停止する前記(1)に記載の通信装置。
 (3)前記データ処理部は、連続する受信パケット間の周波数変化量を推定する周波数変化予測部と、前記測定信号検出部の検出した測定信号から、前記周波数変化予測部の推定した周波数変化量を減算して前記遅延変動量を出力する減算部を有し、前記ノイズ検出部は、前記減算部の出力する遅延変動量を入力する前記(1)または(2)に記載の通信装置。
 (4)前記周波数変化予測部は、前記周波数ずれ制御部において周波数制御信号を出力するVCO(Voltage Controlled Oscillator)制御用信号をフィードバック入力し、該フィードバック信号に基づいて、連続する受信パケット間の周波数変化を推定する前記(3)に記載の通信装置。
 (5)前記周波数ずれ制御部は、前記測定信号を入力して前記VCO制御用信号としてのデジタル値を出力するループフィルタと、前記ループフィルタのデジタル値をアナログ値に変換するデジタルアナログコンバータ(DAC:Digital Analog Convertor)と、前記デジタルアナログコンバータ(DAC)の出力を入力してカウンタ制御用信号を出力するVCOを有し、前記周波数変化予測部は、前記ループフィルタの出力をフィードバック入力する前記(4)に記載の通信装置。
 (6)前記周波数変化予測部は、前記通信相手装置における周波数変化通知の受信に応じて、前記周波数変化量の出力を停止する前記(3)~(5)いずれかに記載の通信装置。
 (7)前記ノイズ検出部は、前記周波数変化予測部からの周波数変化量の出力停止時には、前記測定信号検出部から出力される測定信号を入力し、該測定信号の絶対値と、予め規定した第2しきい値との比較を実行して、比較結果に応じて測定信号の前記周波数ずれ制御部に対する選択出力を実行する前記(6)に記載の通信装置。
 (8)前記ノイズ検出部は、前記測定信号の絶対値が前記第2しきい値以下である測定信号を、周波数ずれ制御に適用する測定信号として前記周波数ずれ制御部に出力し、前記測定信号の絶対値が前記第2しきい値より大である測定信号については、周波数ずれ制御に適用しない測定信号として、前記周波数ずれ制御部に対する出力を停止する前記(7)に記載の通信装置。
 (9) 第1通信装置と、
 前記第1通信装置と通信を実行する第2通信装置を有し、
 前記第1通信装置は、
 前記第1通信装置と前記第2通信装置とのクロック同期処理を実行するデータ処理部と、
 前記前記第2通信装置との通信を実行する通信部を有し、
 前記データ処理部は、
 前記第2通信装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、前記第2通信装置のパケット送信間隔(Δm)と、自装置である第1通信装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出部と、
 前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出部と、
 前記ノイズ検出部によって選択された測定信号を入力して、第1通信装置と第2通信装置間の周波数ずれを修正する周波数ずれ制御部を有する通信システム。
 さらに、上記した装置およびシステムにおいて実行する処理の方法や、処理を実行させるプログラムも本開示の構成に含まれる。
 また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。例えば、プログラムは記録媒体に予め記録しておくことができる。記録媒体からコンピュータにインストールする他、LAN(Local Area Network)、インターネットといったネットワークを介してプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
 なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
 以上、説明したように、本開示の一実施例の構成によれば、通信装置間の高精度な周波数ずれ制御を実現する。
 具体的には、自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、通信相手装置との通信を実行する通信部を有し、データ処理部は、通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する。さらに、測定信号から周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択する。具体的には、遅延変動量が規定しきい値より大きな測定信号は制御に不適と判定し、遅延変動量が規定しきい値以下の測定信号のみを選択して周波数ずれ制御を実行する。
 これらの構成により、通信装置間の高精度な周波数ずれ制御が実現される。
 110 マスタ装置
 111 マスタクロック
 112 カウンタ
 113 データ処理部
 114 通信部
 115 マスタクロック信号
 120 スレーブ装置
 121 スレーブクロック
 122 カウンタ
 123 データ処理部
 124 通信部
 125 スレーブクロック信号
 210 測定信号検出部
 211 パケット解析部
 212 遅延部
 213 減算部
 220 ノイズ検出部
 221 絶対値算出部
 222 しきい値比較部
 231 スイッチ
 260 周波数ずれ制御部
 310 測定信号検出部
 311 パケット解析部
 312 遅延部
 313 減算部
 320 ノイズ検出部
 321 絶対値算出部
 322 しきい値比較部
 331 スイッチ
 340 周波数変化予測部
 341 周波数ずれ算出部
 342 遅延部
 343 減算部
 344 減算部
 350 周波数ずれ制御部
 351 ループフィルタ
 352 DAC
 353 VCO
 360 スレーブカウンタ
 510 測定信号検出部
 511 パケット解析部
 512 遅延部
 513 減算部
 520 ノイズ検出部
 521 絶対値算出部
 522 しきい値比較部
 531 スイッチ
 540 周波数変化予測部
 541 周波数ずれ算出部
 542 遅延部
 543 減算部
 544 スイッチ
 545 減算部
 550 周波数ずれ制御部
 551 ループフィルタ
 552 DAC
 553 VCO
 560 スレーブカウンタ

Claims (11)

  1.  自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、
     前記通信相手装置との通信を実行する通信部を有し、
     前記データ処理部は、
     前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出部と、
     前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出部と、
     前記ノイズ検出部によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御部を有する通信装置。
  2.  前記ノイズ検出部は、
     前記遅延変動量の絶対値を算出する絶対値算出部と、
     前記絶対値算出部の算出した遅延変動量絶対値と、予め規定したしきい値とを比較するしきい値比較部を有し、
     前記遅延変動量絶対値が前記しきい値以下である測定信号を、周波数ずれ制御に適用する測定信号として前記周波数ずれ制御部に出力し、
     前記遅延変動量絶対値が前記しきい値より大である測定信号については、周波数ずれ制御に適用しない測定信号として、前記周波数ずれ制御部に対する出力を停止する請求項1に記載の通信装置。
  3.  前記データ処理部は、
     連続する受信パケット間の周波数変化量を推定する周波数変化予測部と、
     前記測定信号検出部の検出した測定信号から、前記周波数変化予測部の推定した周波数変化量を減算して前記遅延変動量を出力する減算部を有し、
     前記ノイズ検出部は、前記減算部の出力する遅延変動量を入力する請求項1に記載の通信装置。
  4.  前記周波数変化予測部は、
     前記周波数ずれ制御部において周波数制御信号を出力するVCO(Voltage Controlled Oscillator)制御用信号をフィードバック入力し、該フィードバック信号に基づいて、連続する受信パケット間の周波数変化を推定する請求項3に記載の通信装置。
  5.  前記周波数ずれ制御部は、
     前記測定信号を入力して前記VCO制御用信号としてのデジタル値を出力するループフィルタと、前記ループフィルタのデジタル値をアナログ値に変換するデジタルアナログコンバータ(DAC:Digital Analog Convertor)と、前記デジタルアナログコンバータ(DAC)の出力を入力してカウンタ制御用信号を出力するVCOを有し、
     前記周波数変化予測部は、前記ループフィルタの出力をフィードバック入力する請求項4に記載の通信装置。
  6.  前記周波数変化予測部は、
     前記通信相手装置における周波数変化通知の受信に応じて、前記周波数変化量の出力を停止する請求項3に記載の通信装置。
  7.  前記ノイズ検出部は、
     前記周波数変化予測部からの周波数変化量の出力停止時には、前記測定信号検出部から出力される測定信号を入力し、該測定信号の絶対値と、予め規定した第2しきい値との比較を実行して、比較結果に応じて測定信号の前記周波数ずれ制御部に対する選択出力を実行する請求項6に記載の通信装置。
  8.  前記ノイズ検出部は、
     前記測定信号の絶対値が前記第2しきい値以下である測定信号を、周波数ずれ制御に適用する測定信号として前記周波数ずれ制御部に出力し、
     前記測定信号の絶対値が前記第2しきい値より大である測定信号については、周波数ずれ制御に適用しない測定信号として、前記周波数ずれ制御部に対する出力を停止する請求項7に記載の通信装置。
  9.  第1通信装置と、
     前記第1通信装置と通信を実行する第2通信装置を有し、
     前記第1通信装置は、
     前記第1通信装置と前記第2通信装置とのクロック同期処理を実行するデータ処理部と、
     前記前記第2通信装置との通信を実行する通信部を有し、
     前記データ処理部は、
     前記第2通信装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、前記第2通信装置のパケット送信間隔(Δm)と、自装置である第1通信装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出部と、
     前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出部と、
     前記ノイズ検出部によって選択された測定信号を入力して、第1通信装置と第2通信装置間の周波数ずれを修正する周波数ずれ制御部を有する通信システム。
  10.  通信装置においてクロック位相同期処理を実行する同期処理方法であり、
     前記通信装置は、自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、前記通信相手装置との通信を実行する通信部を有し、
     前記データ処理部が、
     前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出処理と、
     前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出処理と、
     前記ノイズ検出処理によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御処理を実行する同期処理方法。
  11.  通信装置においてクロック位相同期処理を実行させるプログラムであり、
     前記通信装置は、自装置と通信相手装置とのクロック同期処理を実行するデータ処理部と、前記通信相手装置との通信を実行する通信部を有し、
     前記プログラムは、前記データ処理部に、
     前記通信相手装置との同期パケット送受信を伴うクロック同期処理に際して、送受信パケットの解析により、通信相手装置のパケット送信間隔(Δm)と、自装置のパケット受信間隔(Δs)の差分を測定信号(Δm-Δs)として算出する測定信号検出処理と、
     前記測定信号から、周波数変化分を減算した遅延変動量に基づいて、周波数ずれ制御に適用する測定信号を選択するノイズ検出処理と、
     前記ノイズ検出処理によって選択された測定信号を入力して、自装置と通信相手装置間の周波数ずれを修正する周波数ずれ制御処理を実行させるプログラム。
PCT/JP2013/076788 2012-11-08 2013-10-02 通信装置、通信システム、および同期処理方法、並びにプログラム WO2014073293A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-245917 2012-11-08
JP2012245917 2012-11-08

Publications (1)

Publication Number Publication Date
WO2014073293A1 true WO2014073293A1 (ja) 2014-05-15

Family

ID=50684410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/076788 WO2014073293A1 (ja) 2012-11-08 2013-10-02 通信装置、通信システム、および同期処理方法、並びにプログラム

Country Status (1)

Country Link
WO (1) WO2014073293A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152487A (ja) * 2015-02-17 2016-08-22 日本電信電話株式会社 時刻同期方法および時刻同期装置
CN114978403A (zh) * 2022-07-29 2022-08-30 深圳市英特瑞半导体科技有限公司 时钟保持相位偏移值测量方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012537A (ja) * 2003-06-19 2005-01-13 Mitsubishi Electric Corp 同期方法および通信装置
WO2009035091A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation クロック同期システム、その方法及びそのプログラム
JP2009077207A (ja) * 2007-09-21 2009-04-09 Nippon Telegr & Teleph Corp <Ntt> クライアント装置および同期システム
JP2011029918A (ja) * 2009-07-24 2011-02-10 Nec Corp クロック同期システムと通信装置と方法とプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012537A (ja) * 2003-06-19 2005-01-13 Mitsubishi Electric Corp 同期方法および通信装置
WO2009035091A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation クロック同期システム、その方法及びそのプログラム
JP2009077207A (ja) * 2007-09-21 2009-04-09 Nippon Telegr & Teleph Corp <Ntt> クライアント装置および同期システム
JP2011029918A (ja) * 2009-07-24 2011-02-10 Nec Corp クロック同期システムと通信装置と方法とプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152487A (ja) * 2015-02-17 2016-08-22 日本電信電話株式会社 時刻同期方法および時刻同期装置
CN114978403A (zh) * 2022-07-29 2022-08-30 深圳市英特瑞半导体科技有限公司 时钟保持相位偏移值测量方法及装置
CN114978403B (zh) * 2022-07-29 2022-10-04 深圳市英特瑞半导体科技有限公司 时钟保持相位偏移值测量方法及装置

Similar Documents

Publication Publication Date Title
US8249115B2 (en) Slave device, time synchronization method in slave device, master device, and electronic equipment system
US8750078B2 (en) Slave device, time synchronization method in slave device, master device, and electronic equipment system
EP2798850B1 (en) Apparatus and method for synchronized transmission of multimedia content over an asynchronous network
JP6227714B2 (ja) マスタークロックにスレーブクロックを同期させる方法及び装置
JP5350787B2 (ja) タイムスタンプを用いたタイム同期方法及び装置
JP2014027437A (ja) 通信装置、通信システム、および同期処理方法、並びにプログラム
JP5440880B2 (ja) パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム
US20110013737A1 (en) Time synchronization apparatus based on parallel processing
WO2013051447A1 (ja) 時刻制御装置、時刻制御方法、およびプログラム
WO2013051446A1 (ja) 時刻制御装置、時刻制御方法、およびプログラム
JP2016123009A (ja) 半導体装置、電子デバイス・モジュール、及びネットワークシステム
US9774413B2 (en) Communication apparatus, communication system, and communication controlling method to synchronize clock process
JP2014238357A (ja) 受信装置、時刻差算出方法、およびプログラム
WO2013051445A1 (ja) 周波数差検出装置、周波数差検出方法、およびプログラム
JP5167862B2 (ja) クロック同期システム、クロック同期方法、プログラム、及び記録媒体
WO2014073293A1 (ja) 通信装置、通信システム、および同期処理方法、並びにプログラム
JP2021190868A (ja) 映像同期装置、映像同期装置の制御方法及びプログラム
JP5391964B2 (ja) クロック同期方法及びパケット通信システム
Weibel et al. Media clock synchronization based on ptp
JP6052877B2 (ja) 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム
WO2020075235A1 (ja) クロック生成装置およびクロック生成方法
JP2013157786A (ja) 同期処理装置、同期処理方法、およびプログラム
JP5068224B2 (ja) 映像送受信システム及びその制御方法
EP4033746A1 (en) Method for generating control signals for an image capture device
GB2595879A (en) Method for controlling an image capture device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13853581

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13853581

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP