CN103842917A - 时间控制装置、时间控制方法和程序 - Google Patents

时间控制装置、时间控制方法和程序 Download PDF

Info

Publication number
CN103842917A
CN103842917A CN201280047854.4A CN201280047854A CN103842917A CN 103842917 A CN103842917 A CN 103842917A CN 201280047854 A CN201280047854 A CN 201280047854A CN 103842917 A CN103842917 A CN 103842917A
Authority
CN
China
Prior art keywords
feedback control
control value
time
generates
calculated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280047854.4A
Other languages
English (en)
Inventor
浜松俊彦
染谷郁男
儿岛俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103842917A publication Critical patent/CN103842917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本发明涉及一种时间控制装置、时间控制方法和程序，利用其可以高度精确地使时间信息与网络上的主机设备同步。所公开的时间控制装置包括：计算单元，其基于在所述时间控制装置和所述主机设备之间传送和接收的消息的传送时间和接收时间，计算在所述时间控制装置和所述主机设备之间的时间差以及表示经由所述网络传递所述消息所需的时间的网络延迟；PID处理单元，其基于所计算的时间差，生成反馈控制值(f1)用于对所述从机设备的时间信息执行反馈控制；f0生成单元，其基于所生成的反馈控制值(f1)，生成反馈控制值f0；以及调整单元，其根据基于所计算的网络延迟选择的所述反馈控制值(f1)或所述反馈控制值(f0)调整所述从机设备的时间信息。

Description

时间控制装置、时间控制方法和程序
技术领域
本发明涉及一种时间控制装置、时间控制方法和程序，并且更具体地，涉及一种适用于以高精确度使时间信息与网络中的主机装置同步的时间控制装置、时间控制方法和程序。
背景技术
存在用于在经由网络彼此连接的装置之间使时间信息同步的机制，并且这种机制的已知示例之一是IEEE1588PTP（精确时间协议）（例如，参见专利文件1）。
根据IEEE1588PTP，在经由网络彼此连接的主机装置（在下文中称为PTP主机）和从机装置（在下文中称为PTP从机）之间交换PTP消息，使得关于PTP从机的时间信息T2可以在亚微秒级上以高精确度与关于PTP主机的时间信息T1同步。具体地，PTP从机中的振荡频率F2可以与PTP主机中的振荡频率F1同步，并且此后，时间信息T2可以与时间信息T1同步。
图1示出使用IEEE1588PTP的传统高精确度时间同步过程的概况。
PTP主机被设计为通过网络以基于振荡频率F1的预定间隔Δm传送包含指示传送时间T1i的时间戳的作为PTP消息的Sync消息。同时，PTP从机被设计为接收从PTP主机传送的Sync消息，提取其中包含的指示传送时间T1i的时间戳，并且获取其接收时间T2i。即，PTP从机每次接收到Sync分组时获得传送时间T1i和接收时间T2i。
PTP从机还被设计为经由网络向PTP主机传送作为PTP消息的Delay_req，并且存储其传送时间T2X。在接收到Delay_req之后，PTP主机向PTP从机返回包含指示接收时间T1X的时间戳的作为PTP消息的Delay_res。即，PTP从机通过传送Delay_req和接收响应于Delay_req从PTP主机返回的Delay_res而获得Delay_req的传送时间T2X和接收时间T1X。
在此，假设经由网络传递诸如Sync消息、Delay_req或Delay_res的PTP消息所需的时间（在下文中称为网络延迟）不变化而是常数。
在该情况下，如果PTP从机的振荡频率F2与PTP主机的振荡频率F1的完全同步，则PTP主机中的Sync消息传送间隔Δm=T12-T11与PTP从机中的Sync消息接收间隔Δs=T22-T21相同。换句话说，在Δm和Δs之间的差Δm-Δs不为0的情况下，PTP从机的振荡频率F2与PTP主机的振荡频率F1不同，并且未建立同步。
因此，为了建立频率同步，应调整PTP从机的振荡频率F2，使得Δm和Δs之间的差Δm-Δs将变为0。在下文中，Δm和Δs之间的差Δm-Δs将被称为频率差。根据下列等式（1）计算频率差。
频率差Δm-Δs=(T12-T11)-(T22-T21)=(T21-T11)-(T22-T12)……（1）
为了建立时间同步，如上所述PTP从机在建立频率同步之后传送Delay_req，并且接收作为响应的Delay_res，以获得Delay_req的传送时间T23和接收时间T13。
在关于PTP主机的时间信息T1和关于PTP从机的时间信息T2之间的差是时间差的情况下，满足下面示出的等式（2）和（3），并且根据等式（2）和（3）确定也在下面示出的等式（4）。
接收时间T22-传送时间T12=网络延迟+时间差……（2）
接收时间T13-传送时间T23=网络延迟-时间差……（3）
时间差={(T22-T13)-(T12-T23)}/2……（4）
在PTP从机中，应调整时间信息T2，使得由等式（4）表示的时间差将为0。
图2示出在PTP从机中用于建立时间同步的时间控制装置的示例结构。
该时间控制装置10包括减法单元11、12和13、除法单元14、平均值计算单元15、PID（比例积分微分）处理单元16和时间调整单元17。
减法单元11如在上面的等式（2）中所示计算接收时间T22-传送时间T12，并向减法单元13输出结果。减法单元12如在上面的等式（3）中所示计算接收时间T23-传送时间T13，并且向减法单元13输出结果。减法单元13和除法单元14计算由上面的等式（4）表示的时间差，并向平均值计算单元15输出结果。
平均值计算单元15依序存储从前一级中的除法单元14输入的预定数目的时间差。每次从除法单元14输入时间差时，计算输入的时间差和预定数目的存储的时间差间的平均值并将其输出到PID处理单元16。
PID处理单元16从平均值计算单元15接收平均时间差的输入，计算反馈控制值f1用于对后一级中的时间调整单元17执行PID控制，并且向时间调整单元17输出计算结果。时间调整单元17基于反馈控制值f1调整时间信息T2。
引用列表
专利文件
专利文件1：日本专利申请公开No.2010-190635
发明内容
本发明待解决的问题
当诸如视频信号的高容量分组在PTP主机和PTP从机连接的网络中流动时，网络中发生拥塞，并且上面描述的PTP消息的网络延迟可能临时变长。
在这种情况下，不满足上面描述的假设“PTP消息的网络延迟不变化而是常数”。因此，不能通过上面描述的方法准确地建立频率同步和时间同步。
本公开鉴于那些情况做出，并且旨在以高精确度使时间信息与网络中的主机装置同步。
问题的解决方法
作为本公开的一方面的时间控制装置是这样的时间控制装置，其安装在从机装置中，并且使时间信息与所述从机装置经由网络连接到的主机装置同步。所述时间控制装置包括：计算单元，其基于与所述主机装置交换的消息的传送时间和接收时间计算与所述主机装置的时间差和网络延迟，所述网络延迟指示经由所述网络传递所述消息所需的时间段；PID处理单元，其基于所计算的时间差生成反馈控制值f1，所述反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制；f0生成单元，其基于所生成的反馈控制值f1生成反馈控制值f0；以及调整单元，其根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息。
所述调整单元当所计算的网络延迟在从所述最小网络延迟值的预定范围内时，可以根据所述反馈控制值f1调整关于所述从机装置的时间信息，并且当所计算的网络延迟在从所述最小网络延迟值的预定范围外时，可以根据所述反馈控制值f0调整关于所述从机装置的时间信息。
所述f0生成单元可以通过计算当满足预定条件时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
所述f0生成单元可以通过计算当所计算的时间差为0时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
所述f0生成单元可以通过计算当所计算的时间差小于预定阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
所述f0生成单元可以通过计算当所计算的网络延迟小于预定阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
在预定操作开始时段期间，所述f0生成单元可以通过计算当所计算的时间差小于预定阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0，并且在所述预定操作开始时段之后，所述f0生成单元可以通过计算当所计算的时间差为0时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
在预定操作开始时段期间，所述f0生成单元可以通过计算当所计算的时间差小于第一阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0，并且在所述预定操作开始时段之后，所述f0生成单元可以通过计算当所计算的时间差小于比所述第一阈值小的第二阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
在预定操作开始时段期间，所述f0生成单元可以通过计算当所计算的网络延迟小于第一阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0，并且在所述预定操作开始时段之后，所述f0生成单元可以通过计算当所计算的网络延迟小于比所述第一阈值小的第二阈值时生成的反馈控制值f1的平均值而生成所述反馈控制值f0。
作为本公开的一方面的时间控制方法是这样的时间控制方法，其在安装在从机装置中的时间控制装置中实现，并且使时间信息与所述从机装置经由网络连接到的主机装置同步。所述时间控制方法包括：计算步骤，基于与所述主机装置交换的消息的传送时间和接收时间计算与所述主机装置的时间差和网络延迟，所述网络延迟指示经由所述网络传递所述消息所需的时间段；PID处理步骤，基于所计算的时间差生成反馈控制值f1，所述反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制；f0生成步骤，基于所生成的反馈控制值f1生成反馈控制值f0；以及调整步骤，根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息，所述步骤由所述时间控制装置实现。
作为本公开的一方面的程序是这样的程序，其由安装在从机装置中的计算机执行，并且使时间信息与所述从机装置经由网络连接到的主机装置同步。所述程序使得所述计算机用作：计算单元，其基于与所述主机装置交换的消息的传送时间和接收时间计算从所述主机装置的时间差和网络延迟，所述网络延迟指示经由所述网络传递所述消息所需的时间段；PID处理单元，其基于所计算的时间差生成反馈控制值f1，所述反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制；f0生成单元，其基于所生成的反馈控制值f1生成反馈控制值f0；以及调整单元，其根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息。
在本公开的一方面中，基于与所述主机装置交换的消息的传送时间和接收时间计算从所述主机装置的时间差和指示经由网络传递消息所需的时间段的网络延迟。基于所计算的时间差生成反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制。基于所生成的反馈控制值f1生成反馈控制值f0。根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息。
本发明的效果
根据本公开的一方面，可以以高精确度使时间信息与网络中的主机装置同步。
附图说明
图1是示出使用IEEE1588PTP的传统高精确度时间同步过程的概况的图。
图2是示出传统时间控制装置的示例结构的框图。
图3是示出应用本公开的时间控制装置的示例结构的框图。
图4是示出图3中示出的f0生成单元的第一示例结构的框图。
图5是用于解释图3中示出的时间控制装置的操作的流程图。
图6是示出图3中示出的f0生成单元的第二示例结构的框图。
图7是示出计算机的示例结构的框图。
具体实施方式
下文是参考附图的用于实现本公开（在下文中称为实施例）的最佳模式的详细描述。
在与网络中的PTP主机（主机装置）交换PTP消息以使得时间信息与PTP主机同步的PTP从机（从机装置）中包括作为本公开的实施例的时间控制装置。假设在使时间信息与PTP主机同步之前，PTP从机的振荡频率F2已经以高精确度与PTP主机的振荡频率F1同步。
[时间控制装置的示例结构]
图3示出作为实施例的时间控制装置的示例结构。该时间控制装置30包括网络延迟/时间差计算单元31、开关37、最小值检测单元38、比较单元39、PID处理单元40、f0生成单元41、选择器42和时间调整单元43。
网络延迟/时间差计算单元31包括减法单元32到34、除法单元35和加法单元36。
减法单元32如上面的等式（2）中所示计算接收时间T22-传送时间T12，并向减法单元34和加法单元36输出结果。减法单元33如上面的等式（3）中所示计算接收时间T23-传送时间T13，并向减法单元34和加法单元36输出结果。减法单元34和除法单元35根据上面的等式（4）计算时间差，并向开关37输出时间差。加法单元36通过将上面的等式（2）与上面的等式（3）相加而计算网络延迟×2，并向最小值检测单元38和比较单元39输出结果。
开关37在比较单元39的控制下接通和断开，并向PID处理单元40和f0生成单元41输出从网络延迟/时间差计算单元31的除法单元35输入的时间差。
最小值检测单元38不断监视从网络延迟/时间差计算单元31的加法单元36输入的网络延迟×2。如果输入值小于存储的最小值，则存储的最小值更新为输入值。最小值检测单元38还向比较单元39通知存储的最小值。
比较单元39基于在最小值检测单元38中存储的最小值确定从加法单元36输入的网络延迟×2是否等于或小于预定阈值，并且随后基于确定结果控制开关37和选择器42。具体地，如果确定结果为肯定的，则开关37接通，并且选择器42接通至输入端42a。另一方面，如果确定结果为否定的，则开关37断开，并且选择器42接通至输入端42b。
PID处理单元40经由开关37从网络延迟/时间差计算单元31接收时间差的输入，计算用于对后一级中的时间调整单元43执行PID控制的反馈控制值f1，并且向选择器42的输入端42a和f0生成单元41输出反馈控制值f1。
在从PID处理单元40依序输入的反馈控制值f1中，f0生成单元41存储当经由开关37从网络延迟/时间差计算单元31输入的时间差满足预定条件时输入的反馈控制值f1。f0生成单元41还通过获得存储的反馈控制值f1的平均值而计算反馈控制值f0，并且向选择器42的输入端42b输出反馈控制值f0。
在比较单元39的控制下，选择器42向时间调整单元43输出输入到输入端42a的反馈控制值f1或输入到输入端42b的反馈控制值f0。时间调整单元43调整基于反馈控制值f0或反馈控制值f1调整关于内部时钟的时间信息T2。
[f0生成单元41的第一示例结构]
图4示出f0生成单元41的第一示例结构。
f0生成单元41的第一示例结构包括时序生成单元50、锁存器51、延迟单元52-1到52-N以及平均值计算单元53。
时序生成单元50监视经由开关37从网络延迟/时间差计算单元31输入的时间差，并且当时间差为0时向锁存器51输出控制信号。
在从PID处理单元40依序输入的反馈控制值f1中，锁存器51向延迟单元52-1和平均值计算单元53输出当从时序生成单元50输入控制信号时输入的反馈控制值f1。
当从锁存器51输入反馈控制值f1时，延迟单元52-1向后一级中的延迟单元52-2和平均值计算单元53输出目前在其中存储的反馈控制值f1，并且存储从锁存器51输入的反馈控制值f1。同样，当从前一级输入反馈控制值f1时，延迟单元52-1到52-N中的每一个向后一级输出目前在其中存储的反馈控制值f1，并且存储从前一级输入的反馈控制值f1。
平均值计算单元53计算从锁存器51和延迟单元52-1到52-N输入的(N+1)个反馈控制值f1的平均值，并向选择器42的输入端42b输出平均值。
当时间差为0时时序生成单元50可以不向锁存器51输出控制信号，而当时间差小于预定阈值时向锁存器51输出控制信号。可替换地，由加法单元36计算的网络延迟可以输入到时序生成单元50，并且当网络延迟小于预定阈值时可以向锁存器51输出控制信号。
[操作的描述]
然后，描述时间控制装置30的操作。图5是用于解释由时间控制装置30执行的时间控制过程的流程图。
该时间控制过程以规则的间隔执行。步骤S1中，网络延迟/时间差计算单元31的减法单元32如上面的等式（2）中所示计算接收时间T22-传送时间T12，并向减法单元34和加法单元36输出结果。步骤S2中，减法单元33如上面的等式（3）中所示计算接收时间T23-传送时间T13，并向减法单元34和加法单元36输出结果。
步骤S3中，减法单元34和除法单元35根据上面的等式（4）计算时间差，并向开关37输出结果。加法单元36通过将上面的等式（2）与上面的等式（3）相加而计算网络延迟×2，并向最小值检测单元38和比较单元39输出结果。
步骤S4中，比较单元39基于在最小值检测单元38中存储的最小值确定从加法单元36输入的网络延迟×2是否等于或小于预定阈值。如果此时确定结果为肯定的，则过程前进到步骤S5。
步骤S5中，开关37在比较单元39的控制下接通。基于经由开关37从网络延迟/时间差计算单元31输入的时间差，PID处理单元40计算用于对时间调整单元43执行PID控制的反馈控制值f1，并且向选择器42的输入端42a和f0生成单元41输出反馈控制值f1。
步骤S6中，f0生成单元41还基于从PID处理单元40依序输入的反馈控制值f1计算反馈控制值f0，并向选择器42的输入端42b输出反馈控制值f0。
步骤S7中，选择器42在比较单元39的控制下接通至输入端42a，并向时间调整单元43输出反馈控制值f1。步骤S8中，时间调整单元43基于反馈控制值f1调整关于内部时钟的时间信息T2。
如果步骤S4中的确定结果否定的，则过程前进到步骤S9。步骤S9中，开关37在比较单元39的控制下断开。此外，选择器42在比较单元39的控制下接通至输入端42b，并向时间调整单元43输出步骤S6中生成的反馈控制值f0。时间控制过程随后结束。
如上所述，在由时间控制装置30执行的时间控制过程中，即使在网络延迟较长的情况下（或在网络延迟×2等于或大于预定阈值的情况下），时间调整单元43基于当时间差为0时获得的作为反馈控制值f1的平均值的反馈控制值f0来调整时间信息T2。因此，可以使得来自关于主机装置的时间信息T1的差小于其中当网络延迟较长时不执行时间调整（或其中网络延迟×2等于或大于预定阈值）的传统情况。
[f0生成单元41的第二示例结构]
图6示出f0生成单元41的第二示例结构。
f0生成单元41的第二示例结构包括计数器61、比较单元62、第一时序生成单元63、第二时序生成单元64、锁存器51、延迟单元52-1到52-N以及平均值计算单元53。
计数器61在时间控制装置30的操作开始时复位为0。此后，每次从PID处理单元40输入反馈控制值f1时，计数器61将其计数器值递增1，并向比较单元62通知计数值。比较单元62将计数器61的计数值与预定固定值相比较，并使得第一时序生成单元63或第二时序生成单元64根据比较结果而操作。具体地，在计数值超过预定固定值之前使得第一时序生成单元63操作，而在计数值超过预定固定值之后使得第二时序生成单元64操作。
第一时序生成单元63监视经由开关37从网络延迟/时间差计算单元31输入的时间差，并且当时间差小于预定阈值（正值）时向锁存器51输出控制信号。
第二时序生成单元64监视经由开关37从网络延迟/时间差计算单元31输入的时间差，并且当时间差为0时向锁存器51输出控制信号。
锁存器51、延迟单元52-1到52-N以及平均值计算单元53与图4中示出的f0生成单元41的第一示例结构相同，并且因此，在此不重复其解释。
在f0生成单元41的第二示例结构中，在时间控制装置30的操作开始时在初始级中生成用于锁存器51的控制信号的频率高于图4中示出的f0生成单元41的第一示例结构。因此，可以更快地生成反馈控制值f0。此时生成的反馈控制值f0并非基于关于时间差0的反馈控制值f1，并且每个反馈控制值f1包括误差（正/负随机分布）。然而，反馈控制值f0是反馈控制值f1的平均值，并且因此，可以预计误差彼此消除和减小。
鉴于此，在网络延迟×2大于基于在最小值检测单元38中存储的最小值的预定阈值，并且反馈控制值f0输入到时间调整单元43的情况下，可以在比第一示例结构中时间调整短的时间段中执行时间调整。
此外，在网络延迟×2等于或小于基于在最小值检测单元38中存储的最小值的预定阈值，并且反馈控制值f1输入到时间调整单元43的情况下，可以以与第一示例结构相同的精确度执行时间调整。
在上面描述的示例中，第一时序生成单元63确定时间差是否小于预定阈值，并且第二时序生成单元64确定时间差是否为0。然而，第一时序生成单元63可以确定时间差是否小于预定第一阈值，并且第二时序生成单元64可以确定时间差是否小于比第一阈值小的第二阈值。
可替换地，第一时序生成单元63可以确定网络延迟是否小于预定第一阈值，并且第二时序生成单元64可以确定网络延迟是否小于比第一阈值小的第二阈值。
可以利用硬件或软件执行时间控制装置30的上面描述的一系列处理。在利用软件执行一系列处理的情况下，将形成软件的程序安装到计算机中。在此，计算机可以是并入专用硬件的计算机，或可以是当在其中安装了各种类型的程序时可以执行各种类型的功能的通用计算机。
图7是示出根据程序执行上面描述的一系列处理的计算机硬件示例结构的框图。
在计算机中，CPU（中央处理单元）101、ROM（只读存储器）102和RAM（随机访问存储器）103通过总线104彼此连接。
输入/输出接口105进一步连接到总线104。输入单元106、输出单元107、存储单元108、通信单元109和驱动器110连接到输入/输出接口105。
输入单元106由键盘、鼠标和麦克风等形成。输出单元107由显示器和扬声器等形成。存储单元108由硬盘或非易失性存储器等形成。通信单元109由网络接口等形成。驱动器110驱动诸如磁盘、光盘、磁光盘或半导体存储器的可移除介质。
在具有上面描述的结构的计算机中，CPU101经由输入/输出接口105和总线104将在存储单元108中存储的程序加载到RAM103中，并且执行所述程序，使得执行上面描述的一系列处理。
例如，由计算机（CPU101）执行的程序可以记录在作为要提供的封装介质的可移除介质111上。可替换地，可以经由诸如局域网、因特网或数字卫星广播的有线或无线传送介质提供所述程序。
在计算机中，当将可移除介质111装载在驱动器110上时，所述程序可以经由输入/输出接口105安装到存储单元108中。所述程序还可以经由有线或无线传送介质由通信单元109接收，并且安装到存储单元108中。此外，所述程序可以预先安装到ROM102或存储单元108中。
由计算机执行的程序可以是用于根据在此说明书中描述的序列按时间顺序执行处理的程序，或者可以是用于并行执行处理或必要时（诸如当存在调用时）执行处理的程序。
本公开的实施例不限于上面描述的实施例，并且可以做出各种改变，而不背离本公开的范围。
参考标号列表
30  时间控制装置
31  网络延迟/时间差计算单元
32-34  减法单元
35  除法单元
36  加法单元
37  开关
38  最小值检测单元
39  比较单元
40  PID处理单元
41  f0生成单元
42  选择器
43  时间调整单元
50  时序生成单元
51  锁存器
52  延迟单元
53  平均值计算单元
61  计数器
62  比较单元
63  第一时序生成单元
64  第二时序生成单元

Claims (11)

1.一种时间控制装置，其安装在从机装置中，并且使时间信息与所述从机装置经由网络连接到的主机装置同步，
所述时间控制装置包括：
计算单元，其被配置为基于与所述主机装置交换的消息的传送时间和接收时间计算网络延迟以及与所述主机装置的时间差，所述网络延迟指示经由所述网络传递所述消息所需的时间段；
PID处理单元，其被配置为基于所计算的时间差生成反馈控制值f1，所述反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制；
f0生成单元，其被配置为基于所生成的反馈控制值f1生成反馈控制值f0；以及
调整单元，其被配置为根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息。
2.如权利要求1所述的时间控制装置，其中，
当所计算的网络延迟在从最小网络延迟值起的预定范围内时，所述调整单元根据所述反馈控制值f1调整关于所述从机装置的时间信息，以及，
当所计算的网络延迟在从所述最小网络延迟值起的预定范围外时，所述调整单元根据所述反馈控制值f0调整关于所述从机装置的时间信息。
3.如权利要求2所述的时间控制装置，其中，所述f0生成单元通过计算当满足预定条件时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
4.如权利要求3所述的时间控制装置，其中，所述f0生成单元通过计算当所计算的时间差为0时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
5.如权利要求3所述的时间控制装置，其中，所述f0生成单元通过计算当所计算的时间差小于预定阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
6.如权利要求3所述的时间控制装置，其中，所述f0生成单元通过计算当所计算的网络延迟小于预定阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
7.如权利要求3所述的时间控制装置，其中，
在预定操作开始时段期间，所述f0生成单元通过计算当所计算的时间差小于预定阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0，以及，
在所述预定操作开始时段之后，所述f0生成单元通过计算当所计算的时间差为0时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
8.如权利要求3所述的时间控制装置，其中，
在预定操作开始时段期间，所述f0生成单元通过计算当所计算的时间差小于第一阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0，以及，
在所述预定操作开始时段之后，所述f0生成单元通过计算当所计算的时间差小于比所述第一阈值小的第二阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
9.如权利要求3所述的时间控制装置，其中，
在预定操作开始时段期间，所述f0生成单元通过计算当所计算的网络延迟小于第一阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0，以及，
在所述预定操作开始时段之后，所述f0生成单元通过计算当所计算的网络延迟小于比所述第一阈值小的第二阈值时生成的多个反馈控制值f1的平均值而生成所述反馈控制值f0。
10.一种时间控制方法，其在时间控制装置中实现，所述时间控制装置安装在从机装置中并且使时间信息与所述从机装置经由网络连接到的主机装置同步，
所述时间控制方法包括：
计算步骤，基于与所述主机装置交换的消息的传送时间和接收时间计算网络延迟以及与所述主机装置的时间差，所述网络延迟指示经由所述网络传递所述消息所需的时间段；
PID处理步骤，基于所计算的时间差生成反馈控制值f1，所述反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制；
f0生成步骤，基于所生成的反馈控制值f1生成反馈控制值f0；以及
调整步骤，根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息，
所述步骤由所述时间控制装置实现。
11.一种程序，其由计算机执行，所述程序安装在从机装置中并且使时间信息与所述从机装置经由网络连接到的主机装置同步，
所述程序使得所述计算机用作：
计算单元，其被配置为基于与所述主机装置交换的消息的传送时间和接收时间计算网络延迟以及与所述主机装置的时间差，所述网络延迟表示经由所述网络传递所述消息所需的时间段；
PID处理单元，其被配置为基于所计算的时间差生成反馈控制值f1，所述反馈控制值f1用于对关于所述从机装置的时间信息执行反馈控制；
f0生成单元，其被配置为基于所生成的反馈控制值f1生成反馈控制值f0；以及
调整单元，其被配置为根据基于所计算的网络延迟选择的所述反馈控制值f1或反馈控制值f0调整关于所述从机装置的时间信息。
CN201280047854.4A 2011-10-06 2012-09-27 时间控制装置、时间控制方法和程序 Pending CN103842917A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011221470A JP2013083450A (ja) 2011-10-06 2011-10-06 時刻制御装置、時刻制御方法、およびプログラム
JP2011-221470 2011-10-06
PCT/JP2012/074833 WO2013051446A1 (ja) 2011-10-06 2012-09-27 時刻制御装置、時刻制御方法、およびプログラム

Publications (1)

Publication Number Publication Date
CN103842917A true CN103842917A (zh) 2014-06-04

Family

ID=48043607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047854.4A Pending CN103842917A (zh) 2011-10-06 2012-09-27 时间控制装置、时间控制方法和程序

Country Status (5)

Country Link
US (1) US20140241381A1 (zh)
EP (1) EP2749968A1 (zh)
JP (1) JP2013083450A (zh)
CN (1) CN103842917A (zh)
WO (1) WO2013051446A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636627A (zh) * 2015-06-08 2018-01-26 三菱电机株式会社 时刻同步装置、时刻同步系统及时刻同步方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083451A (ja) * 2011-10-06 2013-05-09 Sony Corp 時刻制御装置、時刻制御方法、およびプログラム
EP2747316A3 (en) * 2012-12-24 2018-01-03 Akademia Gorniczo-Hutnicza im. Stanislawa Staszica w Krakowie A system and a method for synchronization and transmission of information in a distributed measurement and control system
TWI513230B (zh) * 2013-04-29 2015-12-11 Ind Tech Res Inst 支援用戶端設備廣域管理協定之遠端管理系統及裝置及其提升遠端管理效能之方法
US9584302B2 (en) * 2015-06-05 2017-02-28 Analog Devices Global Method and apparatus for synchronization of slave clock to master clock
JP6626015B2 (ja) * 2017-01-04 2019-12-25 株式会社東芝 同期装置、同期方法、同期プログラム、および同期システム
JP6528807B2 (ja) * 2017-06-28 2019-06-12 オムロン株式会社 制御システム、制御装置、結合方法およびプログラム
US11821875B2 (en) * 2018-07-31 2023-11-21 Shimadzu Corporation Material testing machine
JP6823700B1 (ja) * 2019-11-07 2021-02-03 セイコーソリューションズ株式会社 クロック調整装置、プログラム、及びクロック調整方法
JP6823701B1 (ja) * 2019-11-07 2021-02-03 セイコーソリューションズ株式会社 クロック調整装置、方法、及びプログラム
EP4199384A1 (en) * 2021-12-14 2023-06-21 u-blox AG Method and apparatus for determining a clock frequency offset

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116865A (ja) * 1999-10-15 2001-04-27 Toshiba Corp 時計回路
CN1934809A (zh) * 2004-02-09 2007-03-21 Sem技术公司 由不可靠数据分组网络分离时校准时间基准的方法和装置
US20070147435A1 (en) * 2005-12-23 2007-06-28 Bruce Hamilton Removing delay fluctuation in network time synchronization
CN101807988A (zh) * 2009-02-17 2010-08-18 索尼公司 从装置、从装置的时刻同步化方法、主装置以及电子设备系统
JP2010197320A (ja) * 2009-02-27 2010-09-09 Sony Corp スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム
CN102136900A (zh) * 2010-01-22 2011-07-27 华为技术有限公司 无源光网络的时间同步方法、装置及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116865A (ja) * 1999-10-15 2001-04-27 Toshiba Corp 時計回路
CN1934809A (zh) * 2004-02-09 2007-03-21 Sem技术公司 由不可靠数据分组网络分离时校准时间基准的方法和装置
US20070147435A1 (en) * 2005-12-23 2007-06-28 Bruce Hamilton Removing delay fluctuation in network time synchronization
CN101807988A (zh) * 2009-02-17 2010-08-18 索尼公司 从装置、从装置的时刻同步化方法、主装置以及电子设备系统
JP2010197320A (ja) * 2009-02-27 2010-09-09 Sony Corp スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム
CN102136900A (zh) * 2010-01-22 2011-07-27 华为技术有限公司 无源光网络的时间同步方法、装置及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636627A (zh) * 2015-06-08 2018-01-26 三菱电机株式会社 时刻同步装置、时刻同步系统及时刻同步方法
CN107636627B (zh) * 2015-06-08 2020-12-29 三菱电机株式会社 时刻同步装置、时刻同步系统及时刻同步方法

Also Published As

Publication number Publication date
WO2013051446A1 (ja) 2013-04-11
JP2013083450A (ja) 2013-05-09
EP2749968A1 (en) 2014-07-02
US20140241381A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
CN103842917A (zh) 时间控制装置、时间控制方法和程序
CN103220060A (zh) 时间控制装置、时间控制方法以及程序
CN101960770B (zh) 时钟同步系统、节点和时钟同步方法
EP1818742B1 (en) Synchronizing control system for a plurality of controllers
US7616560B2 (en) Bus system consisting of at least two data buses
CN105553598B (zh) 一种基于m估计稳健回归的时间触发以太网时钟补偿方法
CN107196724B (zh) 一种基于分布式时钟的多机器人控制同步系统及方法
EP2101439A1 (en) Synchronization system and method of time information and related equipment
EP3026515B1 (en) Programmable controller system
US9098816B2 (en) Message loss prevention in can systems
KR101636496B1 (ko) 신호 동기 시스템, 노드 동기 시스템, 신호 동기 방법, 및 노드 동기 방법
US7362834B2 (en) Method and device for synchronizing at least one node of a bus system and a corresponding bus system
CN102291232A (zh) 一种时钟同步方法及装置
WO2015122027A1 (ja) 時刻同期装置
US20190116021A1 (en) Measure and improve clock synchronization using combination of transparent and boundary clocks
CN103842918A (zh) 时间控制设备、时间控制方法和程序
US20160087738A1 (en) Time synchronization slave apparatus capable of adjusting time synchronization period, and method of determining time synchronization period
KR20190074026A (ko) 이더캣 기반의 슬레이브 시스템에 포함된 복수의 마이크로 프로세서간 동기화 방법 및 시스템
CN111711224A (zh) 交流电源并联时输出电压和载波信号的同步处理方法
CN110375596B (zh) 一种面向协同制导仿真系统的时间一致性控制方法
KR20170125405A (ko) 시각 동기 장치 및 시각 동기 시스템
KR101176798B1 (ko) 슬레이브 장치와 마스터 장치 간의 클락 동기화 방법
CN110098885B (zh) 一种时钟同步电路、装置及其方法
JP2005094933A (ja) モータ駆動装置
US8867681B2 (en) Transmission system, transmission device, and clock synchronization method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604