CN113498623B - 时间同步方法及装置、网络节点设备 - Google Patents

时间同步方法及装置、网络节点设备 Download PDF

Info

Publication number
CN113498623B
CN113498623B CN202080000051.8A CN202080000051A CN113498623B CN 113498623 B CN113498623 B CN 113498623B CN 202080000051 A CN202080000051 A CN 202080000051A CN 113498623 B CN113498623 B CN 113498623B
Authority
CN
China
Prior art keywords
time
physical
clock signal
clock
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000051.8A
Other languages
English (en)
Other versions
CN113498623A (zh
Inventor
魏祥野
修黎明
白一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113498623A publication Critical patent/CN113498623A/zh
Application granted granted Critical
Publication of CN113498623B publication Critical patent/CN113498623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0679—Clock or time synchronisation in a network by determining clock distribution path in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本公开实施例提供一种时间同步方法，包括：调节阶段，所述调节阶段包括N个调节周期，N为大于1的整数；在每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号，并至少根据所述物理时钟信号和物理时间偏差转换出逻辑时间；在每个调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值，N个调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1；所述时钟斜率为基于所述物理时钟信号生成的物理时间与参考时间的关系曲线的斜率；所述物理时间偏差为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差。本公开实施例还提供一种时间同步装置和网络节点设备。

Description

时间同步方法及装置、网络节点设备
技术领域
本公开涉及通信网络技术领域，具体涉及时间同步方法及装置、网络节点设备。
背景技术
随着万物联网(Internet of everything)的发展，现代电子系统由传统的有线通信向无线通信演变。在电信网络、计算机网络或其他类型电子设备的网络的架构设计和实现中，时钟同步都是一个至关重要的组成。
发明内容
本公开实施例提出了一种时间同步方法及装置、网络节点设备，以使网络节点设备的逻辑时间更准确，从而使不同网络节点设备的时间更加同步。
第一方面，本公开实施例提供一种时间同步方法，包括：调节阶段，所述调节阶段包括N个调节周期，N为大于1的整数；
在每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号，并至少根据所述物理时钟信号和物理时间偏差转换出逻辑时间；
其中，在每个所述调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值，N个所述调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1；其中，所述时钟斜率为基于所述物理时钟信号生成的物理时间与参考时间的关系曲线的斜率；所述物理时间偏差为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差。
在一些实施例中，所述时间同步方法还包括在所述调节阶段之前进行的：
确定每个所述调节周期中的物理时钟信号的时钟斜率的目标值；
对于每个所述调节周期，根据所述调节周期中的物理时钟信号的时钟斜率的目标值、所述调节周期的初始时刻和结束时刻分别对应的参考时间的差值，确定所述调节周期对应的频率控制字。
在一些实施例中，第一个所述调节周期的物理时钟信号的时钟斜率的目标值S1根据以下公式确定：
S1＝S0(1-x)
其中，x为预先获取的、初始阶段的物理时钟信号的时钟频率偏差系数；S0为在所述初始阶段，根据初始的频率控制字生成的物理时钟信号的时钟斜率的值，S0＝1+x；
第n个所述调节周期的物理时钟信号的时钟斜率的目标值Sn根据以下公式确定：
Figure BDA0002375128330000021
其中，Sn-1为在第n-1个所述调节周期的物理时钟信号的时钟斜率的目标值，n为整数，且1<n≤N。
在一些实施例中，所述时间同步方法还包括：在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure BDA0002375128330000022
其中，Δt为标准时钟周期，M为单个所述调节周期中的物理时钟信号的时钟周期的个数。
在一些实施例中，所述时间同步方法还包括：在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure BDA0002375128330000023
其中，Δt为标准时钟周期，M为单个所述调节周期中的物理时钟信号的时钟周期的个数。
在一些实施例中，所述至少根据所述物理时钟信号和物理时间偏差转换出逻辑时间，包括：
根据以下公式确定第一逻辑时钟周期Tl_1：
Figure BDA0002375128330000031
其中，Δt为标准时钟周期，E为所述物理时间偏差；
根据所述物理时钟信号和所述第一逻辑时钟周期转换出逻辑时间。
在一些实施例中，所述时间同步方法还包括在所述调节阶段之后的持续阶段进行的：
根据第N个调节周期对应的频率控制字生成物理时钟信号；
根据所述持续阶段的物理时钟信号和第二逻辑时钟周期转换出逻辑时间，其中，所述第二逻辑时钟周期与标准时钟周期相等。
在一些实施例中，所述至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号，包括：
根据基准时钟信号和与所述调节周期对应的频率控制字生成物理时钟信号。
第二方面，本公开实施例还提供一种时间同步装置，包括：
物理时钟信号生成单元，被配置为在调节阶段的每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号；所述调节阶段包括N个所述调节周期，N为大于1的整数；其中，在每个所述调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值，N个所述调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1；其中，所述时钟斜率为基于所述物理时钟信号生成的物理时间与参考时间的关系曲线的斜率；
逻辑时间转换单元，被配置为在每个所述调节周期，至少根据接收到的物理时钟信号和物理时间偏差转换出逻辑时间；所述物理时间偏差为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差。
在一些实施例中，所述时间同步装置还包括：
控制字确定单元，被配置为在所述调节阶段之前，确定每个所述调节周期中的物理时钟信号的时钟斜率的目标值；并根据所述调节周期中的物理时钟信号的时钟斜率的目标值、所述调节周期的初始时刻和结束时刻分别对应的参考时间之差，确定所述调节周期对应的频率控制字。
在一些实施例中，第一个所述调节周期的物理时钟信号的时钟斜率的目标值S1根据以下公式确定：
S1＝S0(1-x)
其中，x为预先获取的、初始阶段的物理时钟信号的时钟频率偏差系数；S0为在所述初始阶段，根据初始的频率控制字生成的物理时钟信号的时钟斜率的值，S0＝1+x；
第n个所述调节周期的物理时钟信号的时钟斜率的目标值Sn根据以下公式确定：
Figure BDA0002375128330000041
其中，Sn-1为在第n-1个所述调节周期的物理时钟信号的时钟斜率的目标值，n为整数，且1<n≤N。
在一些实施例中，所述时间同步装置还包括：第一时间偏差确定单元，被配置为在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure BDA0002375128330000042
其中，Δt为标准时钟周期，M为所述调节周期中标准时钟周期的个数。
在一些实施例中，所述时间同步装置还包括：第二时间偏差确定单元，被配置为在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure BDA0002375128330000043
其中，Δt为标准时钟周期，M为所述调节周期中标准时钟周期的个数。
在一些实施例中，所述逻辑时间转换单元具体被配置为，在每个所述调节周期，根据以下公式确定第一逻辑时钟周期Tl_1，并根据所述物理时钟信号和所述第一逻辑时钟周期转换出逻辑时间：
Figure BDA0002375128330000051
其中，Δt为标准时钟周期，E为所述物理时间偏差。
在一些实施例中，所述物理时钟信号生成单元还被配置为，在所述调节阶段之后的持续阶段，根据第N个调节周期对应的频率控制字生成物理时钟信号；
所述逻辑时间转换单元还被配置为，在所述持续阶段，根据所述持续阶段的物理时钟信号和第二逻辑时钟周期转换出逻辑时间，其中，所述第二逻辑时钟周期与标准时钟周期相等。
在一些实施例中，所述物理时钟信号生成单元具体被配置为，根据基准时钟信号和与所述调节周期对应的频率控制字生成物理时钟信号。
在一些实施例中，所述物理时钟生成单元包括时间平均频率直接周期合成器。
第三方面，本公开实施例还提供一种网络节点设备，包括上述的时间同步装置。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1示出了准同步架构的示意图。
图2示出了主从架构的示意图。
图3示出了根据本公开的一些实施例的时间同步方法的示意图。
图4示出了根据本公开的一些实施例的时间平均频率的原理示意图。
图5示出了根据本公开的一些实施例中的时间同步方法的另一示意图。
图6示出了根据本公开一些实施例中在每个调节周期转换出逻辑时间的方法示意图。
图7示出了根据本公开的一些实施例中的时间同步方法的另一示意图。
图8示出了根据本公开的一些实施例的时间同步装置的示意性框图。
图9示出了根据本公开的一些实施例的时间同步装置的另一示意性框图。
图10示出了根据本公开的一些实施例的时间平均频率直接周期合成器的电路图。
图11示出了根据本公开的一些实施例的时间同步装置的另一示意性框图。
图12示出了根据本公开的一些实施例的时间同步装置的另一示意性框图。
图13示出了网络中的十个网络节点设备在未进行时间同步时的时间偏移曲线。
图14示出了在未进行时间同步的情况下网络时间的同步误差曲线。
图15示出了根据对比例中的时间同步方法进行时间同步的情况下每个网络节点设备的时间偏移曲线。
图16示出了根据对比例中的时间同步方法进行时间同步的情况下网络时间的同步误差曲线。
图17示出了根据另一对比例中的时间同步方法进行时间同步的情况下每个网络节点设备的时间偏移曲线。
图18示出了根据另一对比例中的时间同步方法进行时间同步的情况下网络时间的同步误差曲线。
图19示出了根据图7所示的时间同步方法进行时间同步的情况下每个网络节点设备的时间偏移曲线。
图20示出了根据图7所示的时间同步方法进行时间同步的情况下网络时间的同步误差曲线。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如，除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。应该理解的是，本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。除非上下文另外清楚地指出，否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。
在过去的几十年中，网络架构从同步时分复用模式(time divisionmultiplexing，TDM)演变为异步包交换模式。在TDM系统中，在各个网络节点设备之间存在一个物理链路实现频率传输。在异步包交换系统中，传输频率的物理链路已经不复存在，所有的数据和时间信息都通过包来交换，从而增加了时间同步的难度。
网络中的网络节点设备在处理本地事务或与其他网络节点设备进行通信时，均是基于本地设备的逻辑时间来进行通信的。其中，本地设备的逻辑时间(Logical Time)基于物理时钟(Physicl Clock)信号生成。具体地，网络节点设备具有物理时钟信号生成单元，该物理时钟信号生成单元为一硬件设备，其能够生成物理时钟信号。根据该物理时钟信号可以生成物理时间(Physical Time)，例如，tp＝m·Tp，其中，Tp为物理时钟信号的时钟周期，m为物理时钟信号生成单元当前产生的时钟周期的个数或上升沿的个数。物理时间可以描述为：物理时钟信号生成单元生成的物理时钟信号的时钟周期每增加1，物理时间就增加Tp，例如，当物理时钟信号生成单元还未开始生成物理时钟信号时，物理时间为0；当物理时钟信号生成单元生成的物理时钟信号中的时钟周期为1时，物理时间为Tp；当物理时钟信号达到两个时钟周期时，物理时间为2·TP；以此类推。根据预设的转换规则可以将每个时钟周期对应的物理时间转换为逻辑时间，例如，TP为0.01秒，当物理时钟信号中的时钟周期为1(或者，产生第1个上升沿)时，逻辑时间为00点00分0.01秒；当物理时钟信号的时钟周期为2(或者，产生第2个上升沿)时，逻辑时间为00点00分0.02秒，以此类推，当物理时钟信号的时钟周期为6000(或者，产生第6000个上升沿)时，逻辑时间为00时01分00秒。
在通信网络中，每个网络节点设备的物理时钟信号生成单元的物理性质(例如，工艺参数、温度漂移参数、老化系数、压力漂移系数等)可能会出现差异，从而引起不同网络节点设备的逻辑时间出现差异，即，时间不同步。网络时间同步的架构大致分为两类，分别是准同步架构(Plesiochronous)和主从架构(Master-Slave)，图1示出了准同步架构的示意图，图2示出了主从架构的示意图。如图1所示，准同步架构中的每个网络节点设备1具有独立的物理时钟信号生成单元，每个网络节点设备1的物理时钟信号的时钟频率都设置为相同值，但是各个网络节点设备1的物理时钟生成信号单元的物理性质不可能完全一致，而由于不同的老化系数、温度漂移系数、压力漂移系数、工艺误差等都会引起物理时间或者逻辑时间的偏移。因此，这种架构下网络时间同步的精度会随着工作时间的增长而降低。如图2所示，主从架构中的网络节点设备分为主节点设备1a和从节点设备1b，每个从节点设备1b都接收主节点设备1a发送的时间信息。在一具体示例中，每隔一段时间，将主节点设备1a的时间直接赋予给从节点设备1b，以实现从节点设备1b与主节点设备1a的时间同步。但是，该同步方法具有一定的风险，例如，一个从节点设备1b的时间信息是00:53(即，0分53秒)，而主节点设备1a发过来的时间信息是00:52，那么，从节点设备1b将时间同步为00:52时，对于从节点设备1b而言相当于出现时间倒流，这对网络节点设备的系统稳定性非常不利。
为了实现网络时间同步，本公开实施例提供一种时间同步方法，该时间同步方法可以由网络节点设备的时间同步装置来执行。本公开实施例中的时间同步方法包括：调节阶段，该调节阶段包括N个调节周期，N为大于1的整数，例如，N＝10，或者N＝20，或者N＝30等等。图3示出了根据本公开的一些实施例的时间同步方法的示意图，如图3所示，本公开实施例中的时间同步方法包括：步骤S110、在每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号，并至少根据物理时钟信号和物理时间偏差E转换出逻辑时间。
在一些实施例中，物理时钟信号可以由物理时钟信号生成单元来执行，该物理时钟信号生成单元具体可以根据频率控制字和基准时钟信号生成物理时钟信号。当基准时钟信号的时钟频率固定时，对于不同的频率控制字，物理时钟信号生成单元所生成的物理时钟信号的频率(和周期)也不同。
在本公开实施例中，在每个调节周期生成的物理时钟信号均具有时钟斜率，且每个所述调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值，N个调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1。需要说明的是，时钟斜率为物理时间与参考时间的关系曲线的斜率。物理时间为基于物理时钟信号生成的时间。物理时间偏差E为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差。参考时间为其他网络节点设备提供的时间，该参考时间可以根据其他网络节点设备的参考时钟信号生成。例如，当网络节点设备处于主从架构中时，参考时钟信号即为主节点设备的物理时钟信号，参考时间为主节点设备基于参考时钟信号生成的逻辑时间；当时间同步装置所在的网络节点设备处于准同步架构中时，参考时间可以为多个其他网络节点设备的逻辑时间的平均值。
假设参考时钟信号的时钟频率为f，参考时钟信号的时钟周期为1/f，则每经过一个时钟周期，参考时间增加1/f，参考时间与参考时钟信号的时钟周期的个数p之间的关系为：t＝p·1/f，即，参考时间t与时钟周期的个数p之间的关系曲线的斜率为1/f，对该斜率进行归一化处理后，得到参考时间t’＝p·1。在理想情况下，网络节点设备的物理时钟信号的时钟频率为f，而由于工艺误差、温度漂移等情况，会导致物理时钟信号实际的时钟频率达到f+Δf，物理时钟信号每经过一个时钟周期，则物理时间均增加1/(f+Δf)，因此，网络节点设备的物理时间为
Figure BDA0002375128330000091
由于在计算参考时间时进行了归一化处理(即，参考时间除以1/f)，因此，对物理时间同样进行归一化处理后可得，归一化后的物理时间
Figure BDA0002375128330000092
其中，/>
Figure BDA0002375128330000093
x即为：在调节阶段之前的初始阶段，物理时钟信号的时钟频率偏差系数。可见，该时钟频率偏差系数x与Δf有关，且|x|<1。可以看出，在理想情况下，物理时钟信号的时钟频率与参考时钟信号的时钟频率相等，物理时钟信号的时钟斜率的值为1；而当物理时钟信号的时钟频率发生偏移时，在初始时刻，物理时钟信号的时钟斜率的值为1+x。在不进行任何修正的情况下，物理时间与参考时间之间的差异将会越来越大。
在本公开实施例中，N个调节周期的物理时钟信号的时钟斜率逐渐接近于1，即，物理时间的增加速度逐渐接近于参考时间的增加速度，也即，物理时钟信号的时钟频率逐渐接近于参考时钟信号的时钟频率。当N取较大的值时，第N个调节周期的物理时钟信号的时钟斜率将基本接近于1，这里的“基本接近1”可以根据应用场景和协议来设定，例如，与1之间的差值小于10-8，或者，与1之间的差值小于10-10。因此，N个调节周期之后，继续根据第N个调节周期的频率控制字生成物理时钟信号时，物理时间与参考时间之间的差异将不再逐渐增大。但是，由于初始阶段的物理时钟信号的时钟斜率与1之间存在一定差距，因此，经过N个调节周期之后，虽然物理时钟信号的时钟斜率等于1，但是物理时钟信号对应的物理时间与参考时间仍有一定的时间差。而在本公开实施例中，在每个调节周期，逻辑时间是根据物理时钟信号和物理时间偏差E得到的，从而有利于在第N个调节阶段结束时，使得逻辑时间与参考时间之间不再存在偏差。在通信网络中，多个网络节点设备均采用本公开实施例的时间同步方法时，可以使不同网络节点设备的逻辑时间更准确，进而使得不同网络节点设备之间的时间同步。
需要说明的是，物理时间偏差E可以在调节阶段之前预先获得。在每个调节周期，逻辑时间是根据物理时钟信号和物理时间偏差E得到的，这样可以防止逻辑时间出现倒流。
在一些实施例中，可以基于时间平均频率(Time Average Frequency，TAF)来生成物理时钟信号，图4示出了根据本公开的一些实施例的时间平均频率的原理示意图。基于时间平均频率技术可以利用两种不同周期(分别为第一周期TA和第二周期TB)的时钟信号来合成所需要的物理时钟信号，如图4所示，对于基准时间单位Δ和频率控制字F＝I+r，可以获得两种时间周期：第一周期TA和第二周期TB。其中，基准时钟信号包括K(K为大于1的整数)个相位均匀间隔的基准脉冲，任意两个相邻的基准脉冲之间的时间跨度(例如，相位差)。第一周期TA和第二周期TB可以分别通过以下公式(1)和公式(2)表示。其中，I为频率控制字F的整数部分，r为频率控制字F的小数部分，
TA＝I·Δ (1)
TB＝(I+1)·Δ (2)
利用第一周期TA和第二周期TB，通过交错的方式可以生成包括两种不同周期(不同的频率)的物理时钟信号。所生成的物理时钟信号的平均周期为TTAF，平均频率fTAF如下述公式(3)所示。
Figure BDA0002375128330000111
其中，f0为基准脉冲的频率。改变频率控制字F，所生成的物理时钟信号的时钟频率fTAF即可在两个周期后完成频率切换。
图5示出了根据本公开的一些实施例中的时间同步方法的另一示意图，如图5所示，在一些实施例中，时间同步方法还包括在调节阶段之前进行的步骤S101至步骤S103。
步骤S101、确定每个所述调节周期中的物理时钟信号的时钟斜率的目标值。
在一些实施例中，根据初始阶段的物理时钟信号的时钟频率偏差系数x，确定每个调节周期中的物理时钟信号的时钟斜率的目标值。其中，时钟频率偏差系数x可以通过测试的方式预先获取。
例如，x为0.1，初始阶段的物理时钟信号的时钟斜率为1+0.1＝1.1；第一个调节周期的物理时钟信号的时钟斜率的目标值为1+0.09＝1.09；第二个调节周期的物理时钟信号的时钟斜率的目标值为1+0.08＝1.08，第三个调节周期的物理时钟信号的时钟斜率的目标值为1+0.07＝1.07，依次类推。
在一些实施例中，第一个所述调节周期的物理时钟信号的时钟斜率的目标值S1的目标值根据以下公式(4)确定。
S1＝S0(1-x) (4)
其中，x为预先获取的、初始阶段的物理时钟信号的时钟频率偏差系数；S0为在所述初始阶段，根据初始的频率控制字生成的物理时钟信号的时钟斜率的值，S0＝1+x。
第二个调节周期的物理时钟信号的时钟斜率的目标值S2＝S1(1+x2)＝1-x4；第三个调节周期的物理时钟信号的时钟斜率的目标值S3＝S2(1+x4)＝1-x8；以此类推，第n个所述调节周期的物理时钟信号的时钟斜率的目标值Sn根据以下公式(5)确定。
Figure BDA0002375128330000121
其中，Sn-1为在第n-1个调节周期的物理时钟信号的时钟斜率的目标值，n为整数，且1<n≤N。
由于x<1，
Figure BDA0002375128330000122
接近0，因此，最后一个调节周期的物理时钟信号的时钟斜率的目标值SN接近1。并且，N取值越大，SN与1之间的差距越小。在一具体示例中，将N设置在10～15之间。例如，N＝10。
步骤S102、对于每个调节周期，根据调节周期中的物理时钟信号的时钟斜率的目标值、调节周期的初始时刻和结束时刻分别对应的参考时间的差值，确定调节周期对应的频率控制字。
例如，对于每个调节周期，根据调节周期中物理时钟信号的时钟斜率的目标值、调节周期的初始时刻的初始时刻和结束时刻分别对应的参考时间之差，确定调节周期的初始时刻和结束时刻分别对应的物理时间之差；并根据调节周期的初始时刻和结束时刻分别对应的物理时间之差，确定调节周期中的物理时钟信号的频率的目标值，进而根据物理时钟信号的频率的目标值确定频率控制字。可以理解的是，当物理时钟信号的频率的目标值确定之后，可以根据物理时钟信号的频率与频率控制字之间的关系(参见上述公式(3))确定频率控制字。
步骤S103、确定物理时间偏差。
在第N个调节周期的结束时刻，参考时间Tref＝M·Δt·(N+1)，M为调节周期中物理时钟信号的时钟周期的个数，即，物理时钟信号的时钟周期的总数每增加M个，则表示经过了一个调节周期。例如，M＝1000，Δt为标准时钟周期。标准时钟周期是指：物理时钟信号未发生频率漂移情况下的时钟周期，也即参考时钟信号的时钟周期。根据物理时钟信号所生成的物理时间Tphy根据以下公式(6)计算。
Figure BDA0002375128330000131
在一些实施例中，物理时间偏差E根据以下公式(7)计算。
Figure BDA0002375128330000132
在另一些实施例中，物理时间偏差E根据以下公式(8)进行计算。
Figure BDA0002375128330000133
和公式(7)相比，公式(8)的计算过程更为简单，从而可以提高计算物理时间偏差E的效率。
需要说明的是，公式(8)是对上述公式(7)进行简化处理后得到的，虽然两个公式的计算规则不同，但是，计算结果是基本一致的。下面对公式(7)的简化处理过程进行介绍。
定义
Figure BDA0002375128330000134
则E＝M·Δt·(x-Ssq)。
已知
Figure BDA0002375128330000135
令t＝2n，并定义：
Si＝St-x-Ssq＝x3+x5+x6+x7+x9+x10+…+xt-1
＝x(x2+x4+x8+…+xt)-xt+1+x6+x7+…+xt-1≈x·Ssq
则可以得到St-x-Ssq＝Si＝x·Ssq，进而得到
Figure BDA0002375128330000136
因此，可以得到/>
Figure BDA0002375128330000137
图6示出了根据本公开一些实施例中在每个调节周期转换出逻辑时间的方法示意图，如图6所示，在每个调节周期，至少根据物理时钟信号和物理时间偏差E转换出逻辑时间的步骤包括步骤S111和步骤S112。
步骤S111、确定第一逻辑时钟周期Tl_1，该第一逻辑时钟周期Tl_1根据以下公式(9)确定。
Figure BDA0002375128330000141
其中，N为同步周期的总数，Δt为标准时钟周期。
步骤S112、根据物理时钟信号和第一逻辑时钟周期转换出逻辑时间。
例如，当前产生的物理时钟信号的时钟周期的总数每增加1个，则在当前的逻辑时间的基础上增加Tl_1。
图7示出了根据本公开的一些实施例中的时间同步方法的另一示意图，如图7所示，该时间同步方法包括除了包括上述步骤S110之外，还包括步骤S120：在调节阶段之后的持续阶段，根据第N个调节周期对应的频率控制字生成物理时钟信号；并根据所述持续阶段的物理时钟信号和第二逻辑时钟周期转换出逻辑时间，其中，所述第二逻辑时钟周期与标准时钟周期Δt相等。
例如，物理时钟信号的有效沿(例如，上升沿)每增加一个，均在当前的逻辑时间的基础上增加第二逻辑时钟周期。
本公开实施例还提供一种时间同步装置，该时间同步装置用于网络节点设备中，并用于执行本公开的上述实施例提供的时间同步方法。图8示出了根据本公开的一些实施例的时间同步装置的示意性框图。如图8所示，时间同步装置包括：物理时钟信号生成单元10和逻辑时间转换单元20。
物理时钟信号生成单元10被配置为，在调节阶段的每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号。调节阶段包括N个调节周期，N为大于1的整数。其中，在每个调节周期生成的物理时钟信号均具有时钟斜率，N个调节周期的物理时钟信号的时钟斜率逐渐接近于1；其中，时钟斜率为基于物理时钟信号生成的物理时间与参考时间的关系曲线的斜率。
在一些实施例中，物理时钟信号生成单元10被配置为根据频率控制字F和基准时钟信号生成物理时钟信号。基准时钟信号具体可以包括K个等间隔的基准脉冲，相邻两个基准脉冲之间的时间跨度(例如，相位差)为基准时间单位。当基准时钟信号的脉冲频率固定的情况下，当频率控制字发生改变时，物理时钟信号生成单元10所生成的物理时钟信号的频率(和周期)也相应发生改变。
图9示出了根据本公开的一些实施例的时间同步装置的另一示意性框图，如图9所示，在一些实施例中，时间同步装置还可以包括基准时钟信号生成单元30，其被配置为生成基准时钟信号，该基准时钟信号包括K(K为大于1的整数)个相位均匀间隔的脉冲。基准时钟信号生成单元30可以为自激振荡器。
如上文所述，物理时钟信号生成可以基于时间平均频率(Time AverageFrequency，TAF)来生成，在一些实施例中，物理时钟信号生成单元10采用基于时间平均频率直接周期合成(Time Average Frequency-Direct Period Synthesis，TAF-DPS)电路架构的时间平均频率直接周期合成器。图10示出了根据本公开的一些实施例的时间平均频率直接周期合成器的电路图，如图10所示，时间平均频率直接周期合成器100可以包括第一输入模块、第二输入模块1030以及输出模块1040。
例如，如图10所示，第一输入模块包括第一逻辑控制电路1010和第二逻辑控制电路1020。第一逻辑控制电路1010包括第一加法器1011、第一寄存器1012和第二寄存器1013。第二逻辑控制电路1020可以包括第二加法器1021、第三寄存器1022和第四寄存器1023。
第二输入模块1030包括第一K→1多路复用器1031、第二K→1多路复用器1032和2→1多路复用器1033。第一K→1多路复用器1031和第二K→1多路复用器1032均包括多个输入端、控制输入端和输出端。第一K→1多路复用器1031和第二K→1多路复用器1032的多个输入端分别用于接收基准时钟信号生成单元30输出的K个相位均匀间隔的脉冲。2→1多路复用器1033包括控制输入端、输出端、用于接收第一K→1多路复用器1031的输出的第一输入端和用于接收第二K→1多路复用器1032的输出的第二输入端。例如，K个相位均匀间隔的脉冲中的任意两个相邻的脉冲之间的时间跨度(例如，相位差)可以为基准时间单位Δ。
例如，如图10所示，输出模块1040包括触发电路。触发电路用于生成脉冲串。触发电路包括D触发器1041、第一反相器1042和第二反相器1043。D触发器1041包括数据输入端、用于接收来自2→1多路复用器1033的输出端的输出的时钟输入端和用于输出第一时钟信号CLK1的输出端。第一反相器1042包括用于接收第一时钟信号CLK1的输入端和用于输出信号到D触发器1041的数据输入端的输出端。第二反相器1043包括用于接收第一时钟信号CLK1的输入端和用于输出第二时钟信号CLK2的输出端。
第一时钟信号CLK1被输出到2→1多路复用器1033的控制输入端，第一反相器1042的输出端连接到D触发器1041的数据输入端。
例如，第一加法器1011可以将频率控制字F和第一寄存器1012存储的最高有效位(most significant bits)相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器1012中；或者，第一加法器1011可以将频率控制字F和第一寄存器1012存储的所有信息相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器1012中。在下一个第二时钟信号CLK2的上升沿时，第一寄存器1012存储的最高有效位将被存储到第二寄存器1013中，并作为第一K→1多路复用器1031的选择信号，用于从K个脉冲中选择一个脉冲作为第一K→1多路复用器1031的输出信号。
例如，第二加法器1021可以将频率控制字F/2和第一寄存器1012存储的最高有效位相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器1022中。在下一个第一时钟信号CLK1的上升沿时，第三寄存器1022存储的信息将被存储到第四寄存器1023中，并作为第二K→1多路复用器1023的选择信号，用于从K个脉冲中选择一个脉冲作为第二K→1多路复用器1023的输出信号。
2→1多路复用器1033可以在第一时钟信号CLK1的上升沿时，选择来自第一K→1多路复用器1031的输出信号和来自第二K→1多路复用器1032的输出信号中的一个作为2→1多路复用器1033的输出信号，以作为D触发器1041的输入时钟信号。
例如，D触发器1041的输出端和第二反相器1043的输出端之一可以作为时间平均频率直接周期合成器100的输出。
例如，第二寄存器1013输出的选择信号可以用于选择时间平均频率直接周期合成器100的生成的合成的时钟信号的下降沿，第四寄存器1023输出的选择信号可以用于选择时间平均频率直接周期合成器100的生成的合成的时钟信号的上升沿，第一寄存器1012反馈到第一加法器1011的信号可以用于控制时间平均频率直接周期合成器100的生成的合成的时钟的周期切换。
在一些实施例中，逻辑时间转换单元20被配置为，在每个调节周期，至少根据接收到的物理时钟信号和物理时间偏差E转换出逻辑时间；物理时间偏差E为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差。
在一些实施例中，逻辑时间转换单元20具体被配置为，在每个调节周期确定第一逻辑时钟周期Tl_1，并根据物理时钟信号和第一逻辑时钟周期转换出逻辑时间，其中，第一逻辑时钟周期Tl_1满足：
Figure BDA0002375128330000171
其中，Δt为标准时钟周期。例如，在调节阶段，逻辑时间转换单元20每接收到物理时钟信号的一个有效沿，则在当前逻辑时间的基础上增加第一逻辑时钟周期。
在一些实施例中，物理时钟信号生成单元10还被配置为，在调节阶段之后的持续阶段，根据第N个调节周期对应的频率控制字生成物理时钟信号。逻辑时间转换单元20还被配置为，在持续阶段，根据持续阶段的物理时钟信号和第二逻辑时钟周期转换出逻辑时间，其中，第二逻辑时钟周期与标准时钟周期相等。例如，在持续阶段，逻辑时间转换单元20每接收到物理时钟信号的一个有效沿，则在当前逻辑时间的基础上增加第二逻辑时钟周期。
图11示出了根据本公开的一些实施例的时间同步装置的另一示意性框图，如图11所示，在一些实施例中，时间同步装置还包括：控制字确定单元40。控制字确定单元40被配置为在调节阶段之前，确定每个调节周期中的物理时钟信号的时钟斜率的目标值；并根据调节周期中的物理时钟信号的时钟斜率的目标值、调节周期的初始时刻和结束时刻分别对应的参考时间之差，确定调节周期对应的频率控制字。
在一些实施例中，第一个调节周期的物理时钟信号的时钟斜率的目标值S1满足：S1＝S0(1-x)，其中，x为预先获取的、初始阶段的物理时钟信号的时钟频率偏差系数；S0为在初始阶段，根据初始的频率控制字生成的物理时钟信号的时钟斜率的值，并且，S0＝1+x。第二个调节周期的物理时钟信号的时钟斜率的目标值S2＝S1(1+x2)＝1-x4；第三个调节周期的物理时钟信号的时钟斜率的目标值S3＝S2(1+x4)＝1-x8；第n个调节周期的物理时钟信号的时钟斜率的目标值Sn满足
Figure BDA0002375128330000181
其中，Sn-1为在第n-1个调节周期的物理时钟信号的时钟斜率的目标值，n为整数，且1<n≤N。
由于x<1，
Figure BDA0002375128330000182
接近0，因此，最后一个调节周期的物理时钟信号的时钟斜率的目标值SN接近1。并且，N取值越大，SN与1之间的差距越小。在一具体示例中，将N设置在10～15之间。例如，N＝10。
如图11所示，时间同步装置还包括：第一时间偏差确定单元50，第一时间偏差确定单元50被配置为在调节阶段之前，根据上述公式(7)确定物理时间偏差E。
图12示出了根据本公开的一些实施例的时间同步装置的另一示意性框图，如图12所示，时间同步装置包括上述物理时钟信号生成单元10、逻辑时间转换单元20和控制字确定单元40，还包括：第二时间偏差确定单元50，第二时间偏差确定单元50被配置为在调节阶段之前，根据上述公式(8)确定物理时间偏差E。
本公开实施例还提供一种网络节点设备，其包括本公开实施例提供的上述时间同步装置。
本公开实施例的网络节点设备通过上述是时间同步方法能够产生准确的逻辑时间，进而使多个网络节点设备的时间同步性提高。
在本公开中，还对不同情况下的网络时间同步效果进行了模拟仿真。其中，网络中设置有十个自由运转的网络节点设备，仿真模拟中的相关参数如下：标准时钟周期Δt＝0.01·t0，t0为预设时间单位，例如，该预设时间单位为1秒，或者为1毫秒。每个调节周期中的物理时钟信号的时钟周期的个数M＝1000，十个网络节点设备的时钟频率偏差系数分别为：±0.1，±0.08，±0.06，±0.04，±0.02。每个网络节点设备的时钟频率偏差系数指示网络节点的物理时钟信号生成单元10的温度漂移、老化漂移的程度。每个网络节点设备都对应有均值分布的随机噪声，用于模拟实际的环境变化、传输延迟等，随机噪声表示为：noise＝±0.02·Δt。
第一种情况，网络中的十个网络节点设备未进行时间同步。图13示出了网络中的十个网络节点设备在未进行时间同步时的时间偏移曲线，图13中横轴表示真实时间(单位为上述预设时间单位)，纵轴表示逻辑时间与参考时间的时间差(单位为上述预设时间单位)，十条曲线分别代表十个网络节点的时间偏移曲线。从图13可以看出，在初始时刻，每个网络节点设备的逻辑时间相同，随着时间的累积，不同网络节点设备的逻辑时间与参考时间之间会产生不同的时间差，从而造成不同网络节点设备的逻辑时间不同步。图14示出了在未进行时间同步的情况下网络时间的同步误差曲线，其中，纵轴表示网络时间的同步误差，网络时间的同步误差为：网络中每两个网络节点设备的逻辑时间的差值中的最大差值；横轴表示真实时间。同步误差越大，表示网络时间同步效果越差。从图14可以看出，随着时间的累积，网络时间的同步误差逐渐增加。
第二种情况，每个网络节点设备采用对比例中的时间同步方法进行时间同步，对比例中的时间同步方法为：每隔一段时间对十个网络节点设备进行一次时间同步，进行每次时间同步时，直接将每个网络节点设备当前的逻辑时间修正为当前的参考时间。图15示出了根据对比例中的时间同步方法进行时间同步的情况下每个网络节点设备的时间偏移曲线；图16示出了根据对比例中的时间同步方法进行时间同步的情况下网络时间的同步误差曲线。从图15和图16可以看出，通过对比例中的时间同步方法，可以将网络时间的同步误差控制在一定范围内，但是，经过一次时间同步之后，各网络节点设备的逻辑时间将会再次出现差异。另外，将网络节点设备的逻辑时间直接修正为参考时间，则有可能导致网络节点设备的逻辑时间出现负步进，例如，某网络节点设备的逻辑时间是00:43(即，0分43秒)，参考时间为00:42，若将逻辑时间修正为00:42，则从时间流来看，该网络节点设备出现了时间倒流，这对网络节点设备的系统稳定性非常不利。
第三种情况，每个网络节点设备采用另一对比例中的时间同步方法进行时间同步，另一对比例中的时间同步方法为：在调节阶段的每个调节周期，调节每个网络节点设备的物理时钟信号的频率，以使对于任意一个网络节点设备而言，从第一个调节周期到第N个调节周期，物理时钟信号的时钟斜率逐渐接近于1，逻辑时间根据物理时钟信号转换得到。图17示出了根据另一对比例中的时间同步方法进行时间同步的情况下每个网络节点设备的时间偏移曲线；图18示出了根据另一对比例中的时间同步方法进行时间同步的情况下网络时间的同步误差曲线。从图17和图18可以看出，在经过多个调节周期后，各网络节点设备的逻辑时间与参考时间之间的偏差保持稳定，网络时间的同步误差保持在一稳定的偏差值。
第四种情况，每个网络节点设备采用图7所示的时间同步方法进行时间同步，图19示出了根据图7所示的时间同步方法进行时间同步的情况下每个网络节点设备的时间偏移曲线；图20示出了根据图7所示的时间同步方法进行时间同步的情况下网络时间的同步误差曲线，其中，调节阶段包括10个调节周期，横轴的时间为10时，进入第1个调节周期，横轴的时间为110时，第10个调节周期结束。从图19和图20可以看出，利用本公开实施例的时间同步方法，可以使得每个网络节点设备的逻辑时间在第10个调节周期之后与参考时间基本一致。整个网络的同步误差基本为0，仅受随机噪声的影响。
在本公开实施例中，在经过多个调节周期后，网络节点设备转换出的逻辑时间更准确，使得网络中各网络节点设备的时间同步性更高，充分保证网络的安全性和可靠性。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (16)

1.一种时间同步方法，包括：调节阶段，所述调节阶段包括N个调节周期，N为大于1的整数；
在每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号，并至少根据所述物理时钟信号和物理时间偏差转换出逻辑时间；
其中，在每个所述调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值，N个所述调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1；其中，所述时钟斜率为基于所述物理时钟信号生成的物理时间与参考时间的关系曲线的斜率；所述物理时间偏差为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差；
所述时间同步方法还包括在所述调节阶段之前进行的：
确定每个所述调节周期中的物理时钟信号的时钟斜率的目标值；
对于每个所述调节周期，根据所述调节周期中的物理时钟信号的时钟斜率的目标值、所述调节周期的初始时刻和结束时刻分别对应的参考时间的差值，确定所述调节周期对应的频率控制字。
2.根据权利要求1所述的时间同步方法，其中，第一个所述调节周期的物理时钟信号的时钟斜率的目标值S1根据以下公式确定：
S1＝S0(1-x)
其中，x为预先获取的、初始阶段的物理时钟信号的时钟频率偏差系数；S0为在所述初始阶段，根据初始的频率控制字生成的物理时钟信号的时钟斜率的值，S0＝1+x；
第n个所述调节周期的物理时钟信号的时钟斜率的目标值Sn根据以下公式确定：
Figure FDA0004079214710000021
其中，Sn-1为在第n-1个所述调节周期的物理时钟信号的时钟斜率的目标值，n为整数，且1<n≤N。
3.根据权利要求1所述的时间同步方法，其中，所述时间同步方法还包括：在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure FDA0004079214710000022
其中，Δt为标准时钟周期，M为单个所述调节周期中的物理时钟信号的时钟周期的个数。
4.根据权利要求1的时间同步方法，其中，所述时间同步方法还包括：在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure FDA0004079214710000023
其中，Δt为标准时钟周期，M为单个所述调节周期中的物理时钟信号的时钟周期的个数。
5.根据权利要求1至4中任意一项所述的时间同步方法，其中，所述至少根据所述物理时钟信号和物理时间偏差转换出逻辑时间，包括：
根据以下公式确定第一逻辑时钟周期Tl_1：
Figure FDA0004079214710000024
其中，Δt为标准时钟周期，E为所述物理时间偏差；
根据所述物理时钟信号和所述第一逻辑时钟周期转换出逻辑时间。
6.根据权利要求1至4中任意一项所述的时间同步方法，其中，所述时间同步方法还包括在所述调节阶段之后的持续阶段进行的：
根据第N个调节周期对应的频率控制字生成物理时钟信号；
根据所述持续阶段的物理时钟信号和第二逻辑时钟周期转换出逻辑时间，其中，所述第二逻辑时钟周期与标准时钟周期相等。
7.根据权利要求1至4中任意一项所述的方法，其中，所述至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号，包括：
根据基准时钟信号和与所述调节周期对应的频率控制字生成物理时钟信号。
8.一种时间同步装置，包括：
物理时钟信号生成单元，被配置为在调节阶段的每个调节周期，至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号；所述调节阶段包括N个所述调节周期，N为大于1的整数；其中，在每个所述调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值，N个所述调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1；其中，所述时钟斜率为基于所述物理时钟信号生成的物理时间与参考时间的关系曲线的斜率；
逻辑时间转换单元，被配置为在每个所述调节周期，至少根据接收到的物理时钟信号和物理时间偏差转换出逻辑时间；所述物理时间偏差为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差；
所述时间同步装置还包括：
控制字确定单元，被配置为在所述调节阶段之前，确定每个所述调节周期中的物理时钟信号的时钟斜率的目标值；并根据所述调节周期中的物理时钟信号的时钟斜率的目标值、所述调节周期的初始时刻和结束时刻分别对应的参考时间之差，确定所述调节周期对应的频率控制字。
9.根据权利要求8所述的时间同步装置，其中，第一个所述调节周期的物理时钟信号的时钟斜率的目标值S1根据以下公式确定：
S1＝S0(1-x)
其中，x为预先获取的、初始阶段的物理时钟信号的时钟频率偏差系数；S0为在所述初始阶段，根据初始的频率控制字生成的物理时钟信号的时钟斜率的值，S0＝1+x；
第n个所述调节周期的物理时钟信号的时钟斜率的目标值Sn根据以下公式确定：
Figure FDA0004079214710000041
其中，Sn-1为在第n-1个所述调节周期的物理时钟信号的时钟斜率的目标值，n为整数，且1<n≤N。
10.根据权利要求8所述的时间同步装置，其中，所述时间同步装置还包括：第一时间偏差确定单元，被配置为在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure FDA0004079214710000042
其中，Δt为标准时钟周期，M为单个所述调节周期中的物理时钟信号的时钟周期的个数。
11.根据权利要求8所述的时间同步装置，其中，所述时间同步装置还包括：第二时间偏差确定单元，被配置为在所述调节阶段之前，根据以下公式确定所述物理时间偏差E：
Figure FDA0004079214710000043
其中，Δt为标准时钟周期，M为单个所述调节周期中的物理时钟信号的标准时钟周期的个数。
12.根据权利要求8至11中任意一项所述的时间同步装置，其中，所述逻辑时间转换单元具体被配置为，在每个所述调节周期，根据以下公式确定第一逻辑时钟周期Tl_1，并根据所述物理时钟信号和所述第一逻辑时钟周期转换出逻辑时间：
Figure FDA0004079214710000051
其中，Δt为标准时钟周期，E为所述物理时间偏差。
13.根据权利要求8至11中任意一项所述的时间同步装置，其中，所述物理时钟信号生成单元还被配置为，在所述调节阶段之后的持续阶段，根据第N个调节周期对应的频率控制字生成物理时钟信号；
所述逻辑时间转换单元还被配置为，在所述持续阶段，根据所述持续阶段的物理时钟信号和第二逻辑时钟周期转换出逻辑时间，其中，所述第二逻辑时钟周期与标准时钟周期相等。
14.根据权利要求9至11中任意一项所述的时间同步装置，其中，所述物理时钟信号生成单元具体被配置为，根据基准时钟信号和与所述调节周期对应的频率控制字生成物理时钟信号。
15.根据权利要求14所述的时间同步装置，其中，所述物理时钟信号生成单元包括时间平均频率直接周期合成器。
16.一种网络节点设备，包括权利要求8至15中任意一项所述的时间同步装置。
CN202080000051.8A 2020-01-19 2020-01-19 时间同步方法及装置、网络节点设备 Active CN113498623B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/072979 WO2021142828A1 (zh) 2020-01-19 2020-01-19 时间同步方法及装置、网络节点设备

Publications (2)

Publication Number Publication Date
CN113498623A CN113498623A (zh) 2021-10-12
CN113498623B true CN113498623B (zh) 2023-06-20

Family

ID=76863321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000051.8A Active CN113498623B (zh) 2020-01-19 2020-01-19 时间同步方法及装置、网络节点设备

Country Status (5)

Country Link
US (1) US11799578B2 (zh)
EP (1) EP4093101A4 (zh)
JP (1) JP7493581B2 (zh)
CN (1) CN113498623B (zh)
WO (1) WO2021142828A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446962B (zh) * 2020-04-03 2023-12-12 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
CN114095166A (zh) * 2021-11-23 2022-02-25 北京京东方技术开发有限公司 生成节点临时身份标识的方法、节点及系统
CN115276617B (zh) * 2022-06-21 2023-05-09 上海芯问科技有限公司 时钟偏差调制电路、接口系统及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5556412B2 (ja) 2010-06-17 2014-07-23 富士通株式会社 タイミング同期装置、タイミング同期方法
CN101883420B (zh) * 2010-06-25 2012-12-12 中国科学院软件研究所 一种无线传感器网络时间同步方法
CA2856377C (en) 2011-11-22 2018-10-23 Aclara Technologies Llc Metrology timekeeping systems and methods
CN102752843B (zh) * 2012-06-20 2016-04-13 中国科学院信息工程研究所 一种时间同步方法
US9510286B2 (en) * 2013-03-27 2016-11-29 Qualcomm Incorporated Systems and methods for synchronization within a neighborhood aware network
US9178637B2 (en) * 2013-12-09 2015-11-03 Khalifa University of Science, Technology, and Research Method and devices for synchronization using linear programming
US9740235B1 (en) * 2015-03-05 2017-08-22 Liming Xiu Circuits and methods of TAF-DPS based interface adapter for heterogeneously clocked Network-on-Chip system
US10025344B2 (en) * 2015-04-21 2018-07-17 The United States Of America As Represented By The Administrator Of Nasa Self-stabilizing distributed symmetric-fault tolerant synchronization protocol
CN105553598B (zh) * 2016-01-10 2017-09-29 北京航空航天大学 一种基于m估计稳健回归的时间触发以太网时钟补偿方法
US10503534B1 (en) * 2016-09-09 2019-12-10 Hewlett-Packard Development Company, L.P. Adaptive clock scaling to optimize time-based operations within virtualized guest operating systems
CN107300688B (zh) * 2017-06-01 2019-07-19 中国电子科技集团公司第二十八研究所 一种多点定位系统中的时钟频率标校方法
CN107425851B (zh) * 2017-08-09 2021-08-06 京东方科技集团股份有限公司 频率补偿器、电子设备和频率补偿方法
CN110581743B (zh) * 2018-06-11 2021-01-22 京东方科技集团股份有限公司 电子设备、时间同步系统及时间同步方法

Also Published As

Publication number Publication date
EP4093101A1 (en) 2022-11-23
JP2023519041A (ja) 2023-05-10
EP4093101A4 (en) 2023-01-18
CN113498623A (zh) 2021-10-12
WO2021142828A1 (zh) 2021-07-22
JP7493581B2 (ja) 2024-05-31
US11799578B2 (en) 2023-10-24
US20220311529A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
CN113498623B (zh) 时间同步方法及装置、网络节点设备
CN109547146B (zh) 一种基于超宽带无线通信的无线时钟同步方法及装置
RU2758838C1 (ru) Устройство синхронизации по времени, электронное устройство, система синхронизации по времени и способ синхронизации по времени
WO2001050674A1 (en) Synchronization in packet-switched telecommunications system
CN111669244A (zh) 在时钟域之间传输计数器值时保持正确的时间
TWI642277B (zh) 分頻時鐘校準
EP2512048A2 (en) System and method to overcome wander accumulation to achieve precision clock distribution over large networks
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
JP2014238357A (ja) 受信装置、時刻差算出方法、およびプログラム
CN107800529B (zh) 一种网络节点的时钟频率同步方法
US7590212B2 (en) System and method for adjusting the phase of a frequency-locked clock
WO2008103170A1 (en) Assisted wall-clock
TW202239145A (zh) 占空比校正裝置及占空比校正方法
Akpınar et al. Drift correction for the software-based clock synchronization on controller area network
US9442511B2 (en) Method and a device for maintaining a synchronized local timer using a periodic signal
JP5044719B2 (ja) 小数位相検出器を用いたクロック生成
CN107800429B (zh) 一种具有外触发同步功能的信号发生器及信号产生方法
CN114520703B (zh) 用于工业网络设备间时间同步的时钟漂移补偿方法及电路
JP4371598B2 (ja) 逓倍クロック発生回路
JP4394351B2 (ja) 少なくとも１つの加入者を有するバスシステム内におけるクロックパルス形成方法，その装置，バスシステム及び加入者
KR19990078065A (ko) 분주기
US20240048469A1 (en) Circuit and Method for Timestamp Jitter Reduction
US20240039819A1 (en) Circuit and Method for Timestamp Filtering with Input/Output Format Conversion
CN109039310A (zh) 自适应调整相位延迟的方法及装置
US20230094645A1 (en) Linear prediction to suppress spurs in a digital phase-locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant