JPH07321619A - パルス信号発生器 - Google Patents
パルス信号発生器Info
- Publication number
- JPH07321619A JPH07321619A JP6141087A JP14108794A JPH07321619A JP H07321619 A JPH07321619 A JP H07321619A JP 6141087 A JP6141087 A JP 6141087A JP 14108794 A JP14108794 A JP 14108794A JP H07321619 A JPH07321619 A JP H07321619A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- output
- generator
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【構成】 パルス調整手段１２、１３は、制御手段から
の設定値に応じて、切替え器１７の出力パルス信号の遅
延時間及びパルス幅を調整する。パルス・エッジ比較器
１８は、切替え器の出力パルス信号及びパルス調整手段
の出力パルスのパルス・エッジのタイミング関係に応じ
た検出信号を制御手段１５に供給する。制御手段はパル
ス・エッジ比較器からの検出信号の状態に応じてパルス
調整手段の設定値を変化させる。その結果、パルス調整
手段で調整する遅延及びパルス幅は、予め設定した基準
パルス発生器の出力パルスの周期に応じた所望の値とな
る。制御手段は、そのときの設定値を保持する。 【効果】 出力パルス信号の入力パルス信号に対する遅
延時間又はパルス幅を変化させる毎に、その設定値を容
易に校正できるので、遅延時間又はパルス幅を高精度に
設定できる。
の設定値に応じて、切替え器１７の出力パルス信号の遅
延時間及びパルス幅を調整する。パルス・エッジ比較器
１８は、切替え器の出力パルス信号及びパルス調整手段
の出力パルスのパルス・エッジのタイミング関係に応じ
た検出信号を制御手段１５に供給する。制御手段はパル
ス・エッジ比較器からの検出信号の状態に応じてパルス
調整手段の設定値を変化させる。その結果、パルス調整
手段で調整する遅延及びパルス幅は、予め設定した基準
パルス発生器の出力パルスの周期に応じた所望の値とな
る。制御手段は、そのときの設定値を保持する。 【効果】 出力パルス信号の入力パルス信号に対する遅
延時間又はパルス幅を変化させる毎に、その設定値を容
易に校正できるので、遅延時間又はパルス幅を高精度に
設定できる。
Description
【０００１】
【産業上の利用分野】本発明は、可変遅延時間又は可変
パルス幅の出力信号を発生するパルス信号発生器に関す
る。
パルス幅の出力信号を発生するパルス信号発生器に関す
る。
【０００２】
【従来の技術】計測機器等においてタイミング源として
用いられるパルス・ゼネレータ即ちパルス信号発生器
は、その機能の１つとして、入力信号に対して任意に設
定可能な遅延時間及びパルス幅を有するパルス信号を出
力することが要求される。
用いられるパルス・ゼネレータ即ちパルス信号発生器
は、その機能の１つとして、入力信号に対して任意に設
定可能な遅延時間及びパルス幅を有するパルス信号を出
力することが要求される。
【０００３】図８は、従来のパルス信号発生器を示すブ
ロック図である。入力端子１１に入力されたパルス信号
は、遅延発生器１２により遅延され、パルス幅発生器１
３によりパルス幅が定められて出力端子１４から出力さ
れる。通常、遅延発生器１２及びパルス幅発生器１３に
は、コンデンサの充放電によってパルス信号を発生する
ＲＣマルチバイブレータが用いられる。遅延発生器１２
及びパルス幅発生器１３の夫々の遅延時間及びパルス幅
は、設定器１５によりＲＣマルチバイブレータ内の抵抗
器及びコンデンサの値を調節してマルチバイブレータの
出力パルス信号のパルス幅を決定することにより設定さ
れる。
ロック図である。入力端子１１に入力されたパルス信号
は、遅延発生器１２により遅延され、パルス幅発生器１
３によりパルス幅が定められて出力端子１４から出力さ
れる。通常、遅延発生器１２及びパルス幅発生器１３に
は、コンデンサの充放電によってパルス信号を発生する
ＲＣマルチバイブレータが用いられる。遅延発生器１２
及びパルス幅発生器１３の夫々の遅延時間及びパルス幅
は、設定器１５によりＲＣマルチバイブレータ内の抵抗
器及びコンデンサの値を調節してマルチバイブレータの
出力パルス信号のパルス幅を決定することにより設定さ
れる。
【０００４】
【発明が解決しようとする課題】しかし、ＲＣマルチバ
イブレータに使用するコンデンサ、抵抗器等の素子は、
周囲温度の変化や経年変化により特性が変化するため
に、出力パルス信号のパルス幅が変化し、パルス信号発
生器の出力パルス信号の遅延時間及びパルス幅が変化す
る。したがって、良好な精度を得るためにパルス信号発
生器を校正する必要がある。高い精度を得るためには、
この様な校正は、遅延時間及びパルス幅の設定を変化さ
せること毎に行うことが望ましいが、従来、設定の変更
毎に校正を容易に行えるパルス発生器はなかった。
イブレータに使用するコンデンサ、抵抗器等の素子は、
周囲温度の変化や経年変化により特性が変化するため
に、出力パルス信号のパルス幅が変化し、パルス信号発
生器の出力パルス信号の遅延時間及びパルス幅が変化す
る。したがって、良好な精度を得るためにパルス信号発
生器を校正する必要がある。高い精度を得るためには、
この様な校正は、遅延時間及びパルス幅の設定を変化さ
せること毎に行うことが望ましいが、従来、設定の変更
毎に校正を容易に行えるパルス発生器はなかった。
【０００５】したがって、本発明の目的は、入力パルス
信号に対する出力パルス信号の遅延時間及びパルス幅の
設定を変化させる毎に、容易に校正を行うことができる
パルス発生器の提供にある。
信号に対する出力パルス信号の遅延時間及びパルス幅の
設定を変化させる毎に、容易に校正を行うことができる
パルス発生器の提供にある。
【０００６】
【課題を解決するための手段】本発明はパルス信号発生
器において、制御手段に制御されて、基準パルス発生器
は設定可能な周期の出力パルス信号を発生し、切替え器
は、基準パルス発生器の出力パルス信号又は外部パルス
信号の一方を選択し出力する。切替え器の出力パルス信
号が供給されるパルス調整手段は、制御手段からの設定
値に応じて、切替え器の出力パルス信号を遅延させる遅
延発生器及びこの出力パルス信号のパルス幅を調整する
パルス幅発生器の一方又は両方を有する。パルス・エッ
ジ比較器は、切替え器の出力パルス信号及びパルス調整
手段の出力パルスのパルス・エッジのタイミングに応じ
た検出信号を制御手段に供給する。切替え器が基準パル
ス発生器の出力パルスを選択するとき、制御手段はパル
ス・エッジ比較器からの検出信号の状態に応じてパルス
調整手段の設定値を変化させる。その結果、パルス調整
手段の出力パルス信号の入力パルスに対する遅延及びパ
ルス幅は、予め設定した基準パルス発生器の出力パルス
の周期に応じた所望の値となる。制御手段は、そのとき
の設定値を保持し、外部パルス信号を選択するように切
替え器を切り替える。
器において、制御手段に制御されて、基準パルス発生器
は設定可能な周期の出力パルス信号を発生し、切替え器
は、基準パルス発生器の出力パルス信号又は外部パルス
信号の一方を選択し出力する。切替え器の出力パルス信
号が供給されるパルス調整手段は、制御手段からの設定
値に応じて、切替え器の出力パルス信号を遅延させる遅
延発生器及びこの出力パルス信号のパルス幅を調整する
パルス幅発生器の一方又は両方を有する。パルス・エッ
ジ比較器は、切替え器の出力パルス信号及びパルス調整
手段の出力パルスのパルス・エッジのタイミングに応じ
た検出信号を制御手段に供給する。切替え器が基準パル
ス発生器の出力パルスを選択するとき、制御手段はパル
ス・エッジ比較器からの検出信号の状態に応じてパルス
調整手段の設定値を変化させる。その結果、パルス調整
手段の出力パルス信号の入力パルスに対する遅延及びパ
ルス幅は、予め設定した基準パルス発生器の出力パルス
の周期に応じた所望の値となる。制御手段は、そのとき
の設定値を保持し、外部パルス信号を選択するように切
替え器を切り替える。
【０００７】
【実施例】図３は本発明のパルス信号発生器を示すブロ
ック図である。この図において、図８の構成要素と同一
のものには、同一の参照符号を付している。基準パルス
発生器１９は、ＣＰＵ（中央処理ユニット）を含む制御
手段である設定器１５により設定される一定のパルス幅
の信号を発生する。入力端子１１には、外部からパルス
信号が供給される。切替え器１７は、入力端子１１及び
基準パルス発生器１９から供給されるパルス信号のいず
れかを設定器１５の制御に応じて選択し、遅延発生器１
２及びパルス幅発生器１３から成るパルス調整器と、パ
ルス・エッジ比較器１８とに供給する。遅延発生器１２
は、設定器１５からのデジタル設定値に応じた遅延時間
だけ入力パルス信号を遅延して出力する。パルス幅発生
器１３は、遅延発生器１２の出力パルス信号を受け取
り、そのパルス幅を設定器１５からのデジタル設定値に
応じたパルス幅に調節して出力端子１４に供給する。
ック図である。この図において、図８の構成要素と同一
のものには、同一の参照符号を付している。基準パルス
発生器１９は、ＣＰＵ（中央処理ユニット）を含む制御
手段である設定器１５により設定される一定のパルス幅
の信号を発生する。入力端子１１には、外部からパルス
信号が供給される。切替え器１７は、入力端子１１及び
基準パルス発生器１９から供給されるパルス信号のいず
れかを設定器１５の制御に応じて選択し、遅延発生器１
２及びパルス幅発生器１３から成るパルス調整器と、パ
ルス・エッジ比較器１８とに供給する。遅延発生器１２
は、設定器１５からのデジタル設定値に応じた遅延時間
だけ入力パルス信号を遅延して出力する。パルス幅発生
器１３は、遅延発生器１２の出力パルス信号を受け取
り、そのパルス幅を設定器１５からのデジタル設定値に
応じたパルス幅に調節して出力端子１４に供給する。
【０００８】パルス・エッジ比較器１８は、切替え器１
７からパルス信号３２及びパルス幅発生器１３からパル
ス信号３３を受け取り、パルス信号３２の後縁に対する
パルス信号３３の前縁のタイミング関係を調べた結果得
られる検出信号３４と、パルス信号３２の後縁に対する
パルス信号３３の後縁のタイミング関係を調べた結果得
られる検出信号３５を設定器１５に対して出力する。切
替え器１７が基準パルス発生器１９の出力を選択してい
る間は、設定器１５は、検出信号３４及び３５より夫々
遅延発生器１２の遅延時間及びパルス幅発生器１３のパ
ルス幅を調節し、最終的に所望の遅延時間及びパルス幅
を得るための各々の設定値が決定される。設定器１５
は、決定した設定値を保持し、入力端子１１に供給され
たパルス信号を選択するように切替え器１７を切り替え
る。
７からパルス信号３２及びパルス幅発生器１３からパル
ス信号３３を受け取り、パルス信号３２の後縁に対する
パルス信号３３の前縁のタイミング関係を調べた結果得
られる検出信号３４と、パルス信号３２の後縁に対する
パルス信号３３の後縁のタイミング関係を調べた結果得
られる検出信号３５を設定器１５に対して出力する。切
替え器１７が基準パルス発生器１９の出力を選択してい
る間は、設定器１５は、検出信号３４及び３５より夫々
遅延発生器１２の遅延時間及びパルス幅発生器１３のパ
ルス幅を調節し、最終的に所望の遅延時間及びパルス幅
を得るための各々の設定値が決定される。設定器１５
は、決定した設定値を保持し、入力端子１１に供給され
たパルス信号を選択するように切替え器１７を切り替え
る。
【０００９】図２は図１の基準パルス発生器１９をさら
に詳しく示すブロック図である。基準発振器２８は高安
定度の水晶発振器であり、基準周波数Ｆrefの出力信号
を発生する。プログラマブル・カウンタである分周器２
１は、基準発振器２０の出力信号を受け取り、整数であ
る分周比Ｒで分周して周波数Ｆref/Ｒの信号を出力す
る。分周比Ｒは、設定器１５から供給されるデジタル信
号３０により設定される。
に詳しく示すブロック図である。基準発振器２８は高安
定度の水晶発振器であり、基準周波数Ｆrefの出力信号
を発生する。プログラマブル・カウンタである分周器２
１は、基準発振器２０の出力信号を受け取り、整数であ
る分周比Ｒで分周して周波数Ｆref/Ｒの信号を出力す
る。分周比Ｒは、設定器１５から供給されるデジタル信
号３０により設定される。
【００１０】可変容量ダイオードを共振回路に用いたＬ
Ｃ発振回路から成るＶＣＯ（電圧制御発振器）２４は、
入力電圧に応じた周波数Ｆoutの出力信号を発生する。
ＶＣＯ２４の出力信号は、Ｔ型フリップフロップ（Ｆ
Ｆ）２６及び分周比Ｎの分周器２５に入力される。Ｔ型
ＦＦ２６はＶＣＯ２４の出力信号を分周し、パルス幅が
ＶＣＯ２４の出力信号の周期に等しいパルス信号を出力
する。
Ｃ発振回路から成るＶＣＯ（電圧制御発振器）２４は、
入力電圧に応じた周波数Ｆoutの出力信号を発生する。
ＶＣＯ２４の出力信号は、Ｔ型フリップフロップ（Ｆ
Ｆ）２６及び分周比Ｎの分周器２５に入力される。Ｔ型
ＦＦ２６はＶＣＯ２４の出力信号を分周し、パルス幅が
ＶＣＯ２４の出力信号の周期に等しいパルス信号を出力
する。
【００１１】分周器２１および分周器２５の出力は位相
・周波数比較器２２に入力され、周波数差および位相差
を検出した信号をＬＰＦ（低域通過フィルタ）２３を介
してＶＣＯ２４に供給する。ＶＣＯ２４、分周器２５、
位相・周波数比較器２２及びＬＰＦ２３で構成されるル
ープの作用により、分周器２１の出力周波数Ｆref/Ｒと
分周器２５の出力周波数Ｆout／Ｎが等しくなるように
制御される。
・周波数比較器２２に入力され、周波数差および位相差
を検出した信号をＬＰＦ（低域通過フィルタ）２３を介
してＶＣＯ２４に供給する。ＶＣＯ２４、分周器２５、
位相・周波数比較器２２及びＬＰＦ２３で構成されるル
ープの作用により、分周器２１の出力周波数Ｆref/Ｒと
分周器２５の出力周波数Ｆout／Ｎが等しくなるように
制御される。
【００１２】したがって、基準発振器２０の出力周波数
Ｆref、ＶＣＯ２４の出力周波数Ｆout、分周器２１に設
定された分周比Ｒ、分周器２５の分周比Ｎの関係を示す
と（１）式のようになる。 Ｆout＝Ｎ×（Ｆref÷Ｒ） ・・・（１） （１）式より、ＶＣＯ２４の出力周期Ｔoutは（２）式
で表される。 Ｔout＝Ｒ÷（Ｆref×Ｎ） ・・・（２） この様に、出力周期Ｔoutは、基準発振器２０の基準周
波数Ｆrefに分周比Ｎを乗算した値の逆数に、分周比Ｒ
を乗算した値となる。したがって、１／（Ｆref×Ｎ）
のＲ倍に出力周期Ｔoutを設定でき、たとえば、Ｆrefを
１０ＭＨｚ、Ｎを１００００とすると、設定器１５は基
準パルス発生器１９の出力パルスのパルス幅Ｔoutを１
０ｐｓステップで設定することができる。
Ｆref、ＶＣＯ２４の出力周波数Ｆout、分周器２１に設
定された分周比Ｒ、分周器２５の分周比Ｎの関係を示す
と（１）式のようになる。 Ｆout＝Ｎ×（Ｆref÷Ｒ） ・・・（１） （１）式より、ＶＣＯ２４の出力周期Ｔoutは（２）式
で表される。 Ｔout＝Ｒ÷（Ｆref×Ｎ） ・・・（２） この様に、出力周期Ｔoutは、基準発振器２０の基準周
波数Ｆrefに分周比Ｎを乗算した値の逆数に、分周比Ｒ
を乗算した値となる。したがって、１／（Ｆref×Ｎ）
のＲ倍に出力周期Ｔoutを設定でき、たとえば、Ｆrefを
１０ＭＨｚ、Ｎを１００００とすると、設定器１５は基
準パルス発生器１９の出力パルスのパルス幅Ｔoutを１
０ｐｓステップで設定することができる。
【００１３】図３は図１のパルス・エッジ比較器１８を
更に詳しく示す回路図である。切替え器１７の出力信号
３２は、Ｄ型ＦＦ４１及び４２のＤ入力端子に入力され
る。パルス幅発生器１３の出力信号３３はＤ型ＦＦ４１
のクロック入力端子に入力されると共にインバータ４０
を介してＤ型ＦＦ４２のクロック入力端子に入力され
る。Ｄ型ＦＦ４１の出力信号である検出信号３４および
Ｄ型ＦＦ４２の出力信号である検出信号３５は共に設定
器１５に供給される。
更に詳しく示す回路図である。切替え器１７の出力信号
３２は、Ｄ型ＦＦ４１及び４２のＤ入力端子に入力され
る。パルス幅発生器１３の出力信号３３はＤ型ＦＦ４１
のクロック入力端子に入力されると共にインバータ４０
を介してＤ型ＦＦ４２のクロック入力端子に入力され
る。Ｄ型ＦＦ４１の出力信号である検出信号３４および
Ｄ型ＦＦ４２の出力信号である検出信号３５は共に設定
器１５に供給される。
【００１４】以下に本発明のパルス信号発生器による校
正動作を説明する。設定器１５は、基準パルス発生器１
９の出力信号を選択するように切替え器１７を切り替
え、基準パルス発生器１９の出力信号が遅延発生器１２
及びパルス・エッジ比較器１８に供給される。
正動作を説明する。設定器１５は、基準パルス発生器１
９の出力信号を選択するように切替え器１７を切り替
え、基準パルス発生器１９の出力信号が遅延発生器１２
及びパルス・エッジ比較器１８に供給される。
【００１５】遅延発生器１２が所望の遅延時間Ｄｅｌａ
ｙを与えるための設定値を決定する動作を説明する。設
定器１５は、基準パルス発生器１９の出力パルスが、所
望の遅延時間Ｄｅｌａｙに等しいパルス幅を有するよう
に、分周器２１の分周比Ｒを設定する。図４および図５
は、図３のパルス・エッジ比較器１８が検出信号３４を
生成する動作を示すタイミング図である。図４は、パル
ス信号３３の遅延発生器１２による遅延時間が、時間Ｄ
ｅｌａｙより短い時間Ｄ１である場合を示す。Ｄ型ＦＦ
４１の作用により、パルス信号３３がＬレベル（低）か
らＨ（高）レベルになるとき、検出信号３４はＨレベル
になる。検出信号３４がＨレベルである場合、設定器１
５は遅延発生器１２による遅延時間を増加させるよう
に、設定値を変化させる。図５は、パルス信号３３の遅
延発生器１２による遅延時間が、時間Ｄｅｌａｙより長
い時間Ｄ２である場合を示す。Ｄ型ＦＦ４１の作用によ
り、パルス信号３３がＬレベルからＨレベルになると
き、検出信号３４はＬレベルになる。検出信号３４がＬ
レベルである場合、設定器１５は遅延発生器１２による
遅延時間を減少させるように、設定値を変化させる。設
定器１５は、いわゆる２分法に従ってデジタル設定値を
変化させて遅延発生器１２の遅延時間の増減を繰り返し
た後、遅延時間をパルス幅Ｄｅｌａｙに等しくする設定
値を決定する。決定された設定値は、設定器１５により
保持される。
ｙを与えるための設定値を決定する動作を説明する。設
定器１５は、基準パルス発生器１９の出力パルスが、所
望の遅延時間Ｄｅｌａｙに等しいパルス幅を有するよう
に、分周器２１の分周比Ｒを設定する。図４および図５
は、図３のパルス・エッジ比較器１８が検出信号３４を
生成する動作を示すタイミング図である。図４は、パル
ス信号３３の遅延発生器１２による遅延時間が、時間Ｄ
ｅｌａｙより短い時間Ｄ１である場合を示す。Ｄ型ＦＦ
４１の作用により、パルス信号３３がＬレベル（低）か
らＨ（高）レベルになるとき、検出信号３４はＨレベル
になる。検出信号３４がＨレベルである場合、設定器１
５は遅延発生器１２による遅延時間を増加させるよう
に、設定値を変化させる。図５は、パルス信号３３の遅
延発生器１２による遅延時間が、時間Ｄｅｌａｙより長
い時間Ｄ２である場合を示す。Ｄ型ＦＦ４１の作用によ
り、パルス信号３３がＬレベルからＨレベルになると
き、検出信号３４はＬレベルになる。検出信号３４がＬ
レベルである場合、設定器１５は遅延発生器１２による
遅延時間を減少させるように、設定値を変化させる。設
定器１５は、いわゆる２分法に従ってデジタル設定値を
変化させて遅延発生器１２の遅延時間の増減を繰り返し
た後、遅延時間をパルス幅Ｄｅｌａｙに等しくする設定
値を決定する。決定された設定値は、設定器１５により
保持される。
【００１６】次に、パルス幅発生器１３が所望のパルス
幅Ｗｉｄｔｈを与えるための設定値を決定する動作を説
明する。設定器１５は、基準パルス発生器１９の出力パ
ルスが、所望の遅延時間Ｄｅｌａｙ及び所望のパルス幅
Ｗｉｄｔｈの和Ｔに等しいパルス幅を有するように、分
周器２１の分周比Ｒを設定する。図６および図７は図３
のパルス・エッジ比較器が検出信号３５を生成する動作
を示すタイミング図である。図６は、パルス幅発生器１
３によるパルス幅が、パルス幅Ｗｉｄｔｈより短い時間
Ｗ１である場合を示す。インバータ４０及びＤ型ＦＦ４
２の作用により、パルス信号３３がＨレベルからＬレベ
ルになるときに、検出信号３５はＨレベルになる。検出
信号３５がＨレベルである場合、設定器１５は、パルス
幅発生器１３によるパルス幅を増加させるように設定値
を変化させる。図７は、パルス幅発生器１３によるパル
ス幅が、パルス幅Ｗｉｄｔｈより長い時間Ｗ２である場
合を示す。インバータ４０及びＤ型ＦＦ４２の作用によ
り、パルス信号３３がＨレベルからＬレベルになるとき
に、検出信号３５はＬレベルになる。検出信号３５がＬ
レベルである場合、設定器１５は、パルス幅発生器１３
によるパルス幅を減少させるように設定値を変化させ
る。設定器１５は、２分法に従ってデジタル設定値を変
化させて、パルス幅発生器１３によるパルス幅の増減を
繰り返した後、パルス幅をパルス幅Ｗｉｄｔｈに等しく
する設定値を決定する。決定された設定値は、設定器１
５により保持される。
幅Ｗｉｄｔｈを与えるための設定値を決定する動作を説
明する。設定器１５は、基準パルス発生器１９の出力パ
ルスが、所望の遅延時間Ｄｅｌａｙ及び所望のパルス幅
Ｗｉｄｔｈの和Ｔに等しいパルス幅を有するように、分
周器２１の分周比Ｒを設定する。図６および図７は図３
のパルス・エッジ比較器が検出信号３５を生成する動作
を示すタイミング図である。図６は、パルス幅発生器１
３によるパルス幅が、パルス幅Ｗｉｄｔｈより短い時間
Ｗ１である場合を示す。インバータ４０及びＤ型ＦＦ４
２の作用により、パルス信号３３がＨレベルからＬレベ
ルになるときに、検出信号３５はＨレベルになる。検出
信号３５がＨレベルである場合、設定器１５は、パルス
幅発生器１３によるパルス幅を増加させるように設定値
を変化させる。図７は、パルス幅発生器１３によるパル
ス幅が、パルス幅Ｗｉｄｔｈより長い時間Ｗ２である場
合を示す。インバータ４０及びＤ型ＦＦ４２の作用によ
り、パルス信号３３がＨレベルからＬレベルになるとき
に、検出信号３５はＬレベルになる。検出信号３５がＬ
レベルである場合、設定器１５は、パルス幅発生器１３
によるパルス幅を減少させるように設定値を変化させ
る。設定器１５は、２分法に従ってデジタル設定値を変
化させて、パルス幅発生器１３によるパルス幅の増減を
繰り返した後、パルス幅をパルス幅Ｗｉｄｔｈに等しく
する設定値を決定する。決定された設定値は、設定器１
５により保持される。
【００１７】この様に、遅延発生器１２及びパルス幅発
生器１３の設定値を決定した後、入力端子１１に供給さ
れた信号を選択するように切替え器１７を切り替える。
入力端子１１を選択している間は、設定器１５は設定を
変化させない。遅延発生器１２の遅延時間及びパルス幅
発生器１３のパルス幅を一方又は両方を設定し直すとき
は、設定器１５は、基準パルス発生器１９の出力信号を
選択するように、切替え器１７を切り替え、上述の校正
動作を繰り返す。
生器１３の設定値を決定した後、入力端子１１に供給さ
れた信号を選択するように切替え器１７を切り替える。
入力端子１１を選択している間は、設定器１５は設定を
変化させない。遅延発生器１２の遅延時間及びパルス幅
発生器１３のパルス幅を一方又は両方を設定し直すとき
は、設定器１５は、基準パルス発生器１９の出力信号を
選択するように、切替え器１７を切り替え、上述の校正
動作を繰り返す。
【００１８】以上、本発明の一実施例について述べた
が、本発明の主旨を逸脱することなく種々の変更が可能
であることは、当業者には明かである。例えば、図１の
パルス信号発生器は、遅延発生器１２及びパルス幅発生
器１３の両方を有するが、これらのうちいずれか一方の
みを有するパルス信号発生器であっても本発明を適用で
きる。また、図１の遅延発生器１２及びパルス幅発生器
１３の接続順序を逆にしてもよい。
が、本発明の主旨を逸脱することなく種々の変更が可能
であることは、当業者には明かである。例えば、図１の
パルス信号発生器は、遅延発生器１２及びパルス幅発生
器１３の両方を有するが、これらのうちいずれか一方の
みを有するパルス信号発生器であっても本発明を適用で
きる。また、図１の遅延発生器１２及びパルス幅発生器
１３の接続順序を逆にしてもよい。
【００１９】
【発明の効果】本発明のパルス信号発生器によれは、出
力パルス信号の入力パルス信号に対する遅延時間又はパ
ルス幅を変化させる毎に、その設定値を容易に校正でき
るので、遅延時間又はパルス幅を高精度に設定できる。
力パルス信号の入力パルス信号に対する遅延時間又はパ
ルス幅を変化させる毎に、その設定値を容易に校正でき
るので、遅延時間又はパルス幅を高精度に設定できる。
【図１】本発明によるパルス信号発生器を示すブロック
図。
図。
【図２】図１に示す基準パルス発生器１９を詳細に示す
ブロック図。
ブロック図。
【図３】図１に示すパルス・エッジ比較器１８を詳細に
示すブロック図。
示すブロック図。
【図４】図３のパルス・エッジ比較器１８の動作を示す
タイミング図。
タイミング図。
【図５】図３のパルス・エッジ比較器１８の動作を示す
タイミング図。
タイミング図。
【図６】図３のパルス・エッジ比較器１８の動作を示す
タイミング図。
タイミング図。
【図７】図３のパルス・エッジ比較器１８の動作を示す
タイミング図。
タイミング図。
【図８】従来のパルス信号発生器を示すブロック図。
１２、１３ パルス調整器 １５ 制御手段 １７ 切替え器 １８ 基準パルス発生器 １９ パルス・エッジ比較器
Claims (3)
- 【請求項１】 制御手段と、 該制御手段に制御されて所定周期の出力パルス信号を発
生する基準パルス発生器と、 該基準パルス発生器の出力パルス信号又は外部パルス信
号の一方を選択出力する切替え器と、 上記制御手段からの設定値に応じて、該切替え器の出力
パルス信号の遅延時間及びパルス幅の少なくとも一方の
特性を調整して出力するパルス調整手段と、 上記切替え器の出力パルス信号及び上記パルス調整手段
の出力パルスのパルス・エッジのタイミング関係に応じ
た検出信号を上記制御手段に供給するパルス・エッジ比
較器とを具え、 上記切替え器が上記基準パルス発生器の出力パルスを選
択するとき、上記制御器は上記エッジ比較器からの検出
信号の状態に応じて上記パルス調整手段の上記設定値を
変化させ、上記基準パルス発生器の出力パルスの上記所
定周期に関連して上記切替え器の出力パルス信号の上記
特性を調整することを特徴とするパルス信号発生器。 - 【請求項２】 上記パルス調整手段は、上記切替え器の
出力パルス信号を遅延させる遅延発生器及び上記切替え
器の出力パルス信号のパルス幅を調整するパルス幅発生
器を有する請求項１に記載のパルス信号発生器。 - 【請求項３】 上記基準パルス発生器は、入力電圧に応
じた周波数の出力信号を発生する電圧制御発振器と、該
電圧制御発振器の出力信号を分周する第１分周器と、所
定周波数の出力信号を発生する基準発振器と、該基準発
振器の出力信号を上記制御手段で設定される分周比で分
周する第２分周器と、上記第１及び第２分周器の出力信
号の周波数差に応じた電圧を上記電圧制御発振器に供給
する周波数比較器とを有する請求項１に記載のパルス信
号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6141087A JPH07321619A (ja) | 1994-05-30 | 1994-05-30 | パルス信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6141087A JPH07321619A (ja) | 1994-05-30 | 1994-05-30 | パルス信号発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321619A true JPH07321619A (ja) | 1995-12-08 |
Family
ID=15283907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6141087A Pending JPH07321619A (ja) | 1994-05-30 | 1994-05-30 | パルス信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321619A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373313B1 (en) | 1999-05-21 | 2002-04-16 | Nec Corporation | Delay time regulation method and delay time regulation circuit |
| KR20020053537A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 펄스 발생 회로 |
-
1994
- 1994-05-30 JP JP6141087A patent/JPH07321619A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373313B1 (en) | 1999-05-21 | 2002-04-16 | Nec Corporation | Delay time regulation method and delay time regulation circuit |
| KR20020053537A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 펄스 발생 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| US6580304B1 (en) | Apparatus and method for introducing signal delay | |
| JP2730280B2 (ja) | ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法 | |
| EP0516379A2 (en) | Digital voltage-controlled oscillators | |
| JPH11234122A (ja) | ディジタルｐｌｌ回路とクロックの生成方法 | |
| JPS63219225A (ja) | クロック信号発生器 | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| US20080143318A1 (en) | High frequency delay circuit and test apparatus | |
| JPH0897711A (ja) | Ｐｌｌ回路 | |
| CN111416616A (zh) | 具有宽频率覆盖的pll | |
| JPH08505992A (ja) | ジッタを防止したフェイズロックドループの周波数合成用再トリガ・オシレータ | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| JPH07321619A (ja) | パルス信号発生器 | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| GB2052815A (en) | Digital frequency multiplier | |
| US20010005408A1 (en) | Electronic device with a frequency synthesis circuit | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JPH06112785A (ja) | ジッタ発生装置 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP2543514B2 (ja) | タイミング信号発生器 | |
| WO2000014881A1 (fr) | Procede de commande de la frequence libre d'un oscillateur commande en tension | |
| JPH05264659A (ja) | 遅延時間発生制御回路 | |
| JPH08154050A (ja) | ゲーテッド発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |