JP3869699B2 - タイミング発生器、半導体試験装置、及びタイミング発生方法 - Google Patents
タイミング発生器、半導体試験装置、及びタイミング発生方法 Download PDFInfo
- Publication number
- JP3869699B2 JP3869699B2 JP2001326500A JP2001326500A JP3869699B2 JP 3869699 B2 JP3869699 B2 JP 3869699B2 JP 2001326500 A JP2001326500 A JP 2001326500A JP 2001326500 A JP2001326500 A JP 2001326500A JP 3869699 B2 JP3869699 B2 JP 3869699B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- unit
- phase difference
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 43
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 13
- 230000010355 oscillation Effects 0.000 claims description 57
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 12
- 238000007493 shaping process Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 7
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004087 circulation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基準信号を所定の時間遅延させたタイミング信号を発生させるタイミング発生器、半導体試験装置及びタイミング発生方法に関する。特に、基準信号の遅延量を精度良く測定し、遅延量を制御するタイミング発生器、半導体試験装置及びタイミング発生方法に関する。
【０００２】
【従来の技術】
図１は、従来のタイミング発生器１００を示す。タイミング発生器１００は、基準信号発生部１０、選択部１２、可変遅延回路部１４、制御回路１６、波形整形回路３２及び、周波数カウンタ１８を備える。タイミング発生器１００は、例えば半導体を試験する半導体試験装置に用いられる。
【０００３】
基準信号発生部１０は、所定の周波数の基準信号を発生し、基準信号を選択部１２及び制御回路１６に供給する。また、基準信号発生部１０は、例えばタイミング発生器１００が半導体試験装置に用いられている場合、半導体試験装置の他の部分にも基準信号を供給する。選択部１２は、基準信号発生部１２から供給された基準信号と、波形整形回路３２が出力する信号のいずれかを選択して可変遅延回路部１４に入力する。可変遅延回路部１４は、選択部１２によって選択された信号を、所定の時間遅延して出力する。制御部１６は、可変遅延回路部１４の遅延量を制御する。
【０００４】
タイミング発生器１００は、最初に可変遅延回路部１４の遅延量が所望の遅延量であるか否かを測定する。図１に示すように、タイミング発生器１００にスタートパルスが入力される。選択部１２は、経路Ｂを選択し、可変遅延回路部１４の出力が、可変遅延回路部１４の入力にフィードバックされるループを形成する。当該スタートパルスは、形成された当該ループを周回する。当該スタートパルスは、当該ループを周回する毎に、可変遅延回路部１４により所定の遅延量で遅延される。すなわち、当該ループには、周期が可変遅延回路部１４の遅延量にほぼ等しい発振信号が生成される。
【０００５】
従来のタイミング発生器１００は、当該ループにおける発振信号の周波数を測定することにより、可変遅延回路部１４の遅延量を算出することができる。周波数カウンタ１８は、当該ループにおける発振信号の周回数を測定するカウンタである。周波数カウンタ１８が測定した周回数に基づいてフィードバックのループにおける信号の周波数、すなわち可変遅延回路部１４の遅延量を算出する。算出した遅延量に基づいて、制御部１６は、可変遅延回路部１４の遅延量を所望の遅延量に制御する。
【０００６】
通常、可変遅延回路部１４の遅延量を所望の遅延量に対して精密に合わせる必要があるため、可変遅延回路部１４の遅延設定値を変化させながら、それぞれの遅延設定値に対する当該ループにおける発振周期を算出する。遅延設定値の変化に応じた遅延変化量の期待値と、当該発振周期の変化量とが一致するように、制御部１６は、可変遅延回路部１４の遅延量を制御する。これにより、可変遅延回路部１４以外の回路による遅延時間等の、一定のオフセットとして存在する遅延時間は計算上キャンセルできる。但し、以降の説明においては、説明を明解にするため、当該ループにおける当該オフセット遅延量は零であるとする。
【０００７】
可変遅延回路部１４の遅延量を調整した後、選択部１２は、経路Ａを選択し、基準信号発生部１０が発生する基準信号を可変遅延回路部１４に入力する。可変遅延回路部１４は、入力された当該基準信号を調整された遅延量で遅延し、出力する。
【０００８】
【発明が解決しようとする課題】
しかし、従来のタイミング発生器１００は、基準信号発生部１０は、例えば半導体試験装置に使用されている場合、他の部分にも基準信号を供給するため、当該他の部分に供給された基準信号のノイズが当該ループにおける発振信号に影響を与える。このため、当該ループにおける発振信号の周波数を精度良く測定することが困難であった。例えば、当該基準信号の周期と、可変遅延回路部１４の遅延量とが近い値を取る場合、タイミング発生器１００のフィードバックのループにおける信号の周期は、当該基準信号の周期に等しくなる。いわゆる吸い込み現象である。以下吸い込み現象について説明する。
【０００９】
図２は、吸い込み現象についての説明図である。基準信号発生器１０が発生する基準信号は、図２（ａ）に示すように、周期Ｔ１の矩形波信号である。また周期Ｔ１は、可変遅延回路部１４の遅延量Ｔ２より僅かに小さい値とする。図２（ａ）に示す基準信号により、例えば図２（ｂ）に示すようなノイズが当該ループにおける発振信号に重畳される。
【００１０】
ループに供給されたスタートパルスによる発振信号は、当該ノイズの影響を無視した場合、図２（ｃ）に示すように、周期が可変遅延回路部１４の遅延量Ｔ２にほぼ等しい発振信号となる。つまり、図２（ｃ）に示した発振信号の周期を測定すれば、可変遅延回路部１４の遅延量Ｔ２を算出することができる。しかし、実際には、図２（ｂ）に示したノイズの影響により、当該ループの周期は、可変遅延回路部１４の遅延量Ｔ２と、異なる値を取ってしまう。
【００１１】
図２（ｄ）は、図２（ｃ）に示す発振信号に図２（ｂ）のノイズが重畳された場合の、当該ループにおける発振信号を示す。まず、図２（ｃ）の矩形波２２ｃに示されるスタートパルスがタイミング発生器１００に与えられる。スタートパルスは一例として、基準信号の１つの矩形波と同期しているものとする。スタートパルスによる矩形波２２ｃにノイズが重畳されたものが矩形波２２ｄである。矩形波２２ｄは、波形成形器３２により整形され、選択部１２を介して可変遅延回路部１４に入力される。整形された矩形波２２ｄは、可変遅延回路部１４により所定の時間遅延され、図２（ｂ）のノイズが重畳された矩形波２４ｄとなる。矩形波２２ｄと、矩形波２４ｄとの周期をＴ３とすると、周期Ｔ３は、可変遅延回路部１４の遅延量Ｔ２と等しくなるはずであるが、重畳されたノイズの影響により異なる値をとる。この場合は、ノイズの周期Ｔ１が可変遅延回路部１４の遅延量より僅かに小さい値をとるため、周期Ｔ１に近い値、Ｔ２−αとなる。矩形波２４ｄは、波形整形器３２により整形され、図２（ｅ）に示す矩形波２４ｅとなる。図２（ｅ）は、図２（ｄ）に示した信号を整形した信号を示す。矩形波２４ｅは、遅延回路部１４により遅延され、ノイズが重畳された矩形波２６ｄとなる。矩形波２６ｄは、矩形波２４ｃではなく、矩形波２４ｅを可変遅延回路部１４により遅延させた信号である。また、矩形波２６ｄは、矩形波２４ｅを、可変遅延回路部１４の遅延量Ｔ２だけ遅延した信号であるが、ノイズの影響により、その遅延量は、Ｔ２−αよりさらにＴ１に近い値となる。
【００１２】
以上のループを繰り返すことにより、発振信号の周期は、基準信号の周期に近づいていく。ある程度の回数繰り返すことにより、発振信号の周期は平衡状態に達する。つまり、基準信号の周期と、可変遅延回路部１４の遅延量が近い値をとり、基準信号の周期が一定である場合、当該発振信号の周期に対する、当該基準信号によるノイズの影響は、平衡状態に達するまで蓄積される。基準信号の周期と、可変遅延回路部１４の遅延量とが、近い値であるため、平衡状態に達した発振信号の周期は、基準信号によるノイズの影響を受け続け、基準信号の周期と同一の周期を取り続ける。平衡状態に達した発振信号の周期は、基準信号の周期とほぼ等しい値となる。このため、発振信号の周期と、可変遅延回路部１４の遅延量との間に誤差が生じ、精度よく可変遅延回路部１４の遅延量Ｔ２を算出することが困難である。そのため、可変遅延回路部１４の遅延量を精度良く制御することが困難となる。また、タイミング発生器１００が、半導体試験装置に用いられている場合、半導体デバイスを精度良く試験することが困難となる。
【００１３】
そこで本発明は、上記の課題を解決することのできるタイミング発生器、半導体試験装置及びタイミング発生方法を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、基準信号を所定の時間遅延させた、タイミング信号を発生するタイミング発生器であって、所定の周波数の基準信号を発生する基準信号発生部と、基準信号発生部が発生した、基準信号の周波数を変調させる変調部と、基準信号が入力され、基準信号を所定の時間遅延させた、タイミング信号を出力する可変遅延回路部と、可変遅延回路部の遅延量を測定する遅延量測定部とを備え、変調部は、２つの信号が入力され、２つの信号の周波数差に基づいた電圧値の位相差信号を出力する位相差比較器と、位相差信号に、所定の変調信号を重畳する重畳部と、変調信号が重畳された位相差信号が入力され、位相差信号の電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振器と、出力信号の周期を整数倍して、位相差比較器の第１の入力にフィードバックする分周器とを有し、基準信号は、位相差比較器の第２の入力に入力されることを特徴とするタイミング発生器を提供する。
【００１５】
基準信号発生部は基準信号を、可変遅延回路部と電源を共にする他の回路に基準信号を供給してもよい。また、変調部は、基準信号の周波数を、所定の時間連続して変調させてもよい。また、タイミング発生器は、遅延量測定部が測定した、遅延量に基づいて、可変遅延回路部の遅延量を制御する、制御部を更に備えてもよい。遅延量測定部は、タイミング信号を可変遅延回路部の入力にフィードバックする信号帰還部を有し、遅延量測定部は、信号帰還部が可変遅延回路部に、タイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した発振信号の周波数に基づいて可変遅延回路部の遅延量を算出してもよい。
【００１６】
重畳部は、所定の時間連続して電圧値が変化する変調信号を位相差信号に重畳してもよい。
【００１７】
本発明の第２の形態においては、半導体デバイスを試験する試験装置であって、所定の周波数の基準信号及び、半導体デバイスを試験する試験信号を発生するパターン発生部と、基準信号が入力され、基準信号を所定の時間遅延させたタイミング信号を出力するタイミング発生器と、試験信号及びタイミング信号が入力され、試験信号をタイミング信号に基づいて遅延させた整形信号を半導体デバイスに供給する波形整形器と、整形信号に基づく半導体デバイスからの出力信号を受け取り、出力信号に基づいて半導体デバイスの良否を判定する判定部とを備え、タイミング発生器は、パターン発生部が発生した、基準信号の周波数を変調させる変調部と、基準信号が入力され、基準信号を所定の時間遅延させた、タイミング信号を出力する可変遅延回路部と、可変遅延回路部の遅延量を測定する遅延量測定部とを有し、変調部は、２つの信号が入力され、２つの信号の周波数差に基づいた電圧値の位相差信号を出力する位相差比較器と、位相差信号に、所定の変調信号を重畳する重畳部と、変調信号が重畳された位相差信号が入力され、位相差信号の電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振器と、出力信号の周期を整数倍して、位相差比較器の第１の入力にフィードバックする分周器とを有し、基準信号は、位相差比較器の第２の入力に入力されることを特徴とする試験装置を提供する。
【００１８】
本発明の第３の形態においては、基準信号を所定の時間遅延させた、タイミング信号を発生するタイミング発生方法であって、所定の周波数の基準信号を発生する基準信号発生段階と、基準信号発生段階が発生した、基準信号の周波数を変調させる変調段階と、基準信号が入力され、基準信号を所定の時間遅延させた、タイミング信号を出力する遅延段階と、遅延段階における遅延量を測定する遅延量測定段階とを備え、変調段階は、位相差比較器に２つの信号を入力し、２つの信号の位相差に基づく電圧値の位相差信号を出力する位相差比較段階と、位相差信号に、所定の変調信号を重畳する重畳段階と、変調信号が重畳された位相差信号が入力され、位相差信号の電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振段階と、出力信号の周期を整数倍して、位相差比較器の第１の入力にフィードバックする分周段階と、基準信号を、位相差比較器の第２の入力に入力する段階とを有することを特徴とするタイミング発生方法を提供する。
【００１９】
第３の形態において、遅延量測定段階において測定した遅延量に基づいて、遅延段階における遅延量を制御する、制御段階を更に備えてもよい。また、遅延量測定段階は、タイミング信号を遅延段階における入力にフィードバックする信号帰還段階を有し、遅延量測定段階は、信号帰還段階が遅延段階に、タイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した発振信号の周波数に基づいて遅延段階の遅延量を算出してもよい。
【００２０】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００２１】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２２】
図３は、本発明に係るタイミング発生器２００の構成の一例を示す。タイミング発生器２００は、基準信号発生部１０、変調部３０、制御部１６、選択部１２、可変遅延回路部１４、遅延量測定部４０を備える。
【００２３】
基準信号発生部１０は、所定の周波数の基準信号を発生する。当該基準信号は、変調部３０を介して選択部１２及び制御部１６に入力される。変調部３０は、基準信号発生部１０が発生した基準信号の周波数を変調させる。変調部３０は、当該基準信号の周波数を所定の時間連続して変調させることが好ましい。変調部３０は、周波数を変調させた基準信号を、制御部１６及び選択部１２に供給する。また、タイミング発生器２００が例えば半導体試験装置に用いられる場合、基準信号発生部１０は、変調部３０を介して、可変遅延回路部１４を含む他の回路（図示せず）に基準信号を供給してもよい。例えば、タイミング発生器１００が半導体試験装置に用いられる場合、基準信号発生部１０は、半導体試験装置の他の装置にも、周波数を変調させた基準信号を供給する。選択部１２は、供給された基準信号と波形整形回路３２が出力する信号のいずれかを選択して、可変遅延回路１４に供給する。制御部１６は、供給された基準信号に基づくタイミングで、可変遅延回路１４の遅延量を制御する。可変遅延回路部１４は、供給された基準信号を所定の時間遅延させた、タイミング信号を出力する。また、制御部１６は、可変遅延回路部１４が、受け取った信号に対し、所定の遅延量を生成するように制御する。
【００２４】
遅延量測定部４０は、可変遅延回路部１４が生成する遅延量を測定する。遅延量測定部４０は、周波数カウンタ１８と、信号帰還部５０を有する。信号帰還部５０は、波形整形回路３２を有する。遅延量測定部４０が、可変遅延回路部１４の遅延量を測定する場合、測定部１２は経路Ｂを選択し、可変遅延回路部１４と、信号帰還部５０によりループを形成する。信号帰還部５０には、スタートパルスが入力される。スタートパルスは、例えば、１つのパルスを有する信号である。信号帰還部５０に入力されたスタートパルスは、波形整形回路及び選択部１２を介して可変遅延回路部１４に入力される。可変遅延回路部１４は、入力されたスタートパルスを所定の時間遅延させて、信号帰還部５０に出力する。出力されたスタートパルスは、信号帰還部５０及び選択部１２を介して可変遅延回路部１４の入力にフィードバックされる。このフィードバックを繰り返すことにより、可変遅延回路部１４及び信号帰還部５０を有するループを周回する発振信号が生成される。
【００２５】
周波数カウンタ１８は、可変遅延回路部１４及び信号帰還部５０を有するループにおける発振信号の所定の時間内の周回数をカウントする。測定した当該発振信号の周回数に基づいて、可変遅延回路部１４の遅延量を算出する。本発明によるタイミング発生器２００は、当該基準信号の周波数を変調することにより、当該基準信号によるノイズの影響を蓄積することを防ぐことができるため、当該基準信号の周波数を変調することにより、可変遅延回路部１４が生成する遅延量を精度良く算出することが可能である。当該発振信号全体として、当該基準信号によるノイズの影響を除去することができる。以下、基準信号の周波数を変調した場合の、当該発振信号の周期について例を挙げて説明する。
【００２６】
図４は、基準信号の周波数を変調した場合の、発振信号の周期の一例についての説明図である。図４（ａ）は、基準信号発生部１０が、変調部３０を介して供給する基準信号を示す。基準信号発生部１０は、周期Ｔ４の矩形波信号を発生し、変調部３０は、基準信号発生部１０が発生した矩形波信号の周波数を変調して出力する。本実施例において、基準信号発生部１０が発生する基準信号の周期は、Ｔ４から任意の微小時間を増減した周期とする。
【００２７】
図４（ｂ）は、基準信号によるノイズの一例を示す。ノイズの周期は、基準信号の周期と同一である。図４（ｃ）は、ノイズの影響を無視した場合における、スタートパルスによる発振信号を示す。矩形波４４ｃは、スタートパルスによる矩形波である。一例として、矩形波４４ｃと基準信号の矩形波の１つが同期しているものとする。図４（ｃ）に示される発振信号の周期は、可変遅延回路部１４の遅延量Ｔ５とほぼ等しい。
【００２８】
図４（ｄ）は、図４（ｃ）に示した発振信号に、図４（ｂ）に示したノイズが重畳された信号を示す。矩形波４４ｄは、可変遅延回路部１４により遅延され、矩形波４６ｄとなる。矩形波４４ｄと矩形波４６ｄとの周期は、ノイズの影響により、遅延量Ｔ５から、基準信号の周期Ｔ４にわずかにシフトした値となる。矩形波４６ｄは、波形整形回路３２により整形され図４（ｅ）に示すような矩形波４６ｅとなる。図４（ｅ）は、図４（ｄ）に示した信号を整形した信号を示す。矩形波４６ｅは、可変遅延回路部１４により遅延され、矩形波４８ｄとなる。本発明によるタイミング発生器２００は、基準信号の周波数を変調しているので、矩形波４８ｄのタイミングと、基準信号によるノイズのタイミングとをずらすことができる。そのため、矩形波４６ｄと矩形波４８ｄとの周期は、基準信号によるノイズの影響を受けず、可変遅延回路部１４における遅延量Ｔ５と同一となる。また、矩形波４８ｄ以降についても同様である。つまり、ある矩形波において、ノイズの影響を受け、周期がＴ５と異なる値をとっても、次の矩形波では、ノイズの影響を受けず、周期は可変遅延回路部１４の遅延量Ｔ５と等しい値となる。また、複数の矩形波において、ノイズの影響を受け、その間周期がＴ５と異なる値をとる場合であっても、ノイズの周期を変調するので、発振信号に影響を与えないタイミングでノイズが発生し、発振信号の周期は可変遅延回路部１４の遅延量Ｔ５に修正される。よって発振信号全体の周期は、可変遅延回路部１４の遅延量Ｔ５と等しい周期となる。
【００２９】
従来のタイミング発生器においては、基準信号の周期が一定であったため、基準信号の周期と、可変遅延回路部１４の遅延量とが近い値である場合、一旦発振信号がノイズの影響をうけると、発振信号の周期は、基準信号の周期に吸い込まれてしまう。図３及び図４に関連して説明した、タイミング発生器２００では、基準信号の周期を変調し、基準信号によるノイズの周期を変調させることにより、当該ノイズが発振信号に影響を与えるタイミングを変えている。当該ノイズが発振信号に影響を与えるタイミングを変えることにより、発振信号の周期が、基準信号の周期に吸い込まれることを防ぐことが可能となる。
【００３０】
本例においては、基準信号発生部１０が発生する基準信号によるノイズについて説明したが、他の例においては、タイミング発生器２００は、他の原因によるノイズについて周波数を変調させる変調部を備えていてもよい。
【００３１】
図５は、変調部３０の構成の一例を示す。変調部３０は、分周器３２、分周器３４、位相比較器３６、増幅器３８、重畳部４０及び、電圧制御可変周波数発振器４２を有する。
【００３２】
分周期４４は、基準信号発生部１０（図３参照）から基準信号が入力され、入力された基準信号の周波数を１／Ｍ倍（Ｍは自然数）した信号を位相比較器３６に供給する。位相比較器３６は、２つの信号が入力され、２つの信号の位相差に基づいた電圧値の位相差信号を出力する。増幅器３８は、位相差比較器３６から出力された位相差信号を受け取り、所定の割合で増幅した信号を重畳部４０に供給する。重畳部４０は、増幅器３８から受け取った信号に、所定の変調信号を重畳して、電圧制御可変周波数発振器４２に供給する。重畳部４０は、所定の時間連続して電圧値が変化する変調信号を位相差信号に重畳することが好ましい。電圧制御可変周波数発振器４２は、重畳部４０から受け取った信号の電圧値に基づく周波数を有する出力信号を出力する。分周期３４は、電圧制御可変周波数発振器４２が出力した出力信号を受け取り、出力信号の周波数を１／Ｎ倍（Ｎは自然数）した信号を位相差比較器３６の入力にフィードバックする。
【００３３】
本例において説明した変調部３０によれば、入力される基準信号の周波数を変調した信号を出力することができる。重畳部４０において重畳される変調信号は、例えば、正弦波、ホワイトノイズ等であってよい。変調部３０から出力される出力信号の周波数は、変調部３０に入力される基準信号の周波数を、Ｎ／Ｍ倍した周波数を基準として、微小な周波数範囲で変調する。変調部３０から出力される信号は、タイミング発生器２００以外の装置にも供給されるので、変調部３０が出力する信号が変調される周波数範囲は、タイミング発生器２００以外の装置の動作に影響を与えない範囲であることが好ましい。例えば、変調部３０が信号の周波数を変調する周波数範囲に対応する周期は、数ピコ秒から数十ピコ秒であってよい。本発明によるタイミング発生器によれば、信号の周波数を数ピコ秒から数十ピコ秒程度変調させることで、タイミング発生器２００以外の装置の動作にほとんど影響させずに、図１及び図２に関連して説明した吸い込み現象を防ぐことが可能である。また、変調部３０は、遅延量測定部４０が、可変遅延回路部１４の遅延量を測定する場合のみ、基準信号の周波数を変調してもよい。
【００３４】
図６は、半導体デバイスの良否を判定する半導体試験装置３００の構成の一例を示す。半導体試験装置３００は、パターン発生器６０、波形整形器６２、信号入出力部６６、判定部６８及び、タイミング発生器２００を備える。パターン発生器６０は、所定の周波数の基準信号及び、半導体デバイス６４を試験する試験信号を発生する。パターン発生器６０は、所定の周波数の基準信号をタイミング発生器２００に供給し、試験信号を波形整形器６２に供給する。タイミング発生器２００は、図３から図５に関連して説明したタイミング発生器２００と、同一又は同様の機能及び構成を有してよい。この場合、図３から図５に関連して説明したタイミング発生器２００の基準信号発生部１０は、パターン発生器６０から受け取った基準信号を、そのまま変調部３０に供給する。
【００３５】
タイミング発生器２００は、受け取った基準信号を所定の時間遅延させたタイミング信号を波形整形器６２、信号入出力部６６及び、判定部６８に供給する。波形整形器６２、信号入出力部６６、判定部６８に供給されるタイミング信号は、それぞれ別のタイミング信号であってよい。波形整形器６２は、受け取った試験信号を整形し、受け取ったタイミング信号に基づくタイミングで、信号入出力部６６に供給する。信号入出力部６６は、波形整形器６２から受け取った試験信号を、受け取ったタイミング信号に基づくタイミングで半導体デバイス６４に入力する。また、信号入出力部６６は、半導体デバイス６４が、入力された試験信号に基づいて出力する信号を受け取り、判定部６８に入力する。判定部６８は、信号入出力部６６から受け取った信号に基づいて半導体デバイス６４の良否を判定する。判定部６８は、パターン発生器６０が発生する試験信号に基づく期待値と、信号入出力部６６から受け取る信号とを比較し、半導体デバイス６４の良否を判定してよい。また、パターン発生器６０は、発生する試験信号に基づく期待値を判定部６８に供給してよい。
【００３６】
本例において説明した半導体試験装置３００によれば、精度のよいタイミング信号を発生でき、当該タイミング信号に基づいて半導体デバイス６４の試験を行うので、精度のよい試験を行うことが可能となる。
【００３７】
図７は、本発明にかかるタイミング発生方法のフローチャートを示す。本タイミング発生方法は、基準信号を所定の時間遅延させた、タイミング信号を発生する。基準信号発生段階は、所定の周波数の基準信号を発生する（Ｓ１００）。基準信号は、図３から図５に関連して説明した基準信号発生部１０を用いて発生されてよい。遅延段階は、基準信号が入力され、基準信号を所定の時間遅延させたタイミング信号を出力する（Ｓ１０２）。基準信号は、図３から図５に関連して説明した可変遅延回路部１４を用いて所定の時間遅延されてよい。
【００３８】
遅延量測定段階は、遅延段階における遅延量を測定する（Ｓ１０４）。遅延段階における遅延量は、図３から図５に関連して説明した遅延量測定部４０を用いて測定されてよい。制御段階は、遅延量測定段階において測定した遅延量に基づいて、遅延段階における遅延量を制御する（Ｓ１０６）。遅延段階における遅延量は、図３から図５に関連して説明した制御部１６を用いて制御されてよい。
【００３９】
また、遅延量測定段階は、タイミング信号を遅延段階における入力にフィードバックする信号帰還段階を有してもよい。遅延量測定段階は、信号帰還段階が遅延段階にタイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した発振信号の周波数に基づいて遅延段階の遅延量を算出する。タイミング信号は、図３から図５に関連して説明した信号帰還部５０を用いて遅延段階にフィードバックされてよい。
【００４０】
以上説明したタイミング発生方法によれば、図３から図５に関連して説明したタイミング発生器と同様に、遅延段階における基準信号の遅延量を精度よく測定することが可能となり、遅延段階における遅延量を精度よく制御することが可能となる。
【００４１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４２】
【発明の効果】
上記説明から明らかなように、発生するタイミング信号のタイミングを精度よく制御することが可能となる。また、半導体試験装置３００においては、タイミング信号のタイミングを精度よく制御することができるので、半導体デバイスの良否を精度よく判定することが可能となる。
【図面の簡単な説明】
【図１】 従来のタイミング発生器１００の構成を示す。
【図２】 従来のタイミング発生器１００における、吸い込み現象を説明する。（ａ）は、基準信号の一例を示す。（ｂ）は、ノイズの一例を示す。（ｃ）は、ノイズの影響を無視した発振信号の一例を示す。（ｄ）は、ノイズの影響を受けた発振信号の一例を示す。（ｅ）は、整形された発振信号の一例を示す。
【図３】 本発明におけるタイミング発生器２００の構成の一例を示す。
【図４】 タイミング発生器２００が発生する発振信号の周期の一例を示す。（ａ）は、基準信号の一例を示す。（ｂ）は、ノイズの一例を示す。（ｃ）は、ノイズの影響を無視した発振信号の一例を示す。（ｄ）は、ノイズの影響を受けた発振信号の一例を示す。（ｅ）は、整形された発振信号の一例を示す。
【図５】 変調部３０の構成の一例を示す。
【図６】 本発明における半導体試験装置３００の構成の一例を示す。
【図７】 本発明におけるタイミング発生方法のフローチャートを示す。
【符号の説明】
１０・・・基準信号発生部、１２・・・選択部
１４・・・可変遅延回路部、１６・・・制御部
１８・・・周波数カウンタ、３２・・・波形整形回路
３４・・・分周期、３６・・・位相比較器
３８・・・増幅器、４０・・・遅延量測定部
４２・・・電圧制御可変周波数発振器、４４・・・分周期
５０・・・信号帰還部、６０・・・パターン発生器
６２・・・波形整形器、６４・・・半導体デバイス
６６・・・信号入出力部、６８・・・判定部
１００・・・タイミング発生器、２００・・・タイミング発生器
３００・・・半導体試験装置
【発明の属する技術分野】
本発明は、基準信号を所定の時間遅延させたタイミング信号を発生させるタイミング発生器、半導体試験装置及びタイミング発生方法に関する。特に、基準信号の遅延量を精度良く測定し、遅延量を制御するタイミング発生器、半導体試験装置及びタイミング発生方法に関する。
【０００２】
【従来の技術】
図１は、従来のタイミング発生器１００を示す。タイミング発生器１００は、基準信号発生部１０、選択部１２、可変遅延回路部１４、制御回路１６、波形整形回路３２及び、周波数カウンタ１８を備える。タイミング発生器１００は、例えば半導体を試験する半導体試験装置に用いられる。
【０００３】
基準信号発生部１０は、所定の周波数の基準信号を発生し、基準信号を選択部１２及び制御回路１６に供給する。また、基準信号発生部１０は、例えばタイミング発生器１００が半導体試験装置に用いられている場合、半導体試験装置の他の部分にも基準信号を供給する。選択部１２は、基準信号発生部１２から供給された基準信号と、波形整形回路３２が出力する信号のいずれかを選択して可変遅延回路部１４に入力する。可変遅延回路部１４は、選択部１２によって選択された信号を、所定の時間遅延して出力する。制御部１６は、可変遅延回路部１４の遅延量を制御する。
【０００４】
タイミング発生器１００は、最初に可変遅延回路部１４の遅延量が所望の遅延量であるか否かを測定する。図１に示すように、タイミング発生器１００にスタートパルスが入力される。選択部１２は、経路Ｂを選択し、可変遅延回路部１４の出力が、可変遅延回路部１４の入力にフィードバックされるループを形成する。当該スタートパルスは、形成された当該ループを周回する。当該スタートパルスは、当該ループを周回する毎に、可変遅延回路部１４により所定の遅延量で遅延される。すなわち、当該ループには、周期が可変遅延回路部１４の遅延量にほぼ等しい発振信号が生成される。
【０００５】
従来のタイミング発生器１００は、当該ループにおける発振信号の周波数を測定することにより、可変遅延回路部１４の遅延量を算出することができる。周波数カウンタ１８は、当該ループにおける発振信号の周回数を測定するカウンタである。周波数カウンタ１８が測定した周回数に基づいてフィードバックのループにおける信号の周波数、すなわち可変遅延回路部１４の遅延量を算出する。算出した遅延量に基づいて、制御部１６は、可変遅延回路部１４の遅延量を所望の遅延量に制御する。
【０００６】
通常、可変遅延回路部１４の遅延量を所望の遅延量に対して精密に合わせる必要があるため、可変遅延回路部１４の遅延設定値を変化させながら、それぞれの遅延設定値に対する当該ループにおける発振周期を算出する。遅延設定値の変化に応じた遅延変化量の期待値と、当該発振周期の変化量とが一致するように、制御部１６は、可変遅延回路部１４の遅延量を制御する。これにより、可変遅延回路部１４以外の回路による遅延時間等の、一定のオフセットとして存在する遅延時間は計算上キャンセルできる。但し、以降の説明においては、説明を明解にするため、当該ループにおける当該オフセット遅延量は零であるとする。
【０００７】
可変遅延回路部１４の遅延量を調整した後、選択部１２は、経路Ａを選択し、基準信号発生部１０が発生する基準信号を可変遅延回路部１４に入力する。可変遅延回路部１４は、入力された当該基準信号を調整された遅延量で遅延し、出力する。
【０００８】
【発明が解決しようとする課題】
しかし、従来のタイミング発生器１００は、基準信号発生部１０は、例えば半導体試験装置に使用されている場合、他の部分にも基準信号を供給するため、当該他の部分に供給された基準信号のノイズが当該ループにおける発振信号に影響を与える。このため、当該ループにおける発振信号の周波数を精度良く測定することが困難であった。例えば、当該基準信号の周期と、可変遅延回路部１４の遅延量とが近い値を取る場合、タイミング発生器１００のフィードバックのループにおける信号の周期は、当該基準信号の周期に等しくなる。いわゆる吸い込み現象である。以下吸い込み現象について説明する。
【０００９】
図２は、吸い込み現象についての説明図である。基準信号発生器１０が発生する基準信号は、図２（ａ）に示すように、周期Ｔ１の矩形波信号である。また周期Ｔ１は、可変遅延回路部１４の遅延量Ｔ２より僅かに小さい値とする。図２（ａ）に示す基準信号により、例えば図２（ｂ）に示すようなノイズが当該ループにおける発振信号に重畳される。
【００１０】
ループに供給されたスタートパルスによる発振信号は、当該ノイズの影響を無視した場合、図２（ｃ）に示すように、周期が可変遅延回路部１４の遅延量Ｔ２にほぼ等しい発振信号となる。つまり、図２（ｃ）に示した発振信号の周期を測定すれば、可変遅延回路部１４の遅延量Ｔ２を算出することができる。しかし、実際には、図２（ｂ）に示したノイズの影響により、当該ループの周期は、可変遅延回路部１４の遅延量Ｔ２と、異なる値を取ってしまう。
【００１１】
図２（ｄ）は、図２（ｃ）に示す発振信号に図２（ｂ）のノイズが重畳された場合の、当該ループにおける発振信号を示す。まず、図２（ｃ）の矩形波２２ｃに示されるスタートパルスがタイミング発生器１００に与えられる。スタートパルスは一例として、基準信号の１つの矩形波と同期しているものとする。スタートパルスによる矩形波２２ｃにノイズが重畳されたものが矩形波２２ｄである。矩形波２２ｄは、波形成形器３２により整形され、選択部１２を介して可変遅延回路部１４に入力される。整形された矩形波２２ｄは、可変遅延回路部１４により所定の時間遅延され、図２（ｂ）のノイズが重畳された矩形波２４ｄとなる。矩形波２２ｄと、矩形波２４ｄとの周期をＴ３とすると、周期Ｔ３は、可変遅延回路部１４の遅延量Ｔ２と等しくなるはずであるが、重畳されたノイズの影響により異なる値をとる。この場合は、ノイズの周期Ｔ１が可変遅延回路部１４の遅延量より僅かに小さい値をとるため、周期Ｔ１に近い値、Ｔ２−αとなる。矩形波２４ｄは、波形整形器３２により整形され、図２（ｅ）に示す矩形波２４ｅとなる。図２（ｅ）は、図２（ｄ）に示した信号を整形した信号を示す。矩形波２４ｅは、遅延回路部１４により遅延され、ノイズが重畳された矩形波２６ｄとなる。矩形波２６ｄは、矩形波２４ｃではなく、矩形波２４ｅを可変遅延回路部１４により遅延させた信号である。また、矩形波２６ｄは、矩形波２４ｅを、可変遅延回路部１４の遅延量Ｔ２だけ遅延した信号であるが、ノイズの影響により、その遅延量は、Ｔ２−αよりさらにＴ１に近い値となる。
【００１２】
以上のループを繰り返すことにより、発振信号の周期は、基準信号の周期に近づいていく。ある程度の回数繰り返すことにより、発振信号の周期は平衡状態に達する。つまり、基準信号の周期と、可変遅延回路部１４の遅延量が近い値をとり、基準信号の周期が一定である場合、当該発振信号の周期に対する、当該基準信号によるノイズの影響は、平衡状態に達するまで蓄積される。基準信号の周期と、可変遅延回路部１４の遅延量とが、近い値であるため、平衡状態に達した発振信号の周期は、基準信号によるノイズの影響を受け続け、基準信号の周期と同一の周期を取り続ける。平衡状態に達した発振信号の周期は、基準信号の周期とほぼ等しい値となる。このため、発振信号の周期と、可変遅延回路部１４の遅延量との間に誤差が生じ、精度よく可変遅延回路部１４の遅延量Ｔ２を算出することが困難である。そのため、可変遅延回路部１４の遅延量を精度良く制御することが困難となる。また、タイミング発生器１００が、半導体試験装置に用いられている場合、半導体デバイスを精度良く試験することが困難となる。
【００１３】
そこで本発明は、上記の課題を解決することのできるタイミング発生器、半導体試験装置及びタイミング発生方法を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、基準信号を所定の時間遅延させた、タイミング信号を発生するタイミング発生器であって、所定の周波数の基準信号を発生する基準信号発生部と、基準信号発生部が発生した、基準信号の周波数を変調させる変調部と、基準信号が入力され、基準信号を所定の時間遅延させた、タイミング信号を出力する可変遅延回路部と、可変遅延回路部の遅延量を測定する遅延量測定部とを備え、変調部は、２つの信号が入力され、２つの信号の周波数差に基づいた電圧値の位相差信号を出力する位相差比較器と、位相差信号に、所定の変調信号を重畳する重畳部と、変調信号が重畳された位相差信号が入力され、位相差信号の電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振器と、出力信号の周期を整数倍して、位相差比較器の第１の入力にフィードバックする分周器とを有し、基準信号は、位相差比較器の第２の入力に入力されることを特徴とするタイミング発生器を提供する。
【００１５】
基準信号発生部は基準信号を、可変遅延回路部と電源を共にする他の回路に基準信号を供給してもよい。また、変調部は、基準信号の周波数を、所定の時間連続して変調させてもよい。また、タイミング発生器は、遅延量測定部が測定した、遅延量に基づいて、可変遅延回路部の遅延量を制御する、制御部を更に備えてもよい。遅延量測定部は、タイミング信号を可変遅延回路部の入力にフィードバックする信号帰還部を有し、遅延量測定部は、信号帰還部が可変遅延回路部に、タイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した発振信号の周波数に基づいて可変遅延回路部の遅延量を算出してもよい。
【００１６】
重畳部は、所定の時間連続して電圧値が変化する変調信号を位相差信号に重畳してもよい。
【００１７】
本発明の第２の形態においては、半導体デバイスを試験する試験装置であって、所定の周波数の基準信号及び、半導体デバイスを試験する試験信号を発生するパターン発生部と、基準信号が入力され、基準信号を所定の時間遅延させたタイミング信号を出力するタイミング発生器と、試験信号及びタイミング信号が入力され、試験信号をタイミング信号に基づいて遅延させた整形信号を半導体デバイスに供給する波形整形器と、整形信号に基づく半導体デバイスからの出力信号を受け取り、出力信号に基づいて半導体デバイスの良否を判定する判定部とを備え、タイミング発生器は、パターン発生部が発生した、基準信号の周波数を変調させる変調部と、基準信号が入力され、基準信号を所定の時間遅延させた、タイミング信号を出力する可変遅延回路部と、可変遅延回路部の遅延量を測定する遅延量測定部とを有し、変調部は、２つの信号が入力され、２つの信号の周波数差に基づいた電圧値の位相差信号を出力する位相差比較器と、位相差信号に、所定の変調信号を重畳する重畳部と、変調信号が重畳された位相差信号が入力され、位相差信号の電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振器と、出力信号の周期を整数倍して、位相差比較器の第１の入力にフィードバックする分周器とを有し、基準信号は、位相差比較器の第２の入力に入力されることを特徴とする試験装置を提供する。
【００１８】
本発明の第３の形態においては、基準信号を所定の時間遅延させた、タイミング信号を発生するタイミング発生方法であって、所定の周波数の基準信号を発生する基準信号発生段階と、基準信号発生段階が発生した、基準信号の周波数を変調させる変調段階と、基準信号が入力され、基準信号を所定の時間遅延させた、タイミング信号を出力する遅延段階と、遅延段階における遅延量を測定する遅延量測定段階とを備え、変調段階は、位相差比較器に２つの信号を入力し、２つの信号の位相差に基づく電圧値の位相差信号を出力する位相差比較段階と、位相差信号に、所定の変調信号を重畳する重畳段階と、変調信号が重畳された位相差信号が入力され、位相差信号の電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振段階と、出力信号の周期を整数倍して、位相差比較器の第１の入力にフィードバックする分周段階と、基準信号を、位相差比較器の第２の入力に入力する段階とを有することを特徴とするタイミング発生方法を提供する。
【００１９】
第３の形態において、遅延量測定段階において測定した遅延量に基づいて、遅延段階における遅延量を制御する、制御段階を更に備えてもよい。また、遅延量測定段階は、タイミング信号を遅延段階における入力にフィードバックする信号帰還段階を有し、遅延量測定段階は、信号帰還段階が遅延段階に、タイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した発振信号の周波数に基づいて遅延段階の遅延量を算出してもよい。
【００２０】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００２１】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２２】
図３は、本発明に係るタイミング発生器２００の構成の一例を示す。タイミング発生器２００は、基準信号発生部１０、変調部３０、制御部１６、選択部１２、可変遅延回路部１４、遅延量測定部４０を備える。
【００２３】
基準信号発生部１０は、所定の周波数の基準信号を発生する。当該基準信号は、変調部３０を介して選択部１２及び制御部１６に入力される。変調部３０は、基準信号発生部１０が発生した基準信号の周波数を変調させる。変調部３０は、当該基準信号の周波数を所定の時間連続して変調させることが好ましい。変調部３０は、周波数を変調させた基準信号を、制御部１６及び選択部１２に供給する。また、タイミング発生器２００が例えば半導体試験装置に用いられる場合、基準信号発生部１０は、変調部３０を介して、可変遅延回路部１４を含む他の回路（図示せず）に基準信号を供給してもよい。例えば、タイミング発生器１００が半導体試験装置に用いられる場合、基準信号発生部１０は、半導体試験装置の他の装置にも、周波数を変調させた基準信号を供給する。選択部１２は、供給された基準信号と波形整形回路３２が出力する信号のいずれかを選択して、可変遅延回路１４に供給する。制御部１６は、供給された基準信号に基づくタイミングで、可変遅延回路１４の遅延量を制御する。可変遅延回路部１４は、供給された基準信号を所定の時間遅延させた、タイミング信号を出力する。また、制御部１６は、可変遅延回路部１４が、受け取った信号に対し、所定の遅延量を生成するように制御する。
【００２４】
遅延量測定部４０は、可変遅延回路部１４が生成する遅延量を測定する。遅延量測定部４０は、周波数カウンタ１８と、信号帰還部５０を有する。信号帰還部５０は、波形整形回路３２を有する。遅延量測定部４０が、可変遅延回路部１４の遅延量を測定する場合、測定部１２は経路Ｂを選択し、可変遅延回路部１４と、信号帰還部５０によりループを形成する。信号帰還部５０には、スタートパルスが入力される。スタートパルスは、例えば、１つのパルスを有する信号である。信号帰還部５０に入力されたスタートパルスは、波形整形回路及び選択部１２を介して可変遅延回路部１４に入力される。可変遅延回路部１４は、入力されたスタートパルスを所定の時間遅延させて、信号帰還部５０に出力する。出力されたスタートパルスは、信号帰還部５０及び選択部１２を介して可変遅延回路部１４の入力にフィードバックされる。このフィードバックを繰り返すことにより、可変遅延回路部１４及び信号帰還部５０を有するループを周回する発振信号が生成される。
【００２５】
周波数カウンタ１８は、可変遅延回路部１４及び信号帰還部５０を有するループにおける発振信号の所定の時間内の周回数をカウントする。測定した当該発振信号の周回数に基づいて、可変遅延回路部１４の遅延量を算出する。本発明によるタイミング発生器２００は、当該基準信号の周波数を変調することにより、当該基準信号によるノイズの影響を蓄積することを防ぐことができるため、当該基準信号の周波数を変調することにより、可変遅延回路部１４が生成する遅延量を精度良く算出することが可能である。当該発振信号全体として、当該基準信号によるノイズの影響を除去することができる。以下、基準信号の周波数を変調した場合の、当該発振信号の周期について例を挙げて説明する。
【００２６】
図４は、基準信号の周波数を変調した場合の、発振信号の周期の一例についての説明図である。図４（ａ）は、基準信号発生部１０が、変調部３０を介して供給する基準信号を示す。基準信号発生部１０は、周期Ｔ４の矩形波信号を発生し、変調部３０は、基準信号発生部１０が発生した矩形波信号の周波数を変調して出力する。本実施例において、基準信号発生部１０が発生する基準信号の周期は、Ｔ４から任意の微小時間を増減した周期とする。
【００２７】
図４（ｂ）は、基準信号によるノイズの一例を示す。ノイズの周期は、基準信号の周期と同一である。図４（ｃ）は、ノイズの影響を無視した場合における、スタートパルスによる発振信号を示す。矩形波４４ｃは、スタートパルスによる矩形波である。一例として、矩形波４４ｃと基準信号の矩形波の１つが同期しているものとする。図４（ｃ）に示される発振信号の周期は、可変遅延回路部１４の遅延量Ｔ５とほぼ等しい。
【００２８】
図４（ｄ）は、図４（ｃ）に示した発振信号に、図４（ｂ）に示したノイズが重畳された信号を示す。矩形波４４ｄは、可変遅延回路部１４により遅延され、矩形波４６ｄとなる。矩形波４４ｄと矩形波４６ｄとの周期は、ノイズの影響により、遅延量Ｔ５から、基準信号の周期Ｔ４にわずかにシフトした値となる。矩形波４６ｄは、波形整形回路３２により整形され図４（ｅ）に示すような矩形波４６ｅとなる。図４（ｅ）は、図４（ｄ）に示した信号を整形した信号を示す。矩形波４６ｅは、可変遅延回路部１４により遅延され、矩形波４８ｄとなる。本発明によるタイミング発生器２００は、基準信号の周波数を変調しているので、矩形波４８ｄのタイミングと、基準信号によるノイズのタイミングとをずらすことができる。そのため、矩形波４６ｄと矩形波４８ｄとの周期は、基準信号によるノイズの影響を受けず、可変遅延回路部１４における遅延量Ｔ５と同一となる。また、矩形波４８ｄ以降についても同様である。つまり、ある矩形波において、ノイズの影響を受け、周期がＴ５と異なる値をとっても、次の矩形波では、ノイズの影響を受けず、周期は可変遅延回路部１４の遅延量Ｔ５と等しい値となる。また、複数の矩形波において、ノイズの影響を受け、その間周期がＴ５と異なる値をとる場合であっても、ノイズの周期を変調するので、発振信号に影響を与えないタイミングでノイズが発生し、発振信号の周期は可変遅延回路部１４の遅延量Ｔ５に修正される。よって発振信号全体の周期は、可変遅延回路部１４の遅延量Ｔ５と等しい周期となる。
【００２９】
従来のタイミング発生器においては、基準信号の周期が一定であったため、基準信号の周期と、可変遅延回路部１４の遅延量とが近い値である場合、一旦発振信号がノイズの影響をうけると、発振信号の周期は、基準信号の周期に吸い込まれてしまう。図３及び図４に関連して説明した、タイミング発生器２００では、基準信号の周期を変調し、基準信号によるノイズの周期を変調させることにより、当該ノイズが発振信号に影響を与えるタイミングを変えている。当該ノイズが発振信号に影響を与えるタイミングを変えることにより、発振信号の周期が、基準信号の周期に吸い込まれることを防ぐことが可能となる。
【００３０】
本例においては、基準信号発生部１０が発生する基準信号によるノイズについて説明したが、他の例においては、タイミング発生器２００は、他の原因によるノイズについて周波数を変調させる変調部を備えていてもよい。
【００３１】
図５は、変調部３０の構成の一例を示す。変調部３０は、分周器３２、分周器３４、位相比較器３６、増幅器３８、重畳部４０及び、電圧制御可変周波数発振器４２を有する。
【００３２】
分周期４４は、基準信号発生部１０（図３参照）から基準信号が入力され、入力された基準信号の周波数を１／Ｍ倍（Ｍは自然数）した信号を位相比較器３６に供給する。位相比較器３６は、２つの信号が入力され、２つの信号の位相差に基づいた電圧値の位相差信号を出力する。増幅器３８は、位相差比較器３６から出力された位相差信号を受け取り、所定の割合で増幅した信号を重畳部４０に供給する。重畳部４０は、増幅器３８から受け取った信号に、所定の変調信号を重畳して、電圧制御可変周波数発振器４２に供給する。重畳部４０は、所定の時間連続して電圧値が変化する変調信号を位相差信号に重畳することが好ましい。電圧制御可変周波数発振器４２は、重畳部４０から受け取った信号の電圧値に基づく周波数を有する出力信号を出力する。分周期３４は、電圧制御可変周波数発振器４２が出力した出力信号を受け取り、出力信号の周波数を１／Ｎ倍（Ｎは自然数）した信号を位相差比較器３６の入力にフィードバックする。
【００３３】
本例において説明した変調部３０によれば、入力される基準信号の周波数を変調した信号を出力することができる。重畳部４０において重畳される変調信号は、例えば、正弦波、ホワイトノイズ等であってよい。変調部３０から出力される出力信号の周波数は、変調部３０に入力される基準信号の周波数を、Ｎ／Ｍ倍した周波数を基準として、微小な周波数範囲で変調する。変調部３０から出力される信号は、タイミング発生器２００以外の装置にも供給されるので、変調部３０が出力する信号が変調される周波数範囲は、タイミング発生器２００以外の装置の動作に影響を与えない範囲であることが好ましい。例えば、変調部３０が信号の周波数を変調する周波数範囲に対応する周期は、数ピコ秒から数十ピコ秒であってよい。本発明によるタイミング発生器によれば、信号の周波数を数ピコ秒から数十ピコ秒程度変調させることで、タイミング発生器２００以外の装置の動作にほとんど影響させずに、図１及び図２に関連して説明した吸い込み現象を防ぐことが可能である。また、変調部３０は、遅延量測定部４０が、可変遅延回路部１４の遅延量を測定する場合のみ、基準信号の周波数を変調してもよい。
【００３４】
図６は、半導体デバイスの良否を判定する半導体試験装置３００の構成の一例を示す。半導体試験装置３００は、パターン発生器６０、波形整形器６２、信号入出力部６６、判定部６８及び、タイミング発生器２００を備える。パターン発生器６０は、所定の周波数の基準信号及び、半導体デバイス６４を試験する試験信号を発生する。パターン発生器６０は、所定の周波数の基準信号をタイミング発生器２００に供給し、試験信号を波形整形器６２に供給する。タイミング発生器２００は、図３から図５に関連して説明したタイミング発生器２００と、同一又は同様の機能及び構成を有してよい。この場合、図３から図５に関連して説明したタイミング発生器２００の基準信号発生部１０は、パターン発生器６０から受け取った基準信号を、そのまま変調部３０に供給する。
【００３５】
タイミング発生器２００は、受け取った基準信号を所定の時間遅延させたタイミング信号を波形整形器６２、信号入出力部６６及び、判定部６８に供給する。波形整形器６２、信号入出力部６６、判定部６８に供給されるタイミング信号は、それぞれ別のタイミング信号であってよい。波形整形器６２は、受け取った試験信号を整形し、受け取ったタイミング信号に基づくタイミングで、信号入出力部６６に供給する。信号入出力部６６は、波形整形器６２から受け取った試験信号を、受け取ったタイミング信号に基づくタイミングで半導体デバイス６４に入力する。また、信号入出力部６６は、半導体デバイス６４が、入力された試験信号に基づいて出力する信号を受け取り、判定部６８に入力する。判定部６８は、信号入出力部６６から受け取った信号に基づいて半導体デバイス６４の良否を判定する。判定部６８は、パターン発生器６０が発生する試験信号に基づく期待値と、信号入出力部６６から受け取る信号とを比較し、半導体デバイス６４の良否を判定してよい。また、パターン発生器６０は、発生する試験信号に基づく期待値を判定部６８に供給してよい。
【００３６】
本例において説明した半導体試験装置３００によれば、精度のよいタイミング信号を発生でき、当該タイミング信号に基づいて半導体デバイス６４の試験を行うので、精度のよい試験を行うことが可能となる。
【００３７】
図７は、本発明にかかるタイミング発生方法のフローチャートを示す。本タイミング発生方法は、基準信号を所定の時間遅延させた、タイミング信号を発生する。基準信号発生段階は、所定の周波数の基準信号を発生する（Ｓ１００）。基準信号は、図３から図５に関連して説明した基準信号発生部１０を用いて発生されてよい。遅延段階は、基準信号が入力され、基準信号を所定の時間遅延させたタイミング信号を出力する（Ｓ１０２）。基準信号は、図３から図５に関連して説明した可変遅延回路部１４を用いて所定の時間遅延されてよい。
【００３８】
遅延量測定段階は、遅延段階における遅延量を測定する（Ｓ１０４）。遅延段階における遅延量は、図３から図５に関連して説明した遅延量測定部４０を用いて測定されてよい。制御段階は、遅延量測定段階において測定した遅延量に基づいて、遅延段階における遅延量を制御する（Ｓ１０６）。遅延段階における遅延量は、図３から図５に関連して説明した制御部１６を用いて制御されてよい。
【００３９】
また、遅延量測定段階は、タイミング信号を遅延段階における入力にフィードバックする信号帰還段階を有してもよい。遅延量測定段階は、信号帰還段階が遅延段階にタイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した発振信号の周波数に基づいて遅延段階の遅延量を算出する。タイミング信号は、図３から図５に関連して説明した信号帰還部５０を用いて遅延段階にフィードバックされてよい。
【００４０】
以上説明したタイミング発生方法によれば、図３から図５に関連して説明したタイミング発生器と同様に、遅延段階における基準信号の遅延量を精度よく測定することが可能となり、遅延段階における遅延量を精度よく制御することが可能となる。
【００４１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４２】
【発明の効果】
上記説明から明らかなように、発生するタイミング信号のタイミングを精度よく制御することが可能となる。また、半導体試験装置３００においては、タイミング信号のタイミングを精度よく制御することができるので、半導体デバイスの良否を精度よく判定することが可能となる。
【図面の簡単な説明】
【図１】 従来のタイミング発生器１００の構成を示す。
【図２】 従来のタイミング発生器１００における、吸い込み現象を説明する。（ａ）は、基準信号の一例を示す。（ｂ）は、ノイズの一例を示す。（ｃ）は、ノイズの影響を無視した発振信号の一例を示す。（ｄ）は、ノイズの影響を受けた発振信号の一例を示す。（ｅ）は、整形された発振信号の一例を示す。
【図３】 本発明におけるタイミング発生器２００の構成の一例を示す。
【図４】 タイミング発生器２００が発生する発振信号の周期の一例を示す。（ａ）は、基準信号の一例を示す。（ｂ）は、ノイズの一例を示す。（ｃ）は、ノイズの影響を無視した発振信号の一例を示す。（ｄ）は、ノイズの影響を受けた発振信号の一例を示す。（ｅ）は、整形された発振信号の一例を示す。
【図５】 変調部３０の構成の一例を示す。
【図６】 本発明における半導体試験装置３００の構成の一例を示す。
【図７】 本発明におけるタイミング発生方法のフローチャートを示す。
【符号の説明】
１０・・・基準信号発生部、１２・・・選択部
１４・・・可変遅延回路部、１６・・・制御部
１８・・・周波数カウンタ、３２・・・波形整形回路
３４・・・分周期、３６・・・位相比較器
３８・・・増幅器、４０・・・遅延量測定部
４２・・・電圧制御可変周波数発振器、４４・・・分周期
５０・・・信号帰還部、６０・・・パターン発生器
６２・・・波形整形器、６４・・・半導体デバイス
６６・・・信号入出力部、６８・・・判定部
１００・・・タイミング発生器、２００・・・タイミング発生器
３００・・・半導体試験装置
Claims (10)
- 基準信号を所定の時間遅延させた、タイミング信号を発生するタイミング発生器であって、
所定の周波数の前記基準信号を発生する基準信号発生部と、
前記基準信号発生部が発生した、前記基準信号の周波数を変調させる変調部と、
前記基準信号が入力され、前記基準信号を所定の時間遅延させた、前記タイミング信号を出力する可変遅延回路部と、
前記可変遅延回路部の遅延量を測定する遅延量測定部と
を備え、
前記変調部は、
２つの信号が入力され、前記２つの信号の位相差に基づく電圧値の位相差信号を出力する位相差比較器と、
前記位相差信号に、所定の変調信号を重畳する重畳部と、
前記変調信号が重畳された前記位相差信号が入力され、前記位相差信号の前記電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振器と、
前記出力信号の周期を整数倍して、前記位相差比較器の第１の入力にフィードバックする分周器とを有し、
前記基準信号は、前記位相差比較器の第２の入力に入力されるタイミング発生器。 - 前記基準信号発生部は、前記可変遅延回路部を含む他の回路に、前記基準信号を供給することを特徴とする請求項１に記載のタイミング発生器。
- 前記変調部は、前記基準信号の周波数を、所定の時間連続して変調させることを特徴とする請求項１又は２に記載のタイミング発生器。
- 前記遅延量測定部が測定した前記遅延量に基づいて、前記可変遅延回路部の遅延量を制御する制御部を更に備えることを特徴とする請求項１から３のいずれかに記載のタイミング発生器。
- 前記遅延量測定部は、
前記タイミング信号を前記可変遅延回路部の入力にフィードバックする信号帰還部を有し、
前記遅延量測定部は、前記信号帰還部が前記可変遅延回路部に、前記タイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した前記発振信号の周波数に基づいて前記可変遅延回路部の遅延量を算出することを特徴とする請求項１から４のいずれかに記載のタイミング発生器。 - 前記重畳部は、所定の時間連続して電圧値が変化する前記変調信号を前記位相差信号に重畳することを特徴とする請求項１に記載のタイミング発生器。
- 半導体デバイスを試験する試験装置であって、
所定の周波数の基準信号及び、前記半導体デバイスを試験する試験信号を発生するパターン発生部と、
前記基準信号が入力され、前記基準信号を所定の時間遅延させたタイミング信号を出力するタイミング発生器と、
前記試験信号及び前記タイミング信号が入力され、前記試験信号を前記タイミング信号に基づいて遅延させた整形信号を前記半導体デバイスに供給する波形整形器と、
前記整形信号に基づく前記半導体デバイスからの出力信号を受け取り、前記出力信号に基づいて前記半導体デバイスの良否を判定する判定部と
を備え、
前記タイミング発生器は、前記パターン発生部が発生した、前記基準信号の周波数を変調させる変調部と、
前記基準信号が入力され、前記基準信号を所定の時間遅延させた、前記タイミング信号を出力する可変遅延回路部と、
前記可変遅延回路部の遅延量を測定する遅延量測定部と
を有し、
前記変調部は、
２つの信号が入力され、前記２つの信号の位相差に基づく電圧値の位相差信号を出力する位相差比較器と、
前記位相差信号に、所定の変調信号を重畳する重畳部と、
前記変調信号が重畳された前記位相差信号が入力され、前記位相差信号の前記電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振器と、
前記出力信号の周期を整数倍して、前記位相差比較器の第１の入力にフィードバックする分周器とを有し、
前記基準信号は、前記位相差比較器の第２の入力に入力される試験装置。 - 基準信号を所定の時間遅延させた、タイミング信号を発生するタイミング発生方法であって、
所定の周波数の前記基準信号を発生する基準信号発生段階と、
前記基準信号発生段階が発生した、前記基準信号の周波数を変調させる変調段階と、
前記基準信号が入力され、前記基準信号を所定の時間遅延させた、前記タイミング信号を出力する遅延段階と、
前記遅延段階における遅延量を測定する遅延量測定段階と
を備え、
前記変調段階は、
位相差比較器に２つの信号を入力し、前記２つの信号の位相差に基づく電圧値の位相差信号を出力する位相差比較段階と、
前記位相差信号に、所定の変調信号を重畳する重畳段階と、
前記変調信号が重畳された前記位相差信号が入力され、前記位相差信号の前記電圧値に比例して周波数が増減する出力信号を出力する電圧制御可変周波数発振段階と、
前記出力信号の周期を整数倍して、前記位相差比較器の第１の入力にフィードバックする分周段階と、
前記基準信号を、前記位相差比較器の第２の入力に入力する段階と
を有する
ことを特徴とするタイミング発生方法。 - 前記遅延量測定段階において測定した前記遅延量に基づいて、前記遅延段階における遅延量を制御する、制御段階を更に備えることを特徴とする請求項８に記載のタイミング発生方法。
- 前記遅延量測定段階は、
前記タイミング信号を前記遅延段階における入力にフィードバックする信号帰還段階を有し、
前記遅延量測定段階は、前記信号帰還段階が前記遅延段階に、前記タイミング信号をフィードバックすることによって発振する発振信号の周波数を測定し、測定した前記発振信号の周波数に基づいて前記遅延段階の遅延量を算出することを特徴とする請求項８又は９に記載のタイミング発生方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001326500A JP3869699B2 (ja) | 2001-10-24 | 2001-10-24 | タイミング発生器、半導体試験装置、及びタイミング発生方法 |
| PCT/JP2002/011053 WO2003036314A1 (fr) | 2001-10-24 | 2002-10-24 | Generateur de synchronisation et procede associe, dispositif de test de semiconducteur |
| DE10297363T DE10297363T5 (de) | 2001-10-24 | 2002-10-24 | Zeitgenerator, Halbleiter-Prüfvorrichtung und Zeiterzeugungsverfahren |
| KR1020047005507A KR100943938B1 (ko) | 2001-10-24 | 2002-10-24 | 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법 |
| US10/828,671 US6940330B2 (en) | 2001-10-24 | 2004-04-21 | Timing generator, semiconductor test apparatus, and timing generating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001326500A JP3869699B2 (ja) | 2001-10-24 | 2001-10-24 | タイミング発生器、半導体試験装置、及びタイミング発生方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006249338A Division JP4543024B2 (ja) | 2006-09-14 | 2006-09-14 | タイミング発生器、試験装置、及びタイミング発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003130927A JP2003130927A (ja) | 2003-05-08 |
| JP3869699B2 true JP3869699B2 (ja) | 2007-01-17 |
Family
ID=19142868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001326500A Expired - Fee Related JP3869699B2 (ja) | 2001-10-24 | 2001-10-24 | タイミング発生器、半導体試験装置、及びタイミング発生方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6940330B2 (ja) |
| JP (1) | JP3869699B2 (ja) |
| KR (1) | KR100943938B1 (ja) |
| DE (1) | DE10297363T5 (ja) |
| WO (1) | WO2003036314A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4729251B2 (ja) * | 2003-11-28 | 2011-07-20 | 株式会社アドバンテスト | 高周波遅延回路、及び試験装置 |
| KR100666492B1 (ko) | 2005-08-11 | 2007-01-09 | 삼성전자주식회사 | 타이밍 생성기 및 그 동작 방법 |
| US8327204B2 (en) * | 2005-10-27 | 2012-12-04 | Dft Microsystems, Inc. | High-speed transceiver tester incorporating jitter injection |
| US7434121B2 (en) * | 2006-05-30 | 2008-10-07 | Infineon Technologies Flash Gmbh & Co. Kg | Integrated memory device and method for its testing and manufacture |
| US7681091B2 (en) * | 2006-07-14 | 2010-03-16 | Dft Microsystems, Inc. | Signal integrity measurement systems and methods using a predominantly digital time-base generator |
| US7813297B2 (en) * | 2006-07-14 | 2010-10-12 | Dft Microsystems, Inc. | High-speed signal testing system having oscilloscope functionality |
| US7475310B2 (en) * | 2006-08-09 | 2009-01-06 | Advantest Corporation | Signal output circuit, and test apparatus |
| US7855611B2 (en) * | 2006-11-15 | 2010-12-21 | Qualcomm Incorporated | Delay line calibration |
| US7716001B2 (en) * | 2006-11-15 | 2010-05-11 | Qualcomm Incorporated | Delay line calibration |
| US20080192814A1 (en) * | 2007-02-09 | 2008-08-14 | Dft Microsystems, Inc. | System and Method for Physical-Layer Testing of High-Speed Serial Links in their Mission Environments |
| JP2008294782A (ja) * | 2007-05-25 | 2008-12-04 | Yokogawa Electric Corp | 可変遅延回路および半導体テスト装置 |
| US7917319B2 (en) * | 2008-02-06 | 2011-03-29 | Dft Microsystems Inc. | Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits |
| JP2010271091A (ja) * | 2009-05-20 | 2010-12-02 | Seiko Epson Corp | 周波数測定装置 |
| JP5440999B2 (ja) | 2009-05-22 | 2014-03-12 | セイコーエプソン株式会社 | 周波数測定装置 |
| JP5517033B2 (ja) | 2009-05-22 | 2014-06-11 | セイコーエプソン株式会社 | 周波数測定装置 |
| JP5582447B2 (ja) | 2009-08-27 | 2014-09-03 | セイコーエプソン株式会社 | 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス |
| JP5815918B2 (ja) | 2009-10-06 | 2015-11-17 | セイコーエプソン株式会社 | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
| JP5876975B2 (ja) | 2009-10-08 | 2016-03-02 | セイコーエプソン株式会社 | 周波数測定装置及び周波数測定装置における変速分周信号の生成方法 |
| JP5883558B2 (ja) | 2010-08-31 | 2016-03-15 | セイコーエプソン株式会社 | 周波数測定装置及び電子機器 |
| US10411719B1 (en) * | 2018-06-05 | 2019-09-10 | Western Digital Technologies, Inc. | Direct measurement delay calibration method and apparatus |
| CN112711295B (zh) * | 2019-10-25 | 2024-09-03 | 瑞昱半导体股份有限公司 | 时序产生器、时序产生方法以及控制芯片 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590741Y2 (ja) | 1993-10-18 | 1999-02-17 | 株式会社アドバンテスト | 半導体試験装置用タイミング発生器 |
| JP3499051B2 (ja) * | 1995-06-22 | 2004-02-23 | 株式会社アドバンテスト | タイミング信号発生回路 |
| JP3406439B2 (ja) * | 1995-10-24 | 2003-05-12 | 株式会社アドバンテスト | 可変遅延回路の遅延時間測定装置 |
| JP3410269B2 (ja) * | 1995-12-21 | 2003-05-26 | 株式会社アドバンテスト | 遅延時間測定方法 |
| US5604468A (en) | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
| JP3893167B2 (ja) * | 1996-04-26 | 2007-03-14 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| JPH09304488A (ja) * | 1996-05-10 | 1997-11-28 | Advantest Corp | タイミング発生器の校正方法及び校正装置 |
| JP4251707B2 (ja) | 1999-04-02 | 2009-04-08 | 株式会社アドバンテスト | 半導体デバイス試験装置及び試験方法 |
| JP2002076855A (ja) | 2000-08-29 | 2002-03-15 | Advantest Corp | 遅延回路、試験装置、コンデンサ |
-
2001
- 2001-10-24 JP JP2001326500A patent/JP3869699B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-24 DE DE10297363T patent/DE10297363T5/de not_active Withdrawn
- 2002-10-24 KR KR1020047005507A patent/KR100943938B1/ko not_active IP Right Cessation
- 2002-10-24 WO PCT/JP2002/011053 patent/WO2003036314A1/ja active Application Filing
-
2004
- 2004-04-21 US US10/828,671 patent/US6940330B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040196052A1 (en) | 2004-10-07 |
| KR100943938B1 (ko) | 2010-02-24 |
| KR20040045832A (ko) | 2004-06-02 |
| WO2003036314A1 (fr) | 2003-05-01 |
| US6940330B2 (en) | 2005-09-06 |
| DE10297363T5 (de) | 2004-10-14 |
| JP2003130927A (ja) | 2003-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3869699B2 (ja) | タイミング発生器、半導体試験装置、及びタイミング発生方法 | |
| US7382146B2 (en) | Semiconductor testing apparatus | |
| JP3406439B2 (ja) | 可変遅延回路の遅延時間測定装置 | |
| KR100380573B1 (ko) | 지연 클록 생성 장치 및 지연 시간 측정 장치 | |
| KR100733184B1 (ko) | 타이밍 클록 교정 방법 | |
| JP5619353B2 (ja) | 位相調整を備えた測定装置、特にベクトル・ネットワーク・アナライザ | |
| JP4543024B2 (ja) | タイミング発生器、試験装置、及びタイミング発生方法 | |
| JP2002055124A (ja) | 波形測定装置 | |
| WO2004109309A1 (ja) | 試験装置 | |
| JP4109951B2 (ja) | マルチストローブ装置、試験装置、及び調整方法 | |
| JP2011154009A (ja) | 試験装置、測定装置および電子デバイス | |
| JP5008661B2 (ja) | キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法 | |
| JPWO2007105563A1 (ja) | 電子デバイス、試験装置、及び試験方法 | |
| JP2008028765A (ja) | キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 | |
| JP2009014363A (ja) | 半導体試験装置 | |
| JP5201991B2 (ja) | タイミング発生器、試験装置、及びタイミング発生方法 | |
| US20230134559A1 (en) | High-frequency power supply device and output control method therefor | |
| JP4412775B2 (ja) | 遅延信号生成装置およびその遅延量を調整する方法 | |
| JP2000230953A (ja) | ジッタ伝達特性測定装置 | |
| JPH10224213A (ja) | Ｐｌｌ回路を使用したジッタ発生装置 | |
| JP5595296B2 (ja) | 信号発生装置および試験装置 | |
| JP2001133206A (ja) | 同期整流器 | |
| JP2008092529A (ja) | 変調回路、信号発生器、試験装置、及び半導体チップ | |
| JPH03186010A (ja) | 遅延回路の校正方法および装置 | |
| JP2009077018A (ja) | ジッタ検出回路及びジッタ検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |