JP5201991B2 - タイミング発生器、試験装置、及びタイミング発生方法 - Google Patents

タイミング発生器、試験装置、及びタイミング発生方法 Download PDF

Info

Publication number
JP5201991B2
JP5201991B2 JP2007534325A JP2007534325A JP5201991B2 JP 5201991 B2 JP5201991 B2 JP 5201991B2 JP 2007534325 A JP2007534325 A JP 2007534325A JP 2007534325 A JP2007534325 A JP 2007534325A JP 5201991 B2 JP5201991 B2 JP 5201991B2
Authority
JP
Japan
Prior art keywords
phase
voltage
signal
timing
periodic signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007534325A
Other languages
English (en)
Other versions
JPWO2007029513A1 (ja
Inventor
直樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2007029513A1 publication Critical patent/JPWO2007029513A1/ja
Application granted granted Critical
Publication of JP5201991B2 publication Critical patent/JP5201991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、所望のタイミングのストローブ信号を生成するタイミング発生器及びタイミング発生方法、及び被試験デバイスを試験する試験装置に関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
US 11/223,892 出願日 2005年9月9日
従来、所望の位相のクロック信号を生成する方法として、PLL(Phase Lock Loop)を用いた方法が知られている。当該方法は、PLLの電圧制御発振器に供給する制御電圧に、所望の電圧を重畳することにより、クロック信号の位相を、当該重畳電圧に応じてシフトさせる方法である。
しかし、電圧制御発振器を用いてクロック信号の位相をシフトさせたとき、設定したシフト量と、実際のシフト量との間に誤差が生じる場合がある。このため従来は、電圧制御発振器の制御電圧に重畳する電圧と、実際のシフト量との関係を予め測定することでイニシャライズを行っている。
例えば、2種類の電圧を、電圧制御発振器の制御電圧に重畳し、それぞれの重畳電圧に対する位相シフト量を検出することにより、重畳電圧と位相シフト量との関係を測定することができる。この場合、位相シフト量を正確に検出する必要がある。しかし、位相シフト量を正確に検出する場合、例えばループ回路を用いて測定する必要がある。このため、ループ回路における遅延等により、測定誤差が生じてしまう。
このため本発明は、上述した課題を解決することのできるタイミング発生器、試験装置、及びタイミング発生方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、第1周期信号に対し、所望の位相差を有する第2周期信号を出力するタイミング発生器であって、与えられる制御電圧に応じた周波数の発振信号を、第2周期信号として出力する電圧制御発振部と、第2周期信号が第1周期信号に対して有するべき位相差に応じた重畳電圧を、制御電圧に重畳して電圧制御発振部に供給するタイミング制御部とを備え、タイミング制御部は、重畳電圧の変化に対する、電圧制御発振部が出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ部と、第2周期信号が有するべき所望の位相差に応じたタイミングシフト量と、タイミングシフトゲインとに基づいて、重畳電圧を生成する電圧生成部とを有し、イニシャライズ部は、第1周期信号及び第2周期信号の少なくとも一方の位相を他方の位相に対してシフトさせ、第1周期信号の位相と第2周期信号の位相とを一致させる第1位相調整手段と、第1位相調整手段による位相シフト量を保持した状態で、電圧生成部が電圧制御発振部に供給する重畳電圧を順次変化させ、第1周期信号の位相と第2周期信号の位相とが再度一致したときの重畳電圧の変化量を検出する第2位相調整手段と、第2位相調整手段が検出した重畳電圧の変化量、及び重畳電圧を変化させたことによる、第2周期信号の第1周期信号に対する位相の変化量に基づいて、タイミングシフトゲインを算出するゲイン算出部とを含むタイミング発生器を提供する。
第2位相調整手段は、第2周期信号の位相が、1周期信号の周期の所定の整数倍の変化量を含む範囲で変化するように、電圧生成部が生成する重畳電圧を順次変化させてよい。第2位相調整手段は、第1周期信号の周期の所定の整数倍の変化量の前後のそれぞれにおいて、第1周期信号の1周期未満の範囲で、第2周期信号の位相が変化するように、重畳電圧を順次変化させ、ゲイン算出部は、第1周期信号の周期の所定の整数倍のシフト量を、重畳電圧の変化量で除算することにより、タイミングシフトゲインを算出してよい。
電圧制御発振部が線形に動作する重畳電圧の範囲を示す情報を予め格納する範囲格納部を更に備え、電圧生成部は、第1位相調整手段が第1周期信号の位相と第2周期信号との位相を一致させる場合に、範囲格納部が格納した重畳電圧の範囲において、略下限の重畳電圧を予め生成し、第1位相調整手段は、略下限の重畳電圧を制御電圧に重畳した状態で、第2周期信号の位相を更に変化させ、第1周期信号の位相と、第2周期信号の位相とを一致させてよい。
ゲイン算出部は、第1周期信号の周期の理論値を予め格納し、第1周期信号の周期の理論値を、所定の整数倍した値を、重畳電圧の変化量で除算することにより、タイミングシフトゲインを算出してよい。
本発明の第2の形態においては、被試験デバイスを試験する試験装置であって、与えられるタイミング信号に応じて、被試験デバイスに試験パターンを供給するパターン発生器と、試験パターンに応じて被試験デバイスが出力する出力信号の信号値を、与えられるストローブ信号のタイミングで検出する信号検出器と、タイミング信号及びストローブ信号を生成し、パターン発生器及び信号検出器に供給するタイミング発生器と、信号検出器が検出した信号値に基づいて、被試験デバイスの良否を判定する判定器とを備え、タイミング発生器は、与えられる制御電圧に応じた周波数の発振信号を、タイミング信号として出力する第1電圧制御発振部と、与えられる制御電圧に応じた周波数の発振信号を、ストローブ信号として出力する第2電圧制御発振部と、ストローブ信号とタイミング信号とが有するべき位相差に応じた重畳電圧を、制御電圧に重畳して第1電圧制御発振部又は第2電圧制御発振部に供給するタイミング制御部とを有し、タイミング制御部は、重畳電圧の変化に対する、第1電圧制御発振部又は第2電圧制御発振部が出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ部と、ストローブ信号とタイミング信号とが有するべき位相差に応じたタイミングシフト量と、タイミングシフトゲインとに基づいて、重畳電圧を生成する電圧生成部とを有し、イニシャライズ部は、タイミング信号及びストローブ信号の少なくとも一方の位相を他方の位相に対してシフトさせ、タイミング信号の位相とストローブ信号の位相とを一致させる第1位相調整手段と、第1位相調整手段による位相シフト量を保持した状態で、電圧生成部が電圧制御発振部に供給する重畳電圧を順次変化させ、第1周期信号の位相と第2周期信号の位相とが再度一致したときの重畳電圧の変化量を検出する第2位相調整手段と、第2位相調整手段が検出した重畳電圧の変化量、及び重畳電圧を変化させたことによる、第2周期信号の第1周期信号に対する位相の変化量に基づいて、タイミングシフトゲインを算出するゲイン算出部とを含む試験装置を提供する。
本発明の第3の形態においては、第1周期信号に対し、所望の位相差を有する第2周期信号を生成するタイミング発生方法であって、与えられる制御電圧に応じた周波数の発振信号を、第2周期信号として出力する電圧制御発振段階と、第2周期信号が第1周期信号に対して有するべき位相差に応じた重畳電圧を、制御電圧に重畳して電圧制御発振段階に供給するタイミング制御段階とを備え、タイミング制御段階は、重畳電圧の変化に対する、電圧制御発振段階において出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ段階と、第2周期信号が有するべき所望の位相差に応じたタイミングシフト量と、タイミングシフトゲインとに基づいて、重畳電圧を生成する電圧生成段階とを有し、イニシャライズ段階は、第1周期信号及び第2周期信号の少なくとも一方の位相を他方の位相に対してシフトさせ、第1周期信号の位相と第2周期信号の位相とを一致させる第1位相調整段階と、第1位相調整段階における位相シフト量を保持した状態で、電圧生成段階において電圧制御発振段階に供給する重畳電圧を順次変化させ、第1周期信号の位相と第2周期信号の位相とが再度一致したときの重畳電圧の変化量を検出する第2位相調整段階と、第2位相調整段階において検出した重畳電圧の変化量、及び重畳電圧を変化させたことによる、第2周期信号の第1周期信号に対する位相の変化量に基づいて、タイミングシフトゲインを算出するゲイン算出段階とを含むタイミング発生方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る試験装置100の構成の一例を示す図である。 試験装置100の詳細な構成の一例を示す図である。 タイミング制御部40の構成の一例を示す図である。 重畳電圧と、ストローブ信号の位相シフト量との関係の一例を示す図である。 イニシャライズ部56の動作の一例を示すタイミングチャートである。 本発明の実施形態に係るタイミング発生方法の一例を示すフローチャートである。
符号の説明
10・・・パターン発生器、11・・・パターンジェネレータ、12・・・信号検出器、13・・・波形成形器、14・・・判定器、20・・・タイミング発生器、21・・・PLL回路、22・・・位相比較部、24・・・重畳部、26・・・ローパスフィルタ、28・・・電圧制御発振部、30・・・分周器、40・・・タイミング制御部、46・・・位相調整部、48・・・ゲイン算出部、50・・・電圧生成部、54・・・範囲格納部、56・・・イニシャライズ部、100・・・試験装置、200・・・被試験デバイス
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、半導体回路等の被試験デバイスを試験する装置であって、パターン発生器10、信号検出器12、判定器14、及びタイミング発生器20を備える。
パターン発生器10は、与えられるタイミング信号に応じて、被試験デバイス200を試験する試験パターンを生成し、被試験デバイス200に供給する。信号検出器12は、試験パターンに応じて被試験デバイス200が出力する出力信号の信号値を、与えられるストローブ信号のタイミングで検出する。例えば信号検出器12は、被試験デバイス200のピン毎に設けられるコンパレータであってよい。
タイミング発生器20は、所望のタイミングのタイミング信号及びストローブ信号を出力する。本例においては、タイミング発生器20は、パターン発生器10が生成する試験パターンの出力タイミング、周期等を規定するタイミング信号を生成する。また、タイミング発生器20は、信号検出器12に出力信号の信号値を検出させるべきタイミングに応じて、ストローブ信号を出力する。
判定器14は、信号検出器12が検出した出力信号の信号値に基づいて、被試験デバイス200の良否を判定する。例えば、判定器14は、パターン発生器10が試験パターンに基づいて生成する期待値パターンと、信号検出器12が検出した信号値とを比較することにより、被試験デバイス200の良否を判定する。
図2は、試験装置100の詳細な構成の一例を示す図である。本例において、パターン発生器10は、パターンジェネレータ11及び波形成形器13を有する。また、タイミング発生器20は、第1PLL回路21−1、第2PLL回路21−2、及びタイミング制御部40を有する。第1PLL回路21−1は、与えられる基準クロックを基準として、所望の周波数のタイミング信号を生成する。また、第2PLL回路21−2は、当該基準クロックを基準として、所望の周波数のストローブ信号を生成する。第1PLL回路21−1及び第2PLL回路21−2は同一の構成を有するので、本例においては、第2PLL回路21−2の構成を説明する。第2PLL回路21−2は、位相比較部22、重畳部24、ローパスフィルタ26、電圧制御発振部28、及び分周器30を備える。
位相比較部22、ローパスフィルタ26、電圧制御発振部28、及び分周器30は、いわゆるPLL(Phase Lock Loop)を構成する。電圧制御発振部28は、与えられる制御電圧に応じた周波数の発振信号を、ストローブ信号として出力する。位相比較部22は、分周器30を介して受け取ったストローブ信号の位相と、与えられる基準クロックの位相とを比較し、位相差に応じた制御電圧を出力する。
ここで、基準クロックは、周期の変動しないクロックである。例えば基準クロックは、試験装置100の各構成要素を動作させるべく、各構成要素に分配されるクロックであってよい。また、基準クロックは、タイミング発生器20が有するPLLとは異なる回路により生成される。
タイミング制御部40は、タイミング信号及びストローブ信号を出力するべき所望のタイミングに応じた重畳電圧を、第1PLL回路21−1及び第2PLL回路21−2のそれぞれの位相比較部22が出力する制御電圧に重畳して電圧制御発振部28に供給する。本例においてタイミング制御部40は、当該重畳電圧を重畳部24に出力する。重畳部24は、位相比較部22と電圧制御発振部28との間に設けられ、位相比較部22が出力する制御電圧に、タイミング制御部40が出力する重畳電圧を加算して、ローパスフィルタ26を介して電圧制御発振部28に供給する。このような構成により、電圧制御発振部28が出力するストローブ信号の位相を、重畳電圧に応じてシフトさせることができ、所望のタイミングでタイミング信号及びストローブ信号を出力することができる。
被試験デバイス200の試験を行う場合、タイミング信号及びストローブ信号は、所望の位相差を有して生成するべき場合がある。タイミング制御部40は、被試験デバイス200の試験を行う前に、重畳電圧の変化に対する、電圧制御発振部28が出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを予め測定する。そして、被試験デバイス200の試験を行う場合に、タイミング信号及びストローブ信号が有するべき位相差に応じた重畳電圧を、第1PLL回路21−1及び第2PLL回路21−2に供給する。
当該タイミングシフトゲインの測定は、パターン発生部10がタイミング信号に応じて出力するパターンを、信号検出器12においてストローブ信号に応じて検出することにより行う。この場合、信号検出器12における検出結果は、判定器14を介してタイミング制御部40に与えられてよい。
図3は、タイミング制御部40の構成の一例を示す図である。タイミング制御部40は、イニシャライズ部56、電圧生成部50、及び範囲格納部54を備える。イニシャライズ部56は、被試験デバイス200の試験を行う前に、重畳電圧の変化に対する、電圧制御発振部28が出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを予め測定する。つまり、イニシャライズ部56は、重畳電圧変化量−タイミングシフト量の特性の傾きを算出する。タイミングシフトゲインは、例えば2種類の重畳電圧を制御電圧に重畳して、それぞれの重畳電圧に対する発振信号の位相を検出し、発振信号の位相の変化量を、重畳電圧の変化量で割り算することにより、タイミングシフトゲインを算出することができる。
電圧生成部50は、電圧制御発振部28に供給される制御電圧に重畳する重畳電圧を生成する。例えば、被試験デバイス200を試験する場合に、電圧生成部50は、ストローブ信号を出力するべき所望のタイミングに応じたタイミングシフト量と、イニシャライズ部56が測定したタイミングシフトゲインとに基づいて、重畳電圧を生成する。例えば、電圧生成部50は、タイミングシフト量をタイミングシフトゲインで除算することにより、生成するべき重畳電圧の電圧値を算出する。本例において、当該タイミングシフト量は、タイミングデータとして与えられる。
イニシャライズ部56は、位相調整部46及びゲイン算出部48を有する。位相調整部46は、判定器14からの信号に基づいて、パターン信号(タイミング信号)の位相と、ストローブ信号の位相とを比較する。位相調整部46は、電圧生成部50が生成する重畳電圧を変化させ、パターン信号の位相とストローブ信号の位相とが一致するか否かを検出する。この場合、例えば判定器14には、期待値としてHレベル又はLレベルに固定された値が与えられ、判定結果が切り替わった場合に、パターン信号の位相とストローブ信号の位相とが一致したと判定してよい。
タイミングシフトゲインを測定する場合、まず、位相調整部46は、タイミング信号及びストローブ信号の少なくとも一方の位相を、他方の位相に対してシフトさせ、タイミング信号の位相とストローブ信号の位相とを一致させる。例えば、位相調整部46は、前述したように位相の一致が検出されるまで、第1PLL回路21−1又は第2PLL回路21−2に供給する重畳電圧を変化させることにより、パターン信号の位相とストローブ信号の位相とを一致させる。
このとき、電圧生成部50は、予め定められた範囲で重畳電圧を生成してよい。例えば、電圧生成部50は、電圧制御発振部28が線形に動作する重畳電圧の範囲の略下限の重畳電圧を生成し、位相調整部46は、電圧生成部50が出力する重畳電圧を徐々に増加させてよい。ここで、電圧制御発振部28が線形に動作する重畳電圧の範囲とは、電圧制御発振部28の制御電圧に重畳される重畳電圧の変化に対し、電圧制御発振部28が出力する発振信号の位相シフト量が線形に変化する範囲をいう。当該重畳電圧の範囲は、範囲格納部54が予め格納してよい。電圧生成部50は、位相調整部46からの指示に応じて、当該下限の重畳電圧を生成してよい。そして、位相調整部46は、当該略下限の重畳電圧が制御電圧に重畳された状態で、ストローブ信号の位相をシフトさせ、パターン信号の位相と、ストローブ信号の位相とを一致させる。
位相調整部46は、パターン信号の位相とストローブ信号の位相とが一致した重畳電圧の電圧値を保持してよい。そして、位相調整部46は、電圧生成部50が電圧制御発振部28に供給する重畳電圧を順次変化させ、パターン信号の位相とストローブ信号の位相とが再度一致したときの重畳電圧の変化量を検出する。例えば、位相調整部46は、保持している電圧値と、パターン信号の位相とストローブ信号の位相とが再度一致したときの重畳電圧の電圧値との差分により、当該変化量を検出する。また、位相調整部46は、漸増又は漸減する電圧を生成してよい。
ゲイン算出部48は、位相調整部46が検出した重畳電圧の変化量、及び重畳電圧を変化させたことによる、ストローブ信号の位相の変化量に基づいて、タイミングシフトゲインを算出する。上述したように、重畳電圧を変化させる前後で、パターン信号の位相と、ストローブ信号の位相とは一致しているので、重畳電圧を変化させたことによるストローブ信号の位相の変化量は、パターン信号の周期の整数倍となる。
例えば、位相調整部46が、重畳電圧を漸増させ、当該ストローブ信号の位相を連続して変化させた場合、パターン信号の位相とストローブ信号の位相とが再度一致するのは、ストローブ信号の位相シフト量がパターン信号の周期の1倍となったときである。係る場合、ゲイン算出部48は、パターン信号の周期を、重畳電圧の変化量で除算することにより、タイミングシフトゲインを算出することができる。ゲイン算出部48は、パターン信号の周期の理論値を予め格納することが好ましい。
また、位相調整部46が、最初にパターン信号の位相とストローブ信号の位相とが一致した状態から、ストローブ信号の位相をパターン信号の周期の整数倍だけ位相シフトさせた位相の近傍において、ストローブ信号の位相を連続して変化させた場合、パターン信号の位相とストローブ信号の位相とが再度一致するのは、ストローブ信号の位相シフト量がパターン信号の周期の当該整数倍となったときである。係る場合、ゲイン算出部48は、パターン信号の周期の理論値の当該整数倍を、重畳電圧の変化量で除算することにより、タイミングシフトゲインを算出することができる。
このように、ストローブ信号の位相シフト量をパターン信号の既知の周期を基準として測定することにより、当該位相シフト量を容易に測定することができる。このため、タイミングシフトゲインを容易に算出することができる。
図4は、重畳電圧と、ストローブ信号の位相シフト量との関係の一例を示す図である。図4において縦軸は位相シフト量を示し、横軸は重畳電圧の電圧値を示す。また、図4において、重畳電圧−シフト量特性の理想値を点線で示し、当該特性の実測値を実線で示す。当該特性は、図4に示すように、線形領域(V1〜V3)を有する。図3において説明した範囲格納部54は、当該線形領域となる重畳電圧の範囲を格納してよい。
当該特性の理想値と実測値とは、例えば電圧制御発振部28の特性等によって誤差を有する。このため、例えばストローブ信号の位相をシフト量Aでシフトさせるべく、当該特性の理想値に基づいて重畳電圧V2を生成した場合、ストローブ信号の位相の実際のシフト量は、Aに対して誤差を有してしまう。このため、図3において説明したように、当該特性を測定し、予めタイミングシフトゲインを算出することが好ましい。
図5は、イニシャライズ部56の動作の一例を示すタイミングチャートである。まず、位相調整部46が、パターン信号の位相とストローブ信号の位相とを一致させる。これにより、図5(a)に示すように、パターン信号の立ち上がりエッジの位相と、ストローブ信号の立ち上がりエッジの位相とが一致する。
そして、位相調整部46が、パターン信号の周期の整数倍の位相シフト量に対応する重畳電圧を生成し、制御電圧に重畳する。ここで、位相調整部46には、パターン信号の周期として、パターン信号の周期の設計値が予め与えられる。これにより、図5(b)に示すように、ストローブ信号の立ち上がりエッジのタイミングは、当該整数倍の周期後のパターン信号の立ち上がりエッジのタイミングの近傍に位置する。このとき、図4において説明したように、ストローブ信号の位相と、パターン信号の位相とは誤差を有している。
そして、図5(b)に示すように、位相調整部46は、ストローブ信号の位相がパターン信号の周期の当該所定の整数倍の変化量を含む範囲で重畳電圧を順次変化させ、ストローブ信号の位相が、パターン信号の位相と一致する重畳電圧をサーチし、図5(c)に示すように、ストローブ信号の位相とパターン信号の位相とを一致させる。
このとき、位相調整部46は、パターン信号の周期の所定の整数倍の変化量の前後のそれぞれにおいて、パターン信号の1周期未満の範囲で、ストローブ信号の位相が変化するように、重畳電圧を順次変化させることが好ましい。例えば、図5(b)においては、パターン信号の第4番目のパルスの立ち上がりエッジのタイミングと、ストローブ信号の第7番目のパルスの立ち上がりエッジのタイミングとが一致する重畳電圧をサーチするので、ストローブ信号の第7番目のパルスの立ち上がりエッジのタイミングが、パターン信号の第3番目のパルスの立ち上がりエッジのタイミングより大きく、パターン信号の第5番目のパルスの立ち上がりエッジのタイミングより小さい範囲で変化するように、重畳電圧を変化させる。これにより、ストローブ信号の位相が、パターン信号の周期の当該整数倍シフトする重畳電圧を、誤りなく検出することができる。
図6は、本発明の実施形態に係るタイミング発生方法の一例を示すフローチャートである。当該タイミング発生方法は、図2において説明したタイミング発生器20を用いて、所望のタイミングのストローブ信号を生成する方法である。タイミング発生方法は、重畳電圧の変化に対する、電圧制御発振部28が出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ段階(S300〜S304)と、ストローブ信号を出力するべき所望のタイミングに応じたタイミングシフト量と、タイミングシフトゲインとに基づいて、重畳電圧を生成する電圧発生段階(S306)とを備える。
イニシャライズ段階では、まず第1位相調整段階S300において、パターン信号及びストローブ信号の少なくとも一方の位相を他方の位相に対してシフトさせ、パターン信号の位相とストローブ信号の位相とを一致させる。第1位相調整段階S300は、図3において説明した位相調整部46と同様の方法により、パターン信号の位相とストローブ信号の位相とを一致させる。
次に、第2位相調整段階S302において、第1位相調整段階S300で検出した重畳電圧から電圧値を順次変化させ、パターン信号の位相とストローブ信号の位相とが再度一致したときの重畳電圧の変化量を検出する。第2位相調整段階S302は、図3において説明した位相調整部46と同様の方法により、重畳電圧の変化量を検出する。
次に、ゲイン算出段階S304において、第2位相調整段階S302で検出した重畳電圧の変化量、及び重畳電圧を変化させたことによる、ストローブ信号のパターン信号に対する位相の変化量に基づいて、タイミングシフトゲインを算出する。ゲイン算出段階S304は、図3において説明したゲイン算出部48と同様の方法により、タイミングシフトゲインを算出する。
そして、上述した電圧発生段階S306において、タイミングシフト量に応じた重畳電圧を生成する。このような方法により、所望のタイミングに精度よく制御したストローブ信号を容易に生成することができる。
上述したように、タイミング発生器20は、試験装置100が備えるドライバ(波形成形器13)に供給するタイミング信号と、試験装置100が備えるコンパレータ(信号検出器12)に供給するストローブ信号とを所望のタイミングで出力してよい。この場合、タイミング信号及びストローブ信号は、異なるPLL回路により生成される。そして、タイミング発生器20は、図1から図6において説明した方法により、タイミング信号に対するタイミングシフトゲイン、及びストローブ信号に対するタイミングシフトゲインをそれぞれ算出してよい。
また、以上においては、ストローブ信号の位相をシフトさせ、タイミング信号とストローブ信号との位相差を所望の値に制御したが、他の例においては、タイミング信号の位相をシフトさせて位相差を所望の値に制御してよい。この場合、図1から図6において説明した方法において、タイミング信号に対する処理と、ストローブ信号に対する処理を入れ換えることにより、容易に行うことができる。
また、以上においては、試験装置100に用いられるタイミング信号とストローブ信号との位相差を所望の値に制御する方法を説明したが、当該タイミング発生方法は、試験装置100に用いられる周期信号間の位相差を制御することに限定されない。つまり、所定の周波数の第1周期信号と、所定の周波数の第2周期信号との間においても、図5において説明した方法により、第1周期信号と第2周期信号との位相差を容易に制御することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (7)

  1. 第1周期信号に対し、所望の位相差を有する第2周期信号を出力するタイミング発生器であって、
    与えられる制御電圧に応じた周波数の発振信号を、前記第2周期信号として出力する電圧制御発振部と、
    前記第2周期信号が前記第1周期信号に対して有するべき位相差に応じた重畳電圧を、前記制御電圧に重畳して前記電圧制御発振部に供給するタイミング制御部と
    を備え、
    前記タイミング制御部は、
    前記重畳電圧の変化に対する、前記電圧制御発振部が出力する前記発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ部と、
    前記第2周期信号が有するべき前記所望の位相差に応じたタイミングシフト量と、前記タイミングシフトゲインとに基づいて、前記重畳電圧を生成する電圧生成部と
    を有し、
    前記イニシャライズ部は、
    前記第1周期信号及び前記第2周期信号の少なくとも一方の位相を他方の位相に対してシフトさせ、前記第1周期信号の位相と前記第2周期信号の位相とを一致させる第1位相調整手段と、
    前記第1位相調整手段による位相シフト量を保持した状態で、前記電圧生成部が前記電圧制御発振部に供給する前記重畳電圧を順次変化させ、前記第1周期信号の位相と前記第2周期信号の位相とが再度一致したときの前記重畳電圧の変化量を検出する第2位相調整手段と、
    前記第2位相調整手段が検出した前記重畳電圧の変化量、及び前記重畳電圧を変化させたことによる、前記第2周期信号の前記第1周期信号に対する位相の変化量に基づいて、前記タイミングシフトゲインを算出するゲイン算出部と
    を含むタイミング発生器。
  2. 前記第2位相調整手段は、前記第2周期信号の位相が、前記1周期信号の周期の所定の整数倍の変化量を含む範囲で変化するように、前記電圧生成部が生成する前記重畳電圧を順次変化させる
    請求項1に記載のタイミング発生器。
  3. 前記第2位相調整手段は、前記第1周期信号の周期の前記所定の整数倍の変化量の前後のそれぞれにおいて、前記第1周期信号の1周期未満の範囲で、前記第2周期信号の位相が変化するように、前記重畳電圧を順次変化させ、
    前記ゲイン算出部は、前記第1周期信号の周期の前記所定の整数倍のシフト量を、前記重畳電圧の変化量で除算することにより、前記タイミングシフトゲインを算出する
    請求項2に記載のタイミング発生器。
  4. 前記電圧制御発振部が線形に動作する前記重畳電圧の範囲を示す情報を予め格納する範囲格納部を更に備え、
    前記電圧生成部は、前記第1位相調整手段が前記第1周期信号の位相と前記第2周期信号との位相を一致させる場合に、前記範囲格納部が格納した前記重畳電圧の範囲において、略下限の前記重畳電圧を予め生成し、
    前記第1位相調整手段は、前記略下限の重畳電圧を前記制御電圧に重畳した状態で、前記第2周期信号の位相を更に変化させ、前記第1周期信号の位相と、前記第2周期信号の位相とを一致させる
    請求項3に記載のタイミング発生器。
  5. 前記ゲイン算出部は、前記第1周期信号の周期の理論値を予め格納し、前記第1周期信号の周期の理論値を、前記所定の整数倍した値を、前記重畳電圧の変化量で除算することにより、前記タイミングシフトゲインを算出する
    請求項2に記載のタイミング発生器。
  6. 被試験デバイスを試験する試験装置であって、
    与えられるタイミング信号に応じて、前記被試験デバイスに試験パターンを供給するパターン発生器と、
    前記試験パターンに応じて前記被試験デバイスが出力する出力信号の信号値を、与えられるストローブ信号のタイミングで検出する信号検出器と、
    前記第1周期信号として前記タイミング信号及び前記第2周期信号として前記ストローブ信号を生成し、前記パターン発生器及び前記信号検出器に供給する請求項1から5のいずれか一項に記載のタイミング発生器と、
    前記信号検出器が検出した信号値に基づいて、前記被試験デバイスの良否を判定する判定器とを備える試験装置。
  7. 第1周期信号に対し、所望の位相差を有する第2周期信号を生成するタイミング発生方法であって、
    与えられる制御電圧に応じた周波数の発振信号を、前記第2周期信号として出力する電圧制御発振段階と、
    前記第2周期信号が前記第1周期信号に対して有するべき位相差に応じた重畳電圧を、前記制御電圧に重畳して前記電圧制御発振段階に供給するタイミング制御段階と
    を備え、
    前記タイミング制御段階は、
    前記重畳電圧の変化に対する、前記電圧制御発振段階において出力する前記発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ段階と、
    前記第2周期信号が有するべき前記所望の位相差に応じたタイミングシフト量と、前記タイミングシフトゲインとに基づいて、前記重畳電圧を生成する電圧生成段階と
    を有し、
    前記イニシャライズ段階は、
    前記第1周期信号及び前記第2周期信号の少なくとも一方の位相を他方の位相に対してシフトさせ、前記第1周期信号の位相と前記第2周期信号の位相とを一致させる第1位相調整段階と、
    前記第1位相調整段階における位相シフト量を保持した状態で、前記電圧生成段階において前記電圧制御発振段階に供給する前記重畳電圧を順次変化させ、前記第1周期信号の位相と前記第2周期信号の位相とが再度一致したときの前記重畳電圧の変化量を検出する第2位相調整段階と、
    前記第2位相調整段階において検出した前記重畳電圧の変化量、及び前記重畳電圧を変化させたことによる、前記第2周期信号の前記第1周期信号に対する位相の変化量に基づいて、前記タイミングシフトゲインを算出するゲイン算出段階と
    を含むタイミング発生方法。
JP2007534325A 2005-09-09 2006-08-24 タイミング発生器、試験装置、及びタイミング発生方法 Expired - Fee Related JP5201991B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/223,892 US7257508B2 (en) 2005-09-09 2005-09-09 Timing generator, and timing generating method
US11/223,892 2005-09-09
PCT/JP2006/316626 WO2007029513A1 (ja) 2005-09-09 2006-08-24 タイミング発生器、試験装置、及びタイミング発生方法

Publications (2)

Publication Number Publication Date
JPWO2007029513A1 JPWO2007029513A1 (ja) 2009-03-19
JP5201991B2 true JP5201991B2 (ja) 2013-06-05

Family

ID=37835636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534325A Expired - Fee Related JP5201991B2 (ja) 2005-09-09 2006-08-24 タイミング発生器、試験装置、及びタイミング発生方法

Country Status (6)

Country Link
US (1) US7257508B2 (ja)
JP (1) JP5201991B2 (ja)
KR (1) KR101004427B1 (ja)
DE (1) DE112006002404T5 (ja)
TW (1) TWI328931B (ja)
WO (1) WO2007029513A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313081A (ja) * 1990-06-18 1992-11-05 Sony Tektronix Corp 位相拘束タイムベース回路
JP2001027660A (ja) * 1999-05-10 2001-01-30 Advantest Corp 遅延時間判定装置
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP2005037269A (ja) * 2003-07-16 2005-02-10 Advantest Corp シフトクロック発生装置、タイミング発生器、及び試験装置
WO2005013546A1 (ja) * 2003-07-31 2005-02-10 Advantest Corporation クロック乗換装置、及び試験装置
JP2005094282A (ja) * 2003-09-17 2005-04-07 Renesas Technology Corp 通信用半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151071A (en) * 1996-02-29 2000-11-21 Eastman Kodak Company Circuit for generating control signals
US6134276A (en) * 1998-03-31 2000-10-17 Lucent Technologies Inc. Timing recovery system
TW468339B (en) * 1998-09-14 2001-12-11 Sony Corp External synchronizing system and camera system using thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313081A (ja) * 1990-06-18 1992-11-05 Sony Tektronix Corp 位相拘束タイムベース回路
JP2001027660A (ja) * 1999-05-10 2001-01-30 Advantest Corp 遅延時間判定装置
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP2005037269A (ja) * 2003-07-16 2005-02-10 Advantest Corp シフトクロック発生装置、タイミング発生器、及び試験装置
WO2005013546A1 (ja) * 2003-07-31 2005-02-10 Advantest Corporation クロック乗換装置、及び試験装置
JP2005094282A (ja) * 2003-09-17 2005-04-07 Renesas Technology Corp 通信用半導体集積回路

Also Published As

Publication number Publication date
TWI328931B (en) 2010-08-11
KR101004427B1 (ko) 2010-12-28
DE112006002404T5 (de) 2008-06-26
US20070061097A1 (en) 2007-03-15
KR20080040009A (ko) 2008-05-07
TW200711314A (en) 2007-03-16
JPWO2007029513A1 (ja) 2009-03-19
US7257508B2 (en) 2007-08-14
WO2007029513A1 (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4536610B2 (ja) 半導体試験装置
US8502523B2 (en) Test apparatus and test method
US7734967B2 (en) Semiconductor memory device and testing method of the same
JP5235196B2 (ja) 試験装置および試験方法
US7459915B2 (en) Electric circuit and test apparatus for outputting a recovered clock input signal
JP3869699B2 (ja) タイミング発生器、半導体試験装置、及びタイミング発生方法
JP4355704B2 (ja) 測定装置、測定方法、及び試験装置
US7190155B2 (en) Test apparatus and testing method
JP5066075B2 (ja) キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法
US7068567B2 (en) Data output controller in semiconductor memory device and control method thereof
KR100733184B1 (ko) 타이밍 클록 교정 방법
JP5201991B2 (ja) タイミング発生器、試験装置、及びタイミング発生方法
US8082118B2 (en) Test apparatus
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
US10483991B2 (en) Semiconductor device and test method
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
JP4543024B2 (ja) タイミング発生器、試験装置、及びタイミング発生方法
JP5595296B2 (ja) 信号発生装置および試験装置
JP2008011401A (ja) 信号発生器、信号発生方法、試験装置および半導体チップ
JP2008304386A (ja) 信号発生回路および試験装置
JP2011180054A (ja) 半導体試験装置
JP2009171337A (ja) 位相調整回路および試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees