KR20080040009A - 타이밍 발생기, 시험 장치, 및 타이밍 발생 방법 - Google Patents

타이밍 발생기, 시험 장치, 및 타이밍 발생 방법 Download PDF

Info

Publication number
KR20080040009A
KR20080040009A KR1020087006727A KR20087006727A KR20080040009A KR 20080040009 A KR20080040009 A KR 20080040009A KR 1020087006727 A KR1020087006727 A KR 1020087006727A KR 20087006727 A KR20087006727 A KR 20087006727A KR 20080040009 A KR20080040009 A KR 20080040009A
Authority
KR
South Korea
Prior art keywords
phase
voltage
signal
timing
periodic signal
Prior art date
Application number
KR1020087006727A
Other languages
English (en)
Other versions
KR101004427B1 (ko
Inventor
나오키 사토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080040009A publication Critical patent/KR20080040009A/ko
Application granted granted Critical
Publication of KR101004427B1 publication Critical patent/KR101004427B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

제1 주기 신호에 대하여 소망의 위상차를 갖는 제2 주기 신호를 제2 주기 신호를 생성하는 PLL 회로의 전압 제어 발진부의 제어 전압에 전압을 중첩함으로써 출력하는 타이밍 발생기에 있어서, 중첩 전압의 변화에 대한 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화부 및 당해 소망의 위상차와 타이밍 시프트 게인에 기초하여 중첩 전압을 생성하는 전압 생성부를 포함하며, 초기화부는 제1 주기 신호의 위상과 제2 주기 신호의 위상을 일치시키고 또한 중첩 전압을 순차 변화시키며 제1 주기 신호의 위상과 제2 주기 신호의 위상이 다시 일치한 때의 중첩 전압의 변화량을 검출하고 중첩 전압의 변화량 및 제2 주기 신호의 위상의 변화량에 기초하여 타이밍 시프트 게인을 산출한다.
Figure P1020087006727
타이밍 발생기, 시험 장치, 타이밍 시프트 게인, 전압 제어 발진부

Description

타이밍 발생기, 시험 장치, 및 타이밍 발생 방법{Timing generator, test device, and timing generation method}
본 발명은 소망의 타이밍의 스트로브 신호를 생성하는 타이밍 발생기 및 타이밍 발생 방법, 그리고 피시험 디바이스를 시험하는 시험 장치에 관한 것이다. 본 출원은 다음의 미국 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
미국특허출원 11/223,892 출원일 2005년 9월 9일
종래, 소망의 위상의 클럭 신호를 생성하는 방법으로서 PLL(Phase Lock Loop)을 이용한 방법이 공지되어 있다. 당해 방법은 PLL의 전압 제어 발진기에 공급하는 제어 전압에 소망의 전압을 중첩함으로써 클럭 신호의 위상을 당해 중첩 전압에 따라 시프트시키는 방법이다.
그러나, 전압 제어 발진기를 이용해서 클럭 신호의 위상을 시프트시켰을 때, 설정한 시프트량과 실제의 시프트량 사이에 오차가 생길 경우가 있다. 이 때문에, 종래에는 전압 제어 발진기의 제어 전압에 중첩하는 전압과 실제의 시프트량의 관계를 미리 측정하는 것으로 초기화를 수행하고 있다.
예를 들면, 2 종류의 전압을 전압 제어 발진기의 제어 전압에 중첩하고, 각각의 중첩 전압에 대한 위상 시프트량을 검출함으로써 중첩 전압과 위상 시프트량의 관계를 측정할 수 있다. 이 경우, 위상 시프트량을 정확하게 검출할 필요가 있다. 그러나, 위상 시프트량을 정확하게 검출할 경우, 예를 들면 루프 회로를 이용해서 측정할 필요가 있다. 이 때문에, 루프 회로에서의 지연 등에 의해 측정 오차가 생긴다.
이 때문에, 본 발명은 상술한 과제를 해결할 수 있는 타이밍 발생기, 시험 장치, 및 타이밍 발생 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 제1 주기 신호에 대하여 소망의 위상차를 갖는 제2 주기 신호를 출력하는 타이밍 발생기에 있어서, 주어지는 제어 전압에 따른 주파수의 발진 신호를 제2 주기 신호로서 출력하는 전압 제어 발진부, 및 제2 주기 신호가 제1 주기 신호에 대하여 가져야 할 위상차에 따른 중첩 전압을 제어 전압에 중첩해서 전압 제어 발진부에 공급하는 타이밍 제어부를 포함하며, 타이밍 제어부는, 중첩 전압의 변화에 대한, 전압 제어 발진부가 출력하는 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화부, 및 제2 주기 신호가 가져야 할 소망의 위상차에 따른 타이밍 시프트량과 타이밍 시프트 게인에 기초하여 중첩 전압을 생성하는 전압 생성부를 포함하며, 초기화부는, 제1 주기 신호 및 제2 주기 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 제1 주기 신호의 위상과 제2 주기 신호의 위상을 일치시키는 제1 위상 조정 수단, 제1 위상 조정 수단에 의한 위상 시프트량을 유지한 상태에서 전압 생성부가 전압 제어 발진부에 공급하는 중첩 전압을 순차 변화시키고 제1 주기 신호의 위상과 제2 주기 신호의 위상이 다시 일치한 때의 중첩 전압의 변화량을 검출하는 제2 위상 조정 수단, 및 제2 위상 조정 수단이 검출한 중첩 전압의 변화량 및 중첩 전압을 변화시킴에 따른 제2 주기 신호의 제1 주기 신호에 대한 위상의 변화량에 기초하여 타이밍 시프트 게인을 산출하는 게인 산출부를 포함하는 타이밍 발생기를 제공한다.
제2 위상 조정 수단은 제2 주기 신호의 위상이 제1 주기 신호의 주기의 소정의 정수배의 변화량을 포함하는 범위에서 변화하도록 전압 생성부가 생성하는 중첩 전압을 순차 변화시켜도 된다. 제2 위상 조정 수단은 제1 주기 신호의 주기의 소정의 정수배의 변화량의 전후의 각각에서 제1 주기 신호의 1주기 미만의 범위에서 제2 주기 신호의 위상이 변화하도록 중첩 전압을 순차 변화시키며, 게인 산출부는 제1 주기 신호의 주기의 소정의 정수배의 시프트량을 중첩 전압의 변화량으로 나눔으로써 타이밍 시프트 게인을 산출하여도 된다.
전압 제어 발진부가 선형으로 동작하는 중첩 전압의 범위를 나타내는 정보를 미리 저장하는 범위 저장부를 더 포함하며, 전압 생성부는 제1 위상 조정 수단이 제1 주기 신호의 위상과 제2 주기 신호의 위상을 일치시킬 경우에 범위 저장부가 저장한 중첩 전압의 범위에서 실질적으로 하한의 중첩 전압을 미리 생성하며, 제1 위상 조정 수단은 실질적으로 하한의 중첩 전압을 제어 전압에 중첩한 상태에서 제2 주기 신호의 위상을 더 변화시키고 제1 주기 신호의 위상과 제2 주기 신호의 위상을 일치시켜도 된다.
게인 산출부는 제1 주기 신호의 주기의 이론치를 미리 저장하고, 제1 주기 신호의 주기의 이론치를 소정의 정수배로 한 값을 중첩 전압의 변화량으로 나눔으로써 타이밍 시프트 게인을 산출하여도 된다.
본 발명의 제2 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 주어지는 타이밍 신호에 따라 피시험 디바이스에 시험 패턴을 공급하는 패턴 발생기, 시험 패턴에 따라 피시험 디바이스가 출력하는 출력 신호의 신호치를 주어지는 스트로브 신호의 타이밍에서 검출하는 신호 검출기, 타이밍 신호 및 스트로브 신호를 생성하고 패턴 발생기 및 신호 검출기에 공급하는 타이밍 발생기, 및 신호 검출기가 검출한 신호치에 기초하여 피시험 디바이스의 양부를 판정하는 판정기를 포함하며, 타이밍 발생기는, 주어지는 제어 전압에 따른 주파수의 발진 신호를 타이밍 신호로서 출력하는 제1 전압 제어 발진부, 주어지는 제어 전압에 따른 주파수의 발진 신호를 스트로브 신호로서 출력하는 제2 전압 제어 발진부, 및 스트로브 신호와 타이밍 신호가 가져야 할 위상차에 따른 중첩 전압을 제어 전압에 중첩해서 제1 전압 제어 발진부 또는 제2 전압 제어 발진부에 공급하는 타이밍 제어부를 포함하며, 타이밍 제어부는, 중첩 전압의 변화에 대한, 제1 전압 제어 발진부 또는 제2 전압 제어 발진부가 출력하는 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화부, 및 스트로브 신호와 타이밍 신호가 가져야 할 위상차에 따른 타이밍 시프트량과 타이밍 시프트 게인에 기초하여 중첩 전압을 생성하는 전압 생성부를 포함하며, 초기화부는, 타이밍 신호 및 스트로브 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 타이밍 신호의 위상과 스트로브 신호의 위상을 일치시키는 제1 위상 조정 수단, 제1 위상 조정 수단에 의한 위상 시프트량을 유지한 상태에서 전압 생성부가 전압 제어 발진부에 공급하는 중첩 전압을 순차 변화시키고 제1 주기 신호의 위상과 제2 주기 신호의 위상이 다시 일치한 때의 중첩 전압의 변화량을 검출하는 제2 위상 조정 수단, 및 제2 위상 조정 수단이 검출한 중첩 전압의 변화량 및 중첩 전압을 변화시킴에 따른 제2 주기 신호의 제1 주기 신호에 대한 위상의 변화량에 기초하여 타이밍 시프트 게인을 산출하는 게인 산출부를 포함하는 시험 장치를 제공한다.
본 발명의 제3 형태에 따르면, 제1 주기 신호에 대하여 소망의 위상차를 갖는 제2 주기 신호를 생성하는 타이밍 발생 방법에 있어서, 주어지는 제어 전압에 따른 주파수의 발진 신호를 제2 주기 신호로서 출력하는 전압 제어 발진 단계, 및 제2 주기 신호가 제1 주기 신호에 대하여 가져야 할 위상차에 따른 중첩 전압을 제어 전압에 중첩해서 전압 제어 발진 단계에 공급하는 타이밍 제어 단계를 포함하며, 타이밍 제어 단계는, 중첩 전압의 변화에 대한, 전압 제어 발진 단계에서 출력하는 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화 단계, 및 제2 주기 신호가 가져야 할 소망의 위상차에 따른 타이밍 시프트량과 타이밍 시프트 게인에 기초하여 중첩 전압을 생성하는 전압 생성 단계를 포함하며, 초기화 단계는, 제1 주기 신호 및 제2 주기 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 제1 주기 신호의 위상과 제2 주기 신호의 위상을 일치시키는 제1 위상 조정 단계, 제1 위상 조정 단계에서의 위상 시프트량을 유지한 상태에서 전압 생성 단계에서 전압 제어 발진 단계에 공급하는 중첩 전압을 순차 변화시키고 제1 주기 신호의 위상과 제2 주기 신호의 위상이 다시 일치한 때의 중첩 전압의 변화량을 검출하는 제2 위상 조정 단계, 및 제2 위상 조정 단계에서 검출한 중첩 전압의 변화량 및 중첩 전압을 변화시킴에 따른 제2 주기 신호의 제1 주기 신호에 대한 위상의 변화량에 기초하여 타이밍 시프트 게인을 산출하는 게인 산출 단계를 포함하는 타이밍 발생 방법을 제공한다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시하는 도면이다.
도 2는 시험 장치(100)의 상세한 구성의 일례를 도시하는 도면이다.
도 3은 타이밍 제어부(40)의 구성의 일례를 도시하는 도면이다.
도 4는 중첩 전압과 스트로브 신호의 위상 시프트량의 관계의 일례를 도시하는 도면이다.
도 5는 초기화부(56)의 동작의 일례를 도시하는 타이밍 차트이다.
도 6은 본 발명의 실시 형태에 관한 타이밍 발생 방법의 일례를 도시하는 흐름도이다.
<부호의 설명>
10 패턴 발생기, 11 패턴 제너레이터, 12 신호 검출기, 13 파형 성형기, 14 판정기, 20 타이밍 발생기, 21 PLL 회로, 22 위상 비교부, 24 중첩부, 26 저역 통과 필터, 28 전압 제어 발진부, 30 분주기, 40 타이밍 제어부, 46 위상 조정부, 48 게인 산출부, 50 전압 생성부, 54 범위 저장부, 56 초기화부, 100 시험 장치, 200 피시험 디바이스
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시하는 도면이다. 시험 장치(100)는 반도체 회로 등의 피시험 디바이스를 시험하는 장치 이며, 패턴 발생기(10), 신호 검출기(12), 판정기(14), 및 타이밍 발생기(20)를 포함한다.
패턴 발생기(10)는 주어지는 타이밍 신호에 따라 피시험 디바이스(200)를 시험하는 시험 패턴을 생성하고 피시험 디바이스(200)에 공급한다. 신호 검출기(12)는 시험 패턴에 따라 피시험 디바이스(200)가 출력하는 출력 신호의 신호치를 주어지는 스트로브 신호의 타이밍에서 검출한다. 예를 들면, 신호 검출기(12)는 피시험 디바이스(200)의 핀마다 설치되는 컴퍼레이터이어도 된다.
타이밍 발생기(20)는 소망의 타이밍의 타이밍 신호 및 스트로브 신호를 출력 한다. 본 예에서는 타이밍 발생기(20)는 패턴 발생기(10)가 생성하는 시험 패턴의 출력 타이밍, 주기 등을 규정하는 타이밍 신호를 생성한다. 또한, 타이밍 발생기(20)는 신호 검출기(12)에 출력 신호의 신호치를 검출시켜야 할 타이밍에 따라 스트로브 신호를 출력한다.
판정기(14)는 신호 검출기(12)가 검출한 출력 신호의 신호치에 기초하여 피시험 디바이스(200)의 양부를 판정한다. 예를 들면, 판정기(14)는 패턴 발생기(10)가 시험 패턴에 근거해서 생성하는 기대치 패턴과 신호 검출기(12)가 검출한 신호치를 비교함으로써 피시험 디바이스(200)의 양부를 판정한다.
도 2는 시험 장치(100)의 상세한 구성의 일례를 도시하는 도면이다. 본 예에 있어서, 패턴 발생기(10)는 패턴 제너레이터(11) 및 파형 성형기(13)를 포함한다. 또한, 타이밍 발생기(20)는 제1 PLL 회로(21-1), 제2 PLL 회로(21-2), 및 타이밍 제어부(40)를 포함한다. 제1 PLL 회로(21-1)는 주어지는 기준 클럭을 기준으로 해서 소망의 주파수의 타이밍 신호를 생성한다. 또한, 제2 PLL 회로(21-2)는 당해 기준 클럭을 기준으로 해서 소망의 주파수의 스트로브 신호를 생성한다. 제1 PLL 회로(21-1) 및 제2 PLL 회로(21-2)는 동일한 구성을 가지므로, 본 예에서는 제2 PLL 회로(21-2)의 구성을 설명한다. 제2 PLL 회로(21-2)는 위상 비교부(22), 중첩부(24), 저역 통과 필터(26), 전압 제어 발진부(28), 및 분주기(30)를 포함한다.
위상 비교부(22), 저역 통과 필터(26), 전압 제어 발진부(28), 및 분주기(30)는 소위 PLL(Phase Lock Loop)을 구성한다. 전압 제어 발진부(28)는 주어지는 제어 전압에 따른 주파수의 발진 신호를 스트로브 신호로서 출력한다. 위상 비 교부(22)는 분주기(30)를 통해서 수취한 스트로브 신호의 위상과 주어지는 기준 클럭의 위상을 비교하고 위상차에 따른 제어 전압을 출력한다.
여기서, 기준 클럭은 주기가 변동하지 않는 클럭이다. 예를 들면, 기준 클럭은 시험 장치(100)의 각 구성 요소를 동작시키기 위해 각 구성 요소에 분배되는 클럭이어도 된다. 또한, 기준 클럭은 타이밍 발생기(20)에 포함되는 PLL과는 다른 회로에 의해 생성된다.
타이밍 제어부(40)는 타이밍 신호 및 스트로브 신호를 출력해야 할 소망의 타이밍에 따른 중첩 전압을 제1 PLL 회로(21-1) 및 제2 PLL 회로(21-2)의 각각의 위상 비교부(22)가 출력하는 제어 전압에 중첩해서 전압 제어 발진부(28)에 공급한다. 본 예에 있어서, 타이밍 제어부(40)는 당해 중첩 전압을 중첩부(24)에 출력한다. 중첩부(24)는 위상 비교부(22)와 전압 제어 발진부(28)의 사이에 설치되며, 위상 비교부(22)가 출력하는 제어 전압에 타이밍 제어부(40)가 출력하는 중첩 전압을 가산하여 저역 통과 필터(26)를 통해서 전압 제어 발진부(28)에 공급한다. 이러한 구성에 의해, 전압 제어 발진부(28)가 출력하는 스트로브 신호의 위상을 중첩 전압에 따라 시프트시킬 수 있으며 소망의 타이밍에서 타이밍 신호 및 스트로브 신호를 출력할 수 있다.
피시험 디바이스(200)의 시험을 수행할 경우, 타이밍 신호 및 스트로브 신호는 소망의 위상차를 가지고 생성해야 할 경우가 있다. 타이밍 제어부(40)는 피시험 디바이스(200)의 시험을 수행하기 전에 중첩 전압의 변화에 대한, 전압 제어 발진부(28)가 출력하는 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프 트 게인을 미리 측정한다. 그리고, 피시험 디바이스(200)의 시험을 수행할 경우에, 타이밍 신호 및 스트로브 신호가 가져야 할 위상차에 따른 중첩 전압을 제1 PLL 회로(21-1) 및 제2 PLL 회로(21-2)에 공급한다.
당해 타이밍 시프트 게인의 측정은 패턴 발생부(10)가 타이밍 신호에 따라 출력하는 패턴을 신호 검출기(12)에서 스트로브 신호에 따라 검출함으로써 수행한다. 이 경우, 신호 검출기(12)에서의 검출 결과는 판정기(14)를 통해서 타이밍 제어부(40)에 주어져도 된다.
도 3은 타이밍 제어부(40)의 구성의 일례를 나타내는 도면이다. 타이밍 제어부(40)는 초기화부(56), 전압 생성부(50), 및 범위 저장부(54)를 포함한다. 초기화부(56)는 피시험 디바이스(200)의 시험을 수행하기 전에 중첩 전압의 변화에 대한, 전압 제어 발진부(28)가 출력하는 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 미리 측정한다. 즉, 초기화부(56)는 중첩 전압 변화량-타이밍 시프트량의 특성의 경사를 산출한다. 타이밍 시프트 게인은, 예를 들면 2종류의 중첩 전압을 제어 전압에 중첩하여 각각의 중첩 전압에 대한 발진 신호의 위상을 검출하고, 발진 신호의 위상의 변화량을 중첩 전압의 변화량으로 나눔으로써 타이밍 시프트 게인을 산출할 수 있다.
전압 생성부(50)는 전압 제어 발진부(28)에 공급되는 제어 전압에 중첩하는 중첩 전압을 생성한다. 예를 들면, 피시험 디바이스(200)를 시험할 경우에, 전압 생성부(50)는 스트로브 신호를 출력해야 할 소망의 타이밍에 따른 타이밍 시프트량과 초기화부(56)가 측정한 타이밍 시프트 게인에 기초하여 중첩 전압을 생성한다. 예를 들면, 전압 생성부(50)는 타이밍 시프트량을 타이밍 시프트 게인으로 나눔으로써 생성해야 할 중첩 전압의 전압값을 산출한다. 본 예에 있어서, 당해 타이밍 시프트량은 타이밍 데이타로서 주어진다.
초기화부(56)는 위상 조정부(46) 및 게인 산출부(48)를 포함한다. 위상 조정부(46)는 판정기(14)로부터의 신호에 기초하여 패턴 신호(타이밍 신호)의 위상과 스트로브 신호의 위상을 비교한다. 위상 조정부(46)는 전압 생성부(50)가 생성하는 중첩 전압을 변화시키고 패턴 신호의 위상과 스트로브 신호의 위상이 일치할 지의 여부를 검출한다. 이 경우, 예를 들면 판정기(14)에는 기대치로서 하이 레벨 또는 로우 레벨로 고정된 값이 주어지고, 판정 결과가 바뀌었을 경우에 패턴 신호의 위상과 스트로브 신호의 위상이 일치한 것으로 판정하여도 된다.
타이밍 시프트 게인을 측정할 경우, 우선 위상 조정부(46)는 타이밍 신호 및 스트로브 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 타이밍 신호의 위상과 스트로브 신호의 위상을 일치시킨다. 예를 들면, 위상 조정부(46)는 상술한 바와 같이 위상의 일치가 검출될 때까지 제1 PLL 회로(21-1) 또는 제2 PLL 회로(21-2)에 공급하는 중첩 전압을 변화시킴으로써 패턴 신호의 위상과 스트로브 신호의 위상을 일치시킨다.
이 때, 전압 생성부(50)는 미리 정해진 범위에서 중첩 전압을 생성하여도 된다. 예를 들면, 전압 생성부(50)는 전압 제어 발진부(28)가 선형으로 동작하는 중첩 전압의 범위의 실질적으로 하한의 중첩 전압을 생성하며, 위상 조정부(46)는 전압 생성부(50)가 출력하는 중첩 전압을 서서히 증가시켜도 된다. 여기서, 전압 제 어 발진부(28)가 선형으로 동작하는 중첩 전압의 범위란 전압 제어 발진부(28)의 제어 전압에 중첩되는 중첩 전압의 변화에 대하여 전압 제어 발진부(28)가 출력하는 발진 신호의 위상 시프트량이 선형으로 변화되는 범위를 말한다. 당해 중첩 전압의 범위는 범위 저장부(54)가 미리 저장하여도 된다. 전압 생성부(50)는 위상 조정부(46)로부터의 지시에 따라 당해 하한의 중첩 전압을 생성하여도 된다. 그리고, 위상 조정부(46)는 당해 실질적으로 하한의 중첩 전압이 제어 전압에 중첩된 상태에서 스트로브 신호의 위상을 시프트시키고 패턴 신호의 위상과 스트로브 신호의 위상을 일치시킨다.
위상 조정부(46)는 패턴 신호의 위상과 스트로브 신호의 위상이 일치한 중첩 전압의 전압값을 보유해도 된다. 그리고, 위상 조정부(46)는 전압 생성부(50)가 전압 제어 발진부(28)에 공급하는 중첩 전압을 순차 변화시키고 패턴 신호의 위상과 스트로브 신호의 위상이 다시 일치했을 때의 중첩 전압의 변화량을 검출한다. 예를 들면, 위상 조정부(46)는 보유하고 있는 전압값과 패턴 신호의 위상과 스트로브 신호의 위상이 다시 일치했을 때의 중첩 전압의 전압값의 차분에 의해 당해 변화량을 검출한다. 또한, 위상 조정부(46)는 점증 또는 점감하는 전압을 생성하여도 된다.
게인 산출부(48)는 위상 조정부(46)가 검출한 중첩 전압의 변화량 및 중첩 전압을 변화시킴에 따른 스트로브 신호의 위상의 변화량에 기초하여 타이밍 시프트 게인을 산출한다. 상술한 바와 같이, 중첩 전압을 변화시키는 전후에서 패턴 신호의 위상과 스트로브 신호의 위상은 일치하고 있으므로, 중첩 전압을 변화시킴에 따 른 스트로브 신호의 위상의 변화량은 패턴 신호의 주기의 정수배가 된다.
예를 들면, 위상 조정부(46)가 중첩 전압을 점증시키고 당해 스트로브 신호의 위상을 연속해서 변화시켰을 경우, 패턴 신호의 위상과 스트로브 신호의 위상이 다시 일치하는 것은 스트로브 신호의 위상 시프트량이 패턴 신호의 주기의 1배가 되었을 때이다. 이러한 경우, 게인 산출부(48)는 패턴 신호의 주기를 중첩 전압의 변화량으로 나눔으로써 타이밍 시프트 게인을 산출할 수 있다. 게인 산출부(48)는 패턴 신호의 주기의 이론값을 미리 저장하는 것이 바람직하다.
또한, 위상 조정부(46)가 최초에 패턴 신호의 위상과 스트로브 신호의 위상이 일치한 상태로부터 스트로브 신호의 위상을 패턴 신호의 주기의 정수배만큼 위상 시프트시킨 위상의 근방에서 스트로브 신호의 위상을 연속해서 변화시켰을 경우, 패턴 신호의 위상과 스트로브 신호의 위상이 다시 일치하는 것은 스트로브 신호의 위상 시프트량이 패턴 신호의 주기의 당해 정수배로 되었을 때이다. 이러한 경우, 게인 산출부(48)는 패턴 신호의 주기의 이론값의 당해 정수배를 중첩 전압의 변화량으로 나눔으로써 타이밍 시프트 게인을 산출할 수 있다.
이와 같이, 스트로브 신호의 위상 시프트량을 패턴 신호의 기지의 주기를 기준으로 해서 측정함으로써 당해 위상 시프트량을 용이하게 측정할 수 있다. 이 때문에, 타이밍 시프트 게인을 용이하게 산출할 수 있다.
도 4는 중첩 전압과 스트로브 신호의 위상 시프트량의 관계의 일례를 도시하는 도면이다. 도 4에서 세로축은 위상 시프트량을 도시하며 가로축은 중첩 전압의 전압값을 도시한다. 또한, 도 4에서 중첩 전압-시프트량 특성의 이상치를 점선으 로 도시하며 당해 특성의 실측치를 실선으로 도시한다. 당해 특성은 도 4에 나타내는 바와 같이 선형 영역(V1∼V3)을 갖는다. 도 3에서 설명한 범위 저장부(54)는 당해 선형 영역이 되는 중첩 전압의 범위를 저장하여도 된다.
당해 특성의 이상치와 실측치와는 예를 들면 전압 제어 발진부(28)의 특성 등에 의해 오차를 갖는다. 이 때문에, 예를 들면 스트로브 신호의 위상을 시프트량 A로 시프트시키기 위해 당해 특성의 이상치에 근거해서 중첩 전압 V2를 생성했을 경우, 스트로브 신호의 위상의 실제의 시프트량은 A에 대하여 오차를 가진다. 이 때문에, 도 3에서 설명한 바와 같이 당해 특성을 측정하고 미리 타이밍 시프트 게인을 산출하는 것이 바람직하다.
도 5는 초기화부(56)의 동작의 일례를 도시하는 타이밍 차트이다. 우선, 위상 조정부(46)가 패턴 신호의 위상과 스트로브 신호의 위상을 일치시킨다. 이에 따라, 도 5(a)에 나타내는 바와 같이, 패턴 신호의 상승 에지의 위상과 스트로브 신호의 상승 에지의 위상이 일치한다.
그리고, 위상 조정부(46)가 패턴 신호의 주기의 정수배의 위상 시프트량에 대응하는 중첩 전압을 생성하고 제어 전압에 중첩한다. 여기서, 위상 조정부(46)에는 패턴 신호의 주기로서 패턴 신호의 주기의 설계치가 미리 주어진다. 이에 따라, 도 5(b)에 나타내는 바와 같이, 스트로브 신호의 상승 에지의 타이밍은 당해 정수배의 주기 후의 패턴 신호의 상승 에지의 타이밍의 근방에 위치한다. 이 때, 도 4에서 설명한 바와 같이, 스트로브 신호의 위상과 패턴 신호의 위상은 오차를 가지고 있다.
그리고, 도 5(b)에 나타내는 바와 같이, 위상 조정부(46)는 스트로브 신호의 위상이 패턴 신호의 주기의 당해 소정의 정수배의 변화량을 포함하는 범위에서 중첩 전압을 순차 변화시키고, 스트로브 신호의 위상이 패턴 신호의 위상과 일치하는 중첩 전압을 서치하며, 도 5(c)에 나타내는 바와 같이 스트로브 신호의 위상과 패턴 신호의 위상을 일치시킨다.
이 때, 위상 조정부(46)는 패턴 신호의 주기의 소정의 정수배의 변화량의 전후의 각각에서 패턴 신호의 1주기 미만의 범위에서 스트로브 신호의 위상이 변화하도록 중첩 전압을 순차 변화시키는 것이 바람직하다. 예를 들면, 도 5(b)에서는 패턴 신호의 제4번째의 펄스의 상승 에지의 타이밍과 스트로브 신호의 제7번째의 펄스의 상승 에지의 타이밍이 일치하는 중첩 전압을 서치하므로, 스트로브 신호의 제7번째의 펄스의 상승 에지의 타이밍이 패턴 신호의 제3번째의 펄스의 상승 에지의 타이밍보다 크며 패턴 신호의 제5번째의 펄스의 상승 에지의 타이밍보다 작은 범위에서 변화하도록 중첩 전압을 변화시킨다. 이에 따라, 스트로브 신호의 위상이 패턴 신호의 주기의 당해 정수배 시프트하는 중첩 전압을 잘못 없이 검출할 수 있다.
도 6은 본 발명의 실시 형태에 관한 타이밍 발생 방법의 일례를 도시하는 흐름도이다. 당해 타이밍 발생 방법은 도 2에서 설명한 타이밍 발생기(20)를 이용하여 소망의 타이밍의 스트로브 신호를 생성하는 방법이다. 타이밍 발생 방법은 중첩 전압의 변화에 대한, 전압 제어 발진부(28)가 출력하는 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화 단계(S300∼ S304) 및 스트로브 신호를 출력해야 할 소망의 타이밍에 따른 타이밍 시프트량과 타이밍 시프트 게인에 기초하여 중첩 전압을 생성하는 전압 발생 단계(S306)를 포함한다.
초기화 단계에서는 우선 제1 위상 조정 단계(S300)에서 패턴 신호 및 스트로브 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 패턴 신호의 위상과 스트로브 신호의 위상을 일치시킨다. 제1 위상 조정 단계(S300)는 도 3에서 설명한 위상 조정부(46)와 같은 방법에 의해 패턴 신호의 위상과 스트로브 신호의 위상을 일치시킨다.
다음에, 제2 위상 조정 단계(S302)에 있어서, 제1 위상 조정 단계(S300)에서 검출한 중첩 전압으로부터 전압값을 순차 변화시키고 패턴 신호의 위상과 스트로브 신호의 위상이 다시 일치한 때의 중첩 전압의 변화량을 검출한다. 제2 위상 조정 단계(S302)는 도 3에서 설명한 위상 조정부(46)와 같은 방법에 의해 중첩 전압의 변화량을 검출한다.
다음에, 게인 산출 단계(S304)에 있어서, 제2 위상 조정 단계(S302)에서 검출한 중첩 전압의 변화량 및 중첩 전압을 변화시킴에 따른 스트로브 신호의 패턴 신호에 대한 위상의 변화량에 기초하여 타이밍 시프트 게인을 산출한다. 게인 산출 단계(S304)는 도 3에서 설명한 게인 산출부(48)와 같은 방법에 의해 타이밍 시프트 게인을 산출한다.
그리고, 상술한 전압 발생 단계(S306)에서 타이밍 시프트량에 따른 중첩 전압을 생성한다. 이러한 방법에 의해, 소망의 타이밍에 높은 정밀도로 제어한 스트 로브 신호를 용이하게 생성할 수 있다.
상술한 바와 같이, 타이밍 발생기(20)는 시험 장치(100)에 포함되는 드라이버(파형 성형기(13))에 공급하는 타이밍 신호와 시험 장치(100)에 포함되는 컴퍼레이터(신호 검출기(12))에 공급하는 스트로브 신호를 소망의 타이밍에서 출력하여도 된다. 이 경우, 타이밍 신호 및 스트로브 신호는 다른 PLL 회로에 의해 생성된다. 그리고, 타이밍 발생기(20)는 도 1 내지 도 6에서 설명한 방법에 의해 타이밍 신호에 대한 타이밍 시프트 게인 및 스트로브 신호에 대한 타이밍 시프트 게인을 각각 산출하여도 된다.
또한, 이상에서는 스트로브 신호의 위상을 시프트시키고 타이밍 신호와 스트로브 신호와의 위상차를 소망의 값으로 제어했지만, 다른 예에서는 타이밍 신호의 위상을 시프트시켜서 위상차를 소망의 값으로 제어하여도 된다. 이 경우, 도 1 내지 도 6에서 설명한 방법에서 타이밍 신호에 대한 처리와 스트로브 신호에 대한 처리를 바꿔넣음으로써 용이하게 수행할 수 있다.
또한, 이상에서는 시험 장치(100)에 이용되는 타이밍 신호와 스트로브 신호의 위상차를 소망의 값으로 제어하는 방법을 설명했지만, 당해 타이밍 발생 방법은 시험 장치(100)에 이용되는 주기 신호간의 위상차를 제어하는 것에 한정되지 않는다. 즉, 소정의 주파수의 제1 주기 신호와 소정의 주파수의 제2 주기 신호의 사이에서도 도 5에서 설명한 방법에 의해 제1 주기 신호와 제2 주기 신호의 위상차를 용이하게 제어할 수 있다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범 위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.

Claims (7)

  1. 제1 주기 신호에 대하여 소망의 위상차를 갖는 제2 주기 신호를 출력하는 타이밍 발생기에 있어서,
    주어지는 제어 전압에 따른 주파수의 발진 신호를 상기 제2 주기 신호로서 출력하는 전압 제어 발진부, 및
    상기 제2 주기 신호가 상기 제1 주기 신호에 대하여 가져야 할 위상차에 따른 중첩 전압을 상기 제어 전압에 중첩해서 상기 전압 제어 발진부에 공급하는 타이밍 제어부
    를 포함하며,
    상기 타이밍 제어부는,
    상기 중첩 전압의 변화에 대한, 상기 전압 제어 발진부가 출력하는 상기 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화부, 및
    상기 제2 주기 신호가 가져야 할 상기 소망의 위상차에 따른 타이밍 시프트량과 상기 타이밍 시프트 게인에 기초하여 상기 중첩 전압을 생성하는 전압 생성부
    를 포함하며,
    상기 초기화부는,
    상기 제1 주기 신호 및 상기 제2 주기 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 상기 제1 주기 신호의 위상과 상기 제2 주기 신 호의 위상을 일치시키는 제1 위상 조정 수단,
    상기 제1 위상 조정 수단에 의한 위상 시프트량을 유지한 상태에서 상기 전압 생성부가 상기 전압 제어 발진부에 공급하는 상기 중첩 전압을 순차 변화시키고 상기 제1 주기 신호의 위상과 상기 제2 주기 신호의 위상이 다시 일치한 때의 상기 중첩 전압의 변화량을 검출하는 제2 위상 조정 수단, 및
    상기 제2 위상 조정 수단이 검출한 상기 중첩 전압의 변화량 및 상기 중첩 전압을 변화시킴에 따른 상기 제2 주기 신호의 상기 제1 주기 신호에 대한 위상의 변화량에 기초하여 상기 타이밍 시프트 게인을 산출하는 게인 산출부
    를 포함하는 타이밍 발생기.
  2. 제1항에 있어서,
    상기 제2 위상 조정 수단은 상기 제2 주기 신호의 위상이 상기 제1 주기 신호의 주기의 소정의 정수배의 변화량을 포함하는 범위에서 변화하도록 상기 전압 생성부가 생성하는 상기 중첩 전압을 순차 변화시키는 타이밍 발생기.
  3. 제2항에 있어서,
    상기 제2 위상 조정 수단은 상기 제1 주기 신호의 주기의 상기 소정의 정수배의 변화량의 전후의 각각에서 상기 제1 주기 신호의 1주기 미만의 범위에서 상기 제2 주기 신호의 위상이 변화하도록 상기 중첩 전압을 순차 변화시키며,
    상기 게인 산출부는 상기 제1 주기 신호의 주기의 상기 소정의 정수배의 시 프트량을 상기 중첩 전압의 변화량으로 나눔으로써 상기 타이밍 시프트 게인을 산출하는 타이밍 발생기.
  4. 제3항에 있어서,
    상기 전압 제어 발진부가 선형으로 동작하는 상기 중첩 전압의 범위를 나타내는 정보를 미리 저장하는 범위 저장부를 더 포함하며,
    상기 전압 생성부는 상기 제1 위상 조정 수단이 상기 제1 주기 신호의 위상과 상기 제2 주기 신호의 위상을 일치시킬 경우에 상기 범위 저장부가 저장한 상기 중첩 전압의 범위에서 실질적으로 하한의 상기 중첩 전압을 미리 생성하며,
    상기 제1 위상 조정 수단은 상기 실질적으로 하한의 중첩 전압을 상기 제어 전압에 중첩한 상태에서 상기 제2 주기 신호의 위상을 더 변화시키고 상기 제1 주기 신호의 위상과 상기 제2 주기 신호의 위상을 일치시키는 타이밍 발생기.
  5. 제2항에 있어서,
    상기 게인 산출부는 상기 제1 주기 신호의 주기의 이론치를 미리 저장하고 상기 제1 주기 신호의 주기의 이론치를 상기 소정의 정수배로 한 값을 상기 중첩 전압의 변화량으로 나눔으로써 상기 타이밍 시프트 게인을 산출하는 타이밍 발생기.
  6. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    주어지는 타이밍 신호에 따라 상기 피시험 디바이스에 시험 패턴을 공급하는 패턴 발생기,
    상기 시험 패턴에 따라 상기 피시험 디바이스가 출력하는 출력 신호의 신호치를 주어지는 스트로브 신호의 타이밍에서 검출하는 신호 검출기,
    상기 타이밍 신호 및 상기 스트로브 신호를 생성하고 상기 패턴 발생기 및 상기 신호 검출기에 공급하는 타이밍 발생기, 및
    상기 신호 검출기가 검출한 신호치에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정기
    를 포함하며,
    상기 타이밍 발생기는,
    주어지는 제어 전압에 따른 주파수의 발진 신호를 상기 타이밍 신호로서 출력하는 제1 전압 제어 발진부,
    주어지는 제어 전압에 따른 주파수의 발진 신호를 상기 스트로브 신호로서 출력하는 제2 전압 제어 발진부, 및
    상기 스트로브 신호와 상기 타이밍 신호가 가져야 할 위상차에 따른 중첩 전압을 상기 제어 전압에 중첩해서 상기 제1 전압 제어 발진부 또는 상기 제2 전압 제어 발진부에 공급하는 타이밍 제어부
    를 포함하며,
    상기 타이밍 제어부는,
    상기 중첩 전압의 변화에 대한, 상기 제1 전압 제어 발진부 또는 상기 제2 전압 제어 발진부가 출력하는 상기 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화부, 및
    상기 스트로브 신호와 상기 타이밍 신호가 가져야 할 위상차에 따른 타이밍 시프트량과 상기 타이밍 시프트 게인에 기초하여 상기 중첩 전압을 생성하는 전압 생성부
    를 포함하며,
    상기 초기화부는,
    상기 타이밍 신호 및 상기 스트로브 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 상기 타이밍 신호의 위상과 상기 스트로브 신호의 위상을 일치시키는 제1 위상 조정 수단,
    상기 제1 위상 조정 수단에 의한 위상 시프트량을 유지한 상태에서 상기 전압 생성부가 상기 전압 제어 발진부에 공급하는 상기 중첩 전압을 순차 변화시키고 상기 제1 주기 신호의 위상과 상기 제2 주기 신호의 위상이 다시 일치한 때의 상기 중첩 전압의 변화량을 검출하는 제2 위상 조정 수단, 및
    상기 제2 위상 조정 수단이 검출한 상기 중첩 전압의 변화량 및 상기 중첩 전압을 변화시킴에 따른 상기 제2 주기 신호의 상기 제1 주기 신호에 대한 위상의 변화량에 기초하여 상기 타이밍 시프트 게인을 산출하는 게인 산출부
    를 포함하는 시험 장치.
  7. 제1 주기 신호에 대하여 소망의 위상차를 갖는 제2 주기 신호를 생성하는 타 이밍 발생 방법에 있어서,
    주어지는 제어 전압에 따른 주파수의 발진 신호를 상기 제2 주기 신호로서 출력하는 전압 제어 발진 단계, 및
    상기 제2 주기 신호가 상기 제1 주기 신호에 대하여 가져야 할 위상차에 따른 중첩 전압을 상기 제어 전압에 중첩해서 상기 전압 제어 발진 단계에 공급하는 타이밍 제어 단계
    를 포함하며,
    상기 타이밍 제어 단계는,
    상기 중첩 전압의 변화에 대한, 상기 전압 제어 발진 단계에서 출력하는 상기 발진 신호의 타이밍 시프트량의 비율을 나타내는 타이밍 시프트 게인을 측정하는 초기화 단계, 및
    상기 제2 주기 신호가 가져야 할 상기 소망의 위상차에 따른 타이밍 시프트량과 상기 타이밍 시프트 게인에 기초하여 상기 중첩 전압을 생성하는 전압 생성 단계
    를 포함하며,
    상기 초기화 단계는,
    상기 제1 주기 신호 및 상기 제2 주기 신호의 적어도 한 쪽의 위상을 다른 쪽의 위상에 대하여 시프트시키고 상기 제1 주기 신호의 위상과 상기 제2 주기 신호의 위상을 일치시키는 제1 위상 조정 단계,
    상기 제1 위상 조정 단계에서의 위상 시프트량을 유지한 상태에서 상기 전압 생성 단계에서 상기 전압 제어 발진 단계에 공급하는 상기 중첩 전압을 순차 변화시키고 상기 제1 주기 신호의 위상과 상기 제2 주기 신호의 위상이 다시 일치한 때의 상기 중첩 전압의 변화량을 검출하는 제2 위상 조정 단계, 및
    상기 제2 위상 조정 단계에서 검출한 상기 중첩 전압의 변화량 및 상기 중첩 전압을 변화시킴에 따른 상기 제2 주기 신호의 상기 제1 주기 신호에 대한 위상의 변화량에 기초하여 상기 타이밍 시프트 게인을 산출하는 게인 산출 단계
    를 포함하는 타이밍 발생 방법.
KR1020087006727A 2005-09-09 2006-08-24 타이밍 발생기, 시험 장치, 및 타이밍 발생 방법 KR101004427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/223,892 US7257508B2 (en) 2005-09-09 2005-09-09 Timing generator, and timing generating method
US11/223,892 2005-09-09

Publications (2)

Publication Number Publication Date
KR20080040009A true KR20080040009A (ko) 2008-05-07
KR101004427B1 KR101004427B1 (ko) 2010-12-28

Family

ID=37835636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006727A KR101004427B1 (ko) 2005-09-09 2006-08-24 타이밍 발생기, 시험 장치, 및 타이밍 발생 방법

Country Status (6)

Country Link
US (1) US7257508B2 (ko)
JP (1) JP5201991B2 (ko)
KR (1) KR101004427B1 (ko)
DE (1) DE112006002404T5 (ko)
TW (1) TWI328931B (ko)
WO (1) WO2007029513A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057771A (en) * 1990-06-18 1991-10-15 Tetronix, Inc. Phase-locked timebase for electro-optic sampling
US6151071A (en) * 1996-02-29 2000-11-21 Eastman Kodak Company Circuit for generating control signals
US6134276A (en) * 1998-03-31 2000-10-17 Lucent Technologies Inc. Timing recovery system
TW468339B (en) * 1998-09-14 2001-12-11 Sony Corp External synchronizing system and camera system using thereof
JP4394788B2 (ja) * 1999-05-10 2010-01-06 株式会社アドバンテスト 遅延時間判定装置
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP4416446B2 (ja) * 2003-07-16 2010-02-17 株式会社アドバンテスト シフトクロック発生装置、タイミング発生器、及び試験装置
DE112004001415T5 (de) * 2003-07-31 2006-06-29 Advantest Corporation Taktübertragungsvorrichtung und Prüfvorrichtung
JP2005094282A (ja) 2003-09-17 2005-04-07 Renesas Technology Corp 通信用半導体集積回路

Also Published As

Publication number Publication date
DE112006002404T5 (de) 2008-06-26
US7257508B2 (en) 2007-08-14
TWI328931B (en) 2010-08-11
JPWO2007029513A1 (ja) 2009-03-19
TW200711314A (en) 2007-03-16
JP5201991B2 (ja) 2013-06-05
WO2007029513A1 (ja) 2007-03-15
KR101004427B1 (ko) 2010-12-28
US20070061097A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
US7382146B2 (en) Semiconductor testing apparatus
US8502523B2 (en) Test apparatus and test method
KR100380573B1 (ko) 지연 클록 생성 장치 및 지연 시간 측정 장치
KR100944669B1 (ko) 시험 장치 및 시험 방법
US7461316B2 (en) Multi-strobe generation apparatus, test apparatus and adjustment method
US6990613B2 (en) Test apparatus
KR100825779B1 (ko) 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법
US7549101B2 (en) Clock transferring apparatus, and testing apparatus
US7262627B2 (en) Measuring apparatus, measuring method, and test apparatus
US7759927B2 (en) Test apparatus and testing method
KR100733184B1 (ko) 타이밍 클록 교정 방법
US7705581B2 (en) Electronic device and method for on chip jitter measurement
US7949922B2 (en) Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method
KR101004427B1 (ko) 타이밍 발생기, 시험 장치, 및 타이밍 발생 방법
JPH10288653A (ja) ジッタ測定方法及び半導体試験装置
US10483991B2 (en) Semiconductor device and test method
US8082118B2 (en) Test apparatus
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
JP4543024B2 (ja) タイミング発生器、試験装置、及びタイミング発生方法
WO2008152082A1 (en) Electronic device and method for on chip jitter measurement
JP2009171337A (ja) 位相調整回路および試験装置
KR20050036336A (ko) 테스트용 클럭신호 발생장치
JP2011180054A (ja) 半導体試験装置
JP2008020409A (ja) タイミング信号発生装置及び半導体集積回路試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee