WO2007029513A1 - タイミング発生器、試験装置、及びタイミング発生方法 - Google Patents

タイミング発生器、試験装置、及びタイミング発生方法 Download PDF

Info

Publication number
WO2007029513A1
WO2007029513A1 PCT/JP2006/316626 JP2006316626W WO2007029513A1 WO 2007029513 A1 WO2007029513 A1 WO 2007029513A1 JP 2006316626 W JP2006316626 W JP 2006316626W WO 2007029513 A1 WO2007029513 A1 WO 2007029513A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
signal
voltage
timing
unit
Prior art date
Application number
PCT/JP2006/316626
Other languages
English (en)
French (fr)
Inventor
Naoki Sato
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to JP2007534325A priority Critical patent/JP5201991B2/ja
Priority to DE112006002404T priority patent/DE112006002404T5/de
Publication of WO2007029513A1 publication Critical patent/WO2007029513A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Definitions

  • Timing generator test apparatus, and timing generation method
  • the present invention relates to a timing generator and a timing generation method that generate a strobe signal at a desired timing, and a test apparatus that tests a device under test.
  • This application is related to the following US applications: For designated countries where incorporation by reference is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • a method using a PLL Phase Lock Loop
  • This method is a method of shifting the phase of the clock signal according to the superimposed voltage by superimposing a desired voltage on the control voltage supplied to the voltage controlled oscillator of the PLL.
  • the relationship between the superimposed voltage and the phase shift amount can be measured by superimposing two kinds of voltages on the control voltage of the voltage controlled oscillator and detecting the phase shift amount with respect to each superimposed voltage. .
  • the phase shift amount is accurately detected, it is necessary to measure using a loop circuit, for example. For this reason, a measurement error occurs due to a delay or the like in the loop circuit.
  • an object of the present invention is to provide a timing generator, a test apparatus, and a timing generation method that can solve the above-described problems. This purpose is within the scope of the claims. This is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
  • a timing generator that outputs a second periodic signal having a desired phase difference with respect to the first periodic signal.
  • a voltage-controlled oscillation unit that outputs an oscillation signal with a frequency corresponding to the control voltage to be output as the second period signal, and a superimposed voltage according to the phase difference that the second period signal should have with respect to the first period signal
  • a timing control unit that superimposes on the voltage and supplies the voltage controlled oscillation unit to the voltage controlled oscillation unit.
  • the timing control unit indicates a ratio of a timing shift amount of an oscillation signal output from the voltage controlled oscillation unit to a change in the superimposed voltage.
  • a voltage generator that generates a superimposed voltage based on an initialization unit that measures gain, a timing shift amount according to a desired phase difference that the second period signal should have, and a timing shift gain
  • the sizing section shifts the phase of at least one of the first period signal and the second period signal with respect to the other phase, and the phase of the first period signal and the phase of the second period signal In the state where the phase shift amount by the first phase adjusting means and the first phase adjusting means is held, the superimposed voltage supplied from the voltage generator to the voltage controlled oscillator is sequentially changed, and the phase of the first period signal
  • the second phase adjustment means for detecting the amount of change in the superimposed voltage when the phase of the second period signal coincides again, and the amount of change in the superimposed voltage detected by the second phase adjustment means and the superimposed voltage are changed.
  • a timing generator is provided that includes a gain calculation unit that calculates a timing shift gain based on the amount of phase change of the second period signal relative to the first period signal.
  • the second phase adjustment means sequentially applies the superimposed voltage generated by the voltage generation unit so that the phase of the second periodic signal changes within a range including a change amount of a predetermined integer multiple of the period of the one periodic signal. You can change it.
  • the second phase adjusting means is arranged so that the phase of the second periodic signal changes within a range of less than one period of the first periodic signal before and after the amount of change of a predetermined integer multiple of the period of the first periodic signal. Then, the superimposed voltage is sequentially changed, and the gain calculating unit may calculate the timing shift gain by dividing the shift amount that is a predetermined integer multiple of the period of the first periodic signal by the change amount of the superimposed voltage.
  • the voltage storage unit further includes a range storage unit when the first phase adjustment unit matches the phase of the first periodic signal and the phase of the second periodic signal within the range of the superimposed voltage stored by the range storage unit.
  • the first phase adjusting means further changes the phase of the second periodic signal in a state where the substantially lower limit superimposed voltage is superimposed on the control voltage, and the phase of the first periodic signal is generated. And the phase of the second periodic signal may be matched.
  • the gain calculation unit stores in advance the theoretical value of the period of the first periodic signal, and divides the value obtained by multiplying the theoretical value of the period of the first periodic signal by a predetermined integer by the amount of change in the superimposed voltage. Thus, the timing shift gain may be calculated.
  • a test apparatus for testing a device under test, a pattern generator for supplying a test pattern to the device under test according to a given timing signal, and a test A signal detector that detects the signal value of the output signal output from the device under test according to the pattern at the timing of the given strobe signal, and a timing signal and strobe signal are generated and supplied to the pattern generator and signal detector A timing generator; and a determination unit that determines whether the device under test is good or bad based on a signal value detected by the signal detector.
  • the timing generator generates an oscillation signal having a frequency according to a given control voltage.
  • a first voltage controlled oscillator that outputs as a timing signal and an oscillation signal with a frequency corresponding to the applied control voltage are output as a strobe signal.
  • the superposed voltage corresponding to the phase difference that the second voltage controlled oscillator, the strobe signal and the timing signal should have is superimposed on the control voltage and supplied to the first voltage controlled oscillator or the second voltage controlled oscillator.
  • the timing control unit is a timing shift indicating the ratio of the timing shift amount of the oscillation signal output from the first voltage control oscillation unit or the second voltage control oscillation unit to the change in the superimposed voltage.
  • An initialization unit that measures gain, a timing shift amount according to a phase difference that the strobe signal and the timing signal should have, and a voltage generation unit that generates a superimposed voltage based on the timing shift gain,
  • the initialization unit shifts the phase of at least one of the timing signal and the strobe signal with respect to the other phase, so that the phase of the timing signal and the straw
  • the voltage generator sequentially changes the superimposed voltage supplied to the voltage controlled oscillator while maintaining the phase shift amount by the first phase adjuster and the first phase adjuster to match the phase of the signal.
  • the phase of the 1st periodic signal and the phase of the 2nd periodic signal The second phase adjustment means for detecting the amount of change in the superimposed voltage when they coincide again, the amount of change in the superimposed voltage detected by the second phase adjustment means, and the second period signal generated by changing the superimposed voltage.
  • a test apparatus including a gain calculation unit that calculates a timing shift gain based on a phase change amount with respect to a first periodic signal.
  • a timing generation method for generating a second period signal having a desired phase difference with respect to the first period signal, and having a frequency corresponding to a given control voltage.
  • a voltage-controlled oscillation stage that outputs an oscillation signal as a second period signal, and a voltage-controlled oscillation stage that superimposes a superposition voltage corresponding to the phase difference that the second period signal should have on the first period signal on the control voltage
  • the timing control stage includes an initialization stage for measuring a timing shift gain indicating a ratio of a timing shift amount of an oscillation signal output in the voltage controlled oscillation stage with respect to a change in the superimposed voltage, and a second stage.
  • a voltage generation stage for generating a superimposed voltage based on a timing shift amount corresponding to a desired phase difference that the periodic signal should have and a timing shift gain.
  • the initializing stage shifts at least one phase of the first period signal and the second period signal with respect to the other phase, and matches the phase of the first period signal and the phase of the second period signal.
  • a timing generation method including a gain calculation step of calculating a timing shift gain based on a phase change amount of the second period signal with respect to the first period signal.
  • FIG. 1 is a diagram showing an example of the configuration of a test apparatus 100 according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of a detailed configuration of the test apparatus 100.
  • FIG. 3 is a diagram showing an example of the configuration of the timing control unit 40.
  • FIG. FIG. 4 is a diagram illustrating an example of a relationship between a superimposed voltage and a phase shift amount of a strobe signal.
  • FIG. 5 is a timing chart showing an example of the operation of the initialization unit 56.
  • FIG. 6 is a flowchart showing an example of a timing generation method according to the embodiment of the present invention.
  • FIG. 1 is a diagram illustrating an example of a configuration of a test apparatus 100 according to an embodiment of the present invention.
  • the test apparatus 100 is an apparatus for testing a device under test such as a semiconductor circuit, and includes a pattern generator 10, a signal detector 12, a determiner 14, and a timing generator 20.
  • the non-turn generator 10 generates a test pattern for testing the device under test 200 in accordance with a given timing signal, and supplies the test pattern to the device under test 200.
  • the signal detector 12 detects the signal value of the output signal output from the device under test 200 according to the test pattern at the timing of the given strobe signal.
  • the signal detector 12 may be a comparator provided for each pin of the device under test 200.
  • the timing generator 20 outputs a timing signal and a strobe signal at a desired timing.
  • the timing generator 20 generates a timing signal that defines the output timing, cycle, etc. of the test pattern generated by the pattern generator 10.
  • the timing generator 20 outputs a strobe signal according to the timing at which the signal detector 12 should detect the signal value of the output signal.
  • the determiner 14 determines pass / fail of the device under test 200 based on the signal value of the output signal detected by the signal detector 12. For example, the determiner 14 compares the expected value pattern generated by the pattern generator 10 based on the test pattern with the signal value detected by the signal detector 12 to determine whether the device under test 200 is good or bad. judge.
  • FIG. 2 is a diagram showing an example of a detailed configuration of the test apparatus 100.
  • the pattern generator 10 includes a pattern generator 11 and a waveform shaper 13.
  • the timing generator 20 includes a first PLL circuit 21-1, a second PLL circuit 21-2, and a timing control unit 40.
  • the first PLL circuit 21-1 generates a timing signal having a desired frequency with reference to a given reference clock.
  • the second PLL circuit 21-2 generates a strobe signal having a desired frequency with the reference clock as a reference. Since the first PLL circuit 21-1 and the second PLL circuit 21-2 have the same configuration, in this example, the configuration of the second PLL circuit 21-2 will be described.
  • the second PLL circuit 21-2 includes a phase comparison unit 22, a superposition unit 24, a low-pass filter 26, a voltage controlled oscillation unit 28, and a frequency divider 30.
  • the phase comparison unit 22, the low-pass filter 26, the voltage-controlled oscillation unit 28, and the frequency divider 30 constitute a so-called PLL (Phase Lock Loop).
  • the voltage controlled oscillator 28 outputs an oscillation signal having a frequency corresponding to the applied control voltage as a strobe signal.
  • the phase comparison unit 22 compares the phase of the strobe signal received via the frequency divider 30 with the phase of the supplied reference clock, and outputs a control voltage corresponding to the phase difference.
  • the reference clock is a clock whose period does not vary.
  • the reference clock may be a clock distributed to each component that operates each component of the test apparatus 100.
  • the reference clock is generated by a circuit different from the PLL included in the timing generator 20.
  • the timing control unit 40 applies the superimposed voltage corresponding to the desired timing for outputting the timing signal and the strobe signal to the respective phase comparison units of the first PLL circuit 21-1 and the second PLL circuit 21-2.
  • Superimposed on the control voltage output by 22 is supplied to the voltage controlled oscillator 28.
  • the timing control unit 40 outputs the superimposed voltage to the superimposing unit 24.
  • the superimposing unit 24 is provided between the phase comparison unit 22 and the voltage control oscillation unit 28, and adds the superimposed voltage output from the timing control unit 40 to the control voltage output from the phase comparison unit 22 to obtain a low level.
  • the voltage is supplied to the voltage controlled oscillator 28 via the pass filter 26. With such a configuration, the phase of the strobe signal output from the voltage controlled oscillator 28 can be shifted according to the superimposed voltage, and the timing signal and the strobe signal can be output at a desired timing.
  • the timing signal and the strobe signal may be generated with a desired phase difference.
  • the timing control unit 40 measures in advance a timing shift gain indicating the ratio of the timing shift amount of the oscillation signal output from the voltage controlled oscillation unit 28 to the change in the superimposed voltage.
  • a superimposed voltage corresponding to the phase difference that the timing signal and the strobe signal should have is supplied to the first PLL circuit 21-1 and the second PLL circuit 2 12.
  • the timing shift gain is measured by detecting a pattern output from the pattern generator 10 according to the timing signal in the signal detector 12 according to the strobe signal.
  • the detection result in the signal detector 12 may be given to the timing control unit 40 via the determiner 14.
  • FIG. 3 is a diagram illustrating an example of the configuration of the timing control unit 40.
  • the timing control unit 40 includes an initialization unit 56, a voltage generation unit 50, and a range storage unit 54.
  • the initialization unit 56 measures in advance a timing shift gain indicating the ratio of the timing shift amount of the oscillation signal output from the voltage controlled oscillation unit 28 to the change in the superimposed voltage. That is, the initializing unit 56 calculates the slope of the superimposed voltage change amount—timing shift amount characteristic.
  • Timing shift gain for example, superimposes two types of superimposed voltage on the control voltage, detects the phase of the oscillation signal for each superimposed voltage, and divides the amount of change in the phase of the oscillation signal by the amount of change in the superimposed voltage As a result, the timing shift gain can be calculated.
  • the voltage generator 50 generates a superimposed voltage that is superimposed on the control voltage supplied to the voltage controlled oscillator 28. For example, when testing the device under test 200, the voltage generation unit 50 determines the timing shift amount according to the desired timing for outputting the strobe signal and the timing shift gain measured by the initialization unit 56. To generate a superimposed voltage. For example, the voltage generation unit 50 calculates the voltage value of the superimposed voltage to be generated by dividing the timing shift amount by the timing shift gain. In this example, the timing shift amount is given as timing data.
  • the initialization unit 56 includes a phase adjustment unit 46 and a gain calculation unit 48.
  • the phase adjusting unit 46 compares the phase of the pattern signal (timing signal) with the phase of the strobe signal based on the signal from the determiner 14.
  • the phase adjustment unit 46 changes the overlap voltage generated by the voltage generation unit 50 and detects whether or not the phase of the pattern signal and the phase of the strobe signal match.
  • the decision unit 14 is given a value fixed to the H level or the L level as an expected value, and when the decision result is switched, it is decided that the pattern signal phase and the strobe signal phase are inconsistent. You can do it.
  • the phase adjustment unit 46 shifts the phase of at least one of the timing signal and the strobe signal with respect to the other phase, and the phase of the timing signal and the strobe signal are shifted. Match the phase.
  • the phase adjusting unit 46 changes the superimposed signal supplied to the first PLL circuit 21-1 or the second PLL circuit 2 1-2 until the phase match is detected as described above. Match the phase with the phase of the strobe signal.
  • the voltage generator 50 may generate the superimposed voltage within a predetermined range.
  • the voltage generator 50 generates a superimposed voltage that is approximately the lower limit of the range of the superimposed voltage in which the voltage controlled oscillator 28 operates linearly, and the phase adjuster 46 gradually increases the superimposed voltage output by the voltage generator 50. You may increase it.
  • the range of the superimposed voltage in which the voltage controlled oscillator 28 operates linearly refers to the oscillation signal output from the voltage controlled oscillator 28 in response to a change in the superimposed voltage superimposed on the control voltage of the voltage controlled oscillator 28. This refers to the range in which the phase shift amount changes linearly.
  • the range storage unit 54 may store the range of the superimposed voltage in advance.
  • the voltage generation unit 50 may generate the lower limit superimposed voltage in response to an instruction from the phase adjustment unit 46. Then, the phase adjustment unit 46 shifts the phase of the stove signal in a state where the substantially lower limit superimposed voltage is superimposed on the control voltage, and matches the phase of the pattern signal and the phase of the strobe signal. .
  • the phase adjustment unit 46 performs superimposition in which the phase of the pattern signal and the phase of the strobe signal match.
  • the voltage value of the voltage may be held.
  • the phase adjustment unit 46 sequentially changes the superimposed voltage supplied from the voltage generation unit 50 to the voltage control oscillation unit 28, and the amount of change in the superimposed voltage when the phase of the pattern signal and the phase of the strobe signal again coincide with each other. Is detected.
  • the phase adjustment unit 46 detects the amount of change based on the difference between the held voltage value and the voltage value of the superimposed voltage when the phase of the pattern signal and the phase of the strobe signal again coincide. Further, the phase adjustment unit 46 may generate a voltage that gradually increases or decreases.
  • the gain calculation unit 48 calculates the timing shift gain based on the amount of change in the superimposed voltage detected by the phase adjustment unit 46 and the amount of change in the phase of the strobe signal caused by changing the superimposed voltage. As described above, since the phase of the pattern signal and the phase of the strobe signal are the same before and after changing the superimposed voltage, the amount of change in the phase of the strobe signal caused by changing the superimposed voltage is It is an integral multiple of the period of the no-turn signal.
  • the phase adjustment unit 46 gradually increases the superimposed voltage and continuously changes the phase of the strobe signal, the phase of the non-turn signal and the phase of the strobe signal again coincide with each other.
  • the phase shift amount of the signal is 1 time the period of the pattern signal.
  • the gain calculation unit 48 can calculate the timing shift gain by dividing the period of the pattern signal by the amount of change in the superimposed voltage.
  • the gain calculation unit 48 preferably stores a theoretical value of the pattern signal period in advance.
  • the phase adjustment unit 46 first shifts the phase of the strobe signal by an integer multiple of the period of the pattern signal from the state in which the phase of the pattern signal and the phase of the strobe signal match.
  • the phase of the strobe signal is changed continuously in the vicinity, the phase of the pattern signal and the phase of the strobe signal again coincide with each other because the phase shift amount of the strobe signal corresponds to the cycle of the pattern signal.
  • the gain calculation unit 48 can calculate the timing shift gain by dividing the integer multiple of the theoretical value of the period of the pattern signal by the change amount of the superimposed voltage.
  • the phase shift amount of the strobe signal can be easily measured. For this reason, the timing shift gain can be easily calculated.
  • FIG. 4 is a diagram showing an example of the relationship between the superimposed voltage and the phase shift amount of the strobe signal. .
  • the vertical axis indicates the phase shift amount
  • the horizontal axis indicates the voltage value of the superimposed voltage.
  • the ideal value of the superimposed voltage shift amount characteristic is indicated by a dotted line
  • the measured value of the characteristic is indicated by a solid line.
  • the characteristic has a linear region (V1 to V3) as shown in FIG.
  • the range storage unit 54 described in FIG. 3 may store the range of the superimposed voltage that becomes the linear region.
  • the ideal value and the actual measurement value of the characteristic have an error due to, for example, the characteristic of the voltage controlled oscillation unit 28 or the like. For this reason, for example, the phase of the strobe signal should be shifted by the shift amount A based on the ideal value of the characteristic! / When the superimposed voltage V2 is generated, the actual shift amount of the phase of the strobe signal has an error with respect to A. Therefore, as described in FIG. 3, it is preferable to measure the characteristics and calculate the timing shift gain in advance.
  • FIG. 5 is a timing chart showing an example of the operation of the initialization unit 56.
  • the phase adjustment unit 46 matches the phase of the pattern signal with the phase of the strobe signal.
  • the phase of the rising edge of the pattern signal matches the phase of the rising edge of the strobe signal, as shown in Fig. 5 (a).
  • the phase adjustment unit 46 generates a superimposed voltage corresponding to a phase shift amount that is an integral multiple of the cycle of the pattern signal, and superimposes the superimposed voltage on the control voltage.
  • the design value of the period of the pattern signal is given to the phase adjustment unit 46 in advance as the period of the pattern signal.
  • the timing of the rising edge of the strobe signal is located in the vicinity of the timing of the rising edge of the pattern signal after the integer multiple period. At this time, as described in FIG. 4, the phase of the strobe signal and the phase of the non-turn signal have an error.
  • the phase adjustment unit 46 sequentially changes the superimposed voltage in a range in which the phase of the strobe signal includes a change amount of the predetermined integer multiple of the cycle of the pattern signal, Phase force of strobe signal Search for the superimposed voltage that matches the phase of the pattern signal.
  • the phase of the strobe signal is matched with the phase of the pattern signal.
  • the phase adjustment unit 46 is configured so that the phase of the strobe signal changes within a range of less than one cycle of the pattern signal before and after the change amount of a predetermined integer multiple of the cycle of the pattern signal. It is preferable to sequentially change the superimposed voltage. For example, in Fig. 5 (b) In this case, a search is made for a superimposed voltage that matches the timing of the rising edge of the fourth pulse of the pattern signal and the timing of the rising edge of the seventh pulse of the strobe signal. Pulse rising edge timing force Overlapping voltage so that it changes within a range smaller than the rising edge timing of the fifth pulse of the pattern signal that is larger than the rising edge timing of the third pulse of the pattern signal. To change. As a result, the superimposed voltage that is shifted by an integral multiple of the period of the phase force pattern signal of the strobe signal can be detected without error.
  • FIG. 6 is a flowchart showing an example of the timing generation method according to the embodiment of the present invention.
  • the timing generation method is a method of generating a strobe signal at a desired timing using the timing generator 20 described in FIG.
  • the timing generation method consists of an initialization stage (S300 to S304) that measures the timing shift gain indicating the ratio of the timing shift amount of the oscillation signal output from the voltage controlled oscillator 28 to the change in the superimposed voltage, and the strobe signal is output.
  • a voltage generation step (S306) for generating a superimposed voltage based on a timing shift amount corresponding to a desired timing to be performed and a timing shift gain is provided.
  • the phase of at least one of the pattern signal and the strobe signal is shifted with respect to the other phase, and the phase of the pattern signal and the phase of the strobe signal are matched.
  • the phase of the non-turn signal and the phase of the strobe signal are matched by the same method as the phase adjustment unit 46 described in FIG.
  • the voltage value is sequentially changed from the superposition voltage detected in the first phase adjustment stage S300, and the superposition when the phase of the nonturn signal and the phase of the strobe signal again coincide with each other. Detects the amount of voltage change.
  • the amount of change in the superimposed voltage is detected by the same method as the phase adjustment unit 46 described in FIG.
  • Gain calculation stage S304 calculates the timing shift gain by the same method as the gain calculation unit 48 described in FIG.
  • the timing generator 20 includes the timing signal supplied to the driver (waveform shaper 13) included in the test apparatus 100 and the strobe signal supplied to the comparator (signal detector 12) included in the test apparatus 100. May be output at a desired timing.
  • the timing signal and the strobe signal are generated by different PLL circuits. Then, the timing generator 20 may calculate the timing shift gain for the timing signal and the timing shift gain for the strobe signal by the method described with reference to FIGS.
  • the force by which the phase of the strobe signal is shifted and the phase difference between the timing signal and the stove signal is controlled to a desired value.
  • the phase of the timing signal is shifted.
  • the phase difference may be controlled to a desired value.
  • the method described in FIGS. 1 to 6 can be easily performed by exchanging the processing for the timing signal and the processing for the strobe signal.
  • the timing generation method is used for the test apparatus 100. It is not limited to controlling the phase difference between periodic signals. In other words, the phase difference between the first periodic signal and the second periodic signal can be easily obtained between the first periodic signal having the predetermined frequency and the second periodic signal having the predetermined frequency by the method described in FIG. Can be controlled.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　第１周期信号に対して所望の位相差を有する第２周期信号を、第２周期信号を生成するＰＬＬ回路の電圧制御発振部の制御電圧に電圧を重畳することにより出力するタイミング発生器であって、重畳電圧の変化に対するタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ部と、当該所望の位相差と、タイミングシフトゲインとに基づいて、重畳電圧を生成する電圧生成部とを有し、イニシャライズ部は、第１周期信号の位相と第２周期信号の位相とを一致させ、更に重畳電圧を順次変化させ、第１周期信号の位相と第２周期信号の位相とが再度一致したときの重畳電圧の変化量を検出し、重畳電圧の変化量、及び第２周期信号の位相の変化量に基づいて、タイミングシフトゲインを算出する。

Description

明 細 書
タイミング発生器、試験装置、及びタイミング発生方法
技術分野
[0001] 本発明は、所望のタイミングのストローブ信号を生成するタイミング発生器及びタイ ミング発生方法、及び被試験デバイスを試験する試験装置に関する。本出願は、下 記の米国出願に関連する。文献の参照による組み込みが認められる指定国にっ 、 ては、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部 とする。
US 11/223, 892 出願曰 2005年 9月 9曰
背景技術
[0002] 従来、所望の位相のクロック信号を生成する方法として、 PLL (Phase Lock Loop)を 用いた方法が知られている。当該方法は、 PLLの電圧制御発振器に供給する制御 電圧に、所望の電圧を重畳することにより、クロック信号の位相を、当該重畳電圧に 応じてシフトさせる方法である。
発明の開示
発明が解決しょうとする課題
[0003] しかし、電圧制御発振器を用いてクロック信号の位相をシフトさせたとき、設定した シフト量と、実際のシフト量との間に誤差が生じる場合がある。このため従来は、電圧 制御発振器の制御電圧に重畳する電圧と、実際のシフト量との関係を予め測定する ことでイニシャライズを行って 、る。
[0004] 例えば、 2種類の電圧を、電圧制御発振器の制御電圧に重畳し、それぞれの重畳 電圧に対する位相シフト量を検出することにより、重畳電圧と位相シフト量との関係を 測定することができる。この場合、位相シフト量を正確に検出する必要がある。しかし 、位相シフト量を正確に検出する場合、例えばループ回路を用いて測定する必要が ある。このため、ループ回路における遅延等により、測定誤差が生じてしまう。
[0005] このため本発明は、上述した課題を解決することのできるタイミング発生器、試験装 置、及びタイミング発生方法を提供することを目的とする。この目的は、請求の範囲に おける独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の 更なる有利な具体例を規定する。
課題を解決するための手段
[0006] 上記課題を解決するために、本発明の第 1の形態においては、第 1周期信号に対 し、所望の位相差を有する第 2周期信号を出力するタイミング発生器であって、与え られる制御電圧に応じた周波数の発振信号を、第 2周期信号として出力する電圧制 御発振部と、第 2周期信号が第 1周期信号に対して有するべき位相差に応じた重畳 電圧を、制御電圧に重畳して電圧制御発振部に供給するタイミング制御部とを備え、 タイミング制御部は、重畳電圧の変化に対する、電圧制御発振部が出力する発振信 号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ 部と、第 2周期信号が有するべき所望の位相差に応じたタイミングシフト量と、タイミン グシフトゲインとに基づいて、重畳電圧を生成する電圧生成部とを有し、ィ -シャライ ズ部は、第 1周期信号及び第 2周期信号の少なくとも一方の位相を他方の位相に対 してシフトさせ、第 1周期信号の位相と第 2周期信号の位相とを一致させる第 1位相 調整手段と、第 1位相調整手段による位相シフト量を保持した状態で、電圧生成部が 電圧制御発振部に供給する重畳電圧を順次変化させ、第 1周期信号の位相と第 2周 期信号の位相とが再度一致したときの重畳電圧の変化量を検出する第 2位相調整手 段と、第 2位相調整手段が検出した重畳電圧の変化量、及び重畳電圧を変化させた ことによる、第 2周期信号の第 1周期信号に対する位相の変化量に基づいて、タイミ ングシフトゲインを算出するゲイン算出部とを含むタイミング発生器を提供する。
[0007] 第 2位相調整手段は、第 2周期信号の位相が、 1周期信号の周期の所定の整数倍 の変化量を含む範囲で変化するように、電圧生成部が生成する重畳電圧を順次変 ィ匕させてよい。第 2位相調整手段は、第 1周期信号の周期の所定の整数倍の変化量 の前後のそれぞれにおいて、第 1周期信号の 1周期未満の範囲で、第 2周期信号の 位相が変化するように、重畳電圧を順次変化させ、ゲイン算出部は、第 1周期信号の 周期の所定の整数倍のシフト量を、重畳電圧の変化量で除算することにより、タイミン グシフトゲインを算出してよい。
[0008] 電圧制御発振部が線形に動作する重畳電圧の範囲を示す情報を予め格納する範 囲格納部を更に備え、電圧生成部は、第 1位相調整手段が第 1周期信号の位相と第 2周期信号との位相を一致させる場合に、範囲格納部が格納した重畳電圧の範囲に おいて、略下限の重畳電圧を予め生成し、第 1位相調整手段は、略下限の重畳電圧 を制御電圧に重畳した状態で、第 2周期信号の位相を更に変化させ、第 1周期信号 の位相と、第 2周期信号の位相とを一致させてよい。
[0009] ゲイン算出部は、第 1周期信号の周期の理論値を予め格納し、第 1周期信号の周 期の理論値を、所定の整数倍した値を、重畳電圧の変化量で除算することにより、タ イミングシフトゲインを算出してよい。
[0010] 本発明の第 2の形態においては、被試験デバイスを試験する試験装置であって、 与えられるタイミング信号に応じて、被試験デバイスに試験パターンを供給するバタ ーン発生器と、試験パターンに応じて被試験デバイスが出力する出力信号の信号値 を、与えられるストローブ信号のタイミングで検出する信号検出器と、タイミング信号 及びストローブ信号を生成し、パターン発生器及び信号検出器に供給するタイミング 発生器と、信号検出器が検出した信号値に基づいて、被試験デバイスの良否を判定 する判定器とを備え、タイミング発生器は、与えられる制御電圧に応じた周波数の発 振信号を、タイミング信号として出力する第 1電圧制御発振部と、与えられる制御電 圧に応じた周波数の発振信号を、ストローブ信号として出力する第 2電圧制御発振 部と、ストローブ信号とタイミング信号とが有するべき位相差に応じた重畳電圧を、制 御電圧に重畳して第 1電圧制御発振部又は第 2電圧制御発振部に供給するタイミン グ制御部とを有し、タイミング制御部は、重畳電圧の変化に対する、第 1電圧制御発 振部又は第 2電圧制御発振部が出力する発振信号のタイミングシフト量の割合を示 すタイミングシフトゲインを測定するイニシャライズ部と、ストローブ信号とタイミング信 号とが有するべき位相差に応じたタイミングシフト量と、タイミングシフトゲインとに基づ いて、重畳電圧を生成する電圧生成部とを有し、イニシャライズ部は、タイミング信号 及びストローブ信号の少なくとも一方の位相を他方の位相に対してシフトさせ、タイミ ング信号の位相とストローブ信号の位相とを一致させる第 1位相調整手段と、第 1位 相調整手段による位相シフト量を保持した状態で、電圧生成部が電圧制御発振部に 供給する重畳電圧を順次変化させ、第 1周期信号の位相と第 2周期信号の位相とが 再度一致したときの重畳電圧の変化量を検出する第 2位相調整手段と、第 2位相調 整手段が検出した重畳電圧の変化量、及び重畳電圧を変化させたことによる、第 2 周期信号の第 1周期信号に対する位相の変化量に基づいて、タイミングシフトゲイン を算出するゲイン算出部とを含む試験装置を提供する。
[0011] 本発明の第 3の形態においては、第 1周期信号に対し、所望の位相差を有する第 2 周期信号を生成するタイミング発生方法であって、与えられる制御電圧に応じた周波 数の発振信号を、第 2周期信号として出力する電圧制御発振段階と、第 2周期信号 が第 1周期信号に対して有するべき位相差に応じた重畳電圧を、制御電圧に重畳し て電圧制御発振段階に供給するタイミング制御段階とを備え、タイミング制御段階は 、重畳電圧の変化に対する、電圧制御発振段階において出力する発振信号のタイミ ングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ段階と、第 2周期信号が有するべき所望の位相差に応じたタイミングシフト量と、タイミングシフト ゲインとに基づいて、重畳電圧を生成する電圧生成段階とを有し、イニシャライズ段 階は、第 1周期信号及び第 2周期信号の少なくとも一方の位相を他方の位相に対し てシフトさせ、第 1周期信号の位相と第 2周期信号の位相とを一致させる第 1位相調 整段階と、第 1位相調整段階における位相シフト量を保持した状態で、電圧生成段 階において電圧制御発振段階に供給する重畳電圧を順次変化させ、第 1周期信号 の位相と第 2周期信号の位相とが再度一致したときの重畳電圧の変化量を検出する 第 2位相調整段階と、第 2位相調整段階において検出した重畳電圧の変化量、及び 重畳電圧を変化させたことによる、第 2周期信号の第 1周期信号に対する位相の変 化量に基づいて、タイミングシフトゲインを算出するゲイン算出段階とを含むタイミン グ発生方法を提供する。
[0012] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。
図面の簡単な説明
[0013] [図 1]本発明の実施形態に係る試験装置 100の構成の一例を示す図である。
[図 2]試験装置 100の詳細な構成の一例を示す図である。
[図 3]タイミング制御部 40の構成の一例を示す図である。 [図 4]重畳電圧と、ストローブ信号の位相シフト量との関係の一例を示す図である。
[図 5]イニシャライズ部 56の動作の一例を示すタイミングチャートである。
[図 6]本発明の実施形態に係るタイミング発生方法の一例を示すフローチャートであ る。
符号の説明
[0014] 10 · · ·パターン発生器、 11 · · ·パターンジェネレータ、 12· · ·信号検出器、 13 · "波 形成形器、 14· . '判定器、 20· . 'タイミング発生器、 21 · · 'PLL回路、 22· . '位相比 較部、 24· · ·重畳部、 26 · · ·ローパスフィルタ、 28 · · ·電圧制御発振部、 30· · ·分周 器、 40· · 'タイミング制御部、 46 · · '位相調整部、 48 · · 'ゲイン算出部、 50· · '電圧 生成部、 54· · '範囲格納部、 56 · · 'イニシャライズ部、 100· · '試験装置、 200· · ·被 試験デバイス
発明を実施するための最良の形態
[0015] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特 徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0016] 図 1は、本発明の実施形態に係る試験装置 100の構成の一例を示す図である。試 験装置 100は、半導体回路等の被試験デバイスを試験する装置であって、パターン 発生器 10、信号検出器 12、判定器 14、及びタイミング発生器 20を備える。
[0017] ノターン発生器 10は、与えられるタイミング信号に応じて、被試験デバイス 200を 試験する試験パターンを生成し、被試験デバイス 200に供給する。信号検出器 12は 、試験パターンに応じて被試験デバイス 200が出力する出力信号の信号値を、与え られるストローブ信号のタイミングで検出する。例えば信号検出器 12は、被試験デバ イス 200のピン毎に設けられるコンパレータであってよい。
[0018] タイミング発生器 20は、所望のタイミングのタイミング信号及びストローブ信号を出 力する。本例においては、タイミング発生器 20は、パターン発生器 10が生成する試 験パターンの出力タイミング、周期等を規定するタイミング信号を生成する。また、タ イミング発生器 20は、信号検出器 12に出力信号の信号値を検出させるべきタイミン グに応じて、ストローブ信号を出力する。 [0019] 判定器 14は、信号検出器 12が検出した出力信号の信号値に基づいて、被試験デ バイス 200の良否を判定する。例えば、判定器 14は、パターン発生器 10が試験パタ ーンに基づいて生成する期待値パターンと、信号検出器 12が検出した信号値とを比 較することにより、被試験デバイス 200の良否を判定する。
[0020] 図 2は、試験装置 100の詳細な構成の一例を示す図である。本例において、パター ン発生器 10は、パターンジェネレータ 11及び波形成形器 13を有する。また、タイミン グ発生器 20は、第 1PLL回路 21— 1、第 2PLL回路 21— 2、及びタイミング制御部 4 0を有する。第 1PLL回路 21— 1は、与えられる基準クロックを基準として、所望の周 波数のタイミング信号を生成する。また、第 2PLL回路 21— 2は、当該基準クロックを 基準として、所望の周波数のストローブ信号を生成する。第 1PLL回路 21— 1及び第 2PLL回路 21— 2は同一の構成を有するので、本例においては、第 2PLL回路 21— 2の構成を説明する。第 2PLL回路 21— 2は、位相比較部 22、重畳部 24、ローパス フィルタ 26、電圧制御発振部 28、及び分周器 30を備える。
[0021] 位相比較部 22、ローパスフィルタ 26、電圧制御発振部 28、及び分周器 30は、い わゆる PLL (Phase Lock Loop)を構成する。電圧制御発振部 28は、与えられる制御 電圧に応じた周波数の発振信号を、ストローブ信号として出力する。位相比較部 22 は、分周器 30を介して受け取ったストローブ信号の位相と、与えられる基準クロックの 位相とを比較し、位相差に応じた制御電圧を出力する。
[0022] ここで、基準クロックは、周期の変動しないクロックである。例えば基準クロックは、試 験装置 100の各構成要素を動作させるベぐ各構成要素に分配されるクロックであつ てよい。また、基準クロックは、タイミング発生器 20が有する PLLとは異なる回路によ り生成される。
[0023] タイミング制御部 40は、タイミング信号及びストローブ信号を出力するべき所望のタ イミングに応じた重畳電圧を、第 1PLL回路 21— 1及び第 2PLL回路 21— 2のそれ ぞれの位相比較部 22が出力する制御電圧に重畳して電圧制御発振部 28に供給す る。本例においてタイミング制御部 40は、当該重畳電圧を重畳部 24に出力する。重 畳部 24は、位相比較部 22と電圧制御発振部 28との間に設けられ、位相比較部 22 が出力する制御電圧に、タイミング制御部 40が出力する重畳電圧を加算して、ロー パスフィルタ 26を介して電圧制御発振部 28に供給する。このような構成により、電圧 制御発振部 28が出力するストローブ信号の位相を、重畳電圧に応じてシフトさせるこ とができ、所望のタイミングでタイミング信号及びストローブ信号を出力することができ る。
[0024] 被試験デバイス 200の試験を行う場合、タイミング信号及びストローブ信号は、所望 の位相差を有して生成するべき場合がある。タイミング制御部 40は、被試験デバイス 200の試験を行う前に、重畳電圧の変化に対する、電圧制御発振部 28が出力する 発振信号のタイミングシフト量の割合を示すタイミングシフトゲインを予め測定する。 そして、被試験デバイス 200の試験を行う場合に、タイミング信号及びストローブ信号 が有するべき位相差に応じた重畳電圧を、第 1PLL回路 21— 1及び第 2PLL回路 2 1 2に供給する。
[0025] 当該タイミングシフトゲインの測定は、パターン発生部 10がタイミング信号に応じて 出力するパターンを、信号検出器 12においてストローブ信号に応じて検出することに より行う。この場合、信号検出器 12における検出結果は、判定器 14を介してタイミン グ制御部 40に与えられてよい。
[0026] 図 3は、タイミング制御部 40の構成の一例を示す図である。タイミング制御部 40は、 イニシャライズ部 56、電圧生成部 50、及び範囲格納部 54を備える。イニシャライズ部 56は、被試験デバイス 200の試験を行う前に、重畳電圧の変化に対する、電圧制御 発振部 28が出力する発振信号のタイミングシフト量の割合を示すタイミングシフトゲイ ンを予め測定する。つまり、イニシャライズ部 56は、重畳電圧変化量—タイミングシフ ト量の特性の傾きを算出する。タイミングシフトゲインは、例えば 2種類の重畳電圧を 制御電圧に重畳して、それぞれの重畳電圧に対する発振信号の位相を検出し、発 振信号の位相の変化量を、重畳電圧の変化量で割り算することにより、タイミングシフ トゲインを算出することができる。
[0027] 電圧生成部 50は、電圧制御発振部 28に供給される制御電圧に重畳する重畳電 圧を生成する。例えば、被試験デバイス 200を試験する場合に、電圧生成部 50は、 ストローブ信号を出力するべき所望のタイミングに応じたタイミングシフト量と、ィニシ ャライズ部 56が測定したタイミングシフトゲインとに基づ 、て、重畳電圧を生成する。 例えば、電圧生成部 50は、タイミングシフト量をタイミングシフトゲインで除算すること により、生成するべき重畳電圧の電圧値を算出する。本例において、当該タイミング シフト量は、タイミングデータとして与えられる。
[0028] イニシャライズ部 56は、位相調整部 46及びゲイン算出部 48を有する。位相調整部 46は、判定器 14からの信号に基づいて、パターン信号 (タイミング信号)の位相と、ス トローブ信号の位相とを比較する。位相調整部 46は、電圧生成部 50が生成する重 畳電圧を変化させ、パターン信号の位相とストローブ信号の位相とがー致する力否 かを検出する。この場合、例えば判定器 14には、期待値として Hレベル又は Lレベル に固定された値が与えられ、判定結果が切り替わった場合に、パターン信号の位相 とストローブ信号の位相とがー致したと判定してよい。
[0029] タイミングシフトゲインを測定する場合、まず、位相調整部 46は、タイミング信号及 びストローブ信号の少なくとも一方の位相を、他方の位相に対してシフトさせ、タイミン グ信号の位相とストローブ信号の位相とを一致させる。例えば、位相調整部 46は、前 述したように位相の一致が検出されるまで、第 1PLL回路 21— 1又は第 2PLL回路 2 1 - 2に供給する重畳電圧を変化させることにより、ノターン信号の位相とストローブ 信号の位相とを一致させる。
[0030] このとき、電圧生成部 50は、予め定められた範囲で重畳電圧を生成してよい。例え ば、電圧生成部 50は、電圧制御発振部 28が線形に動作する重畳電圧の範囲の略 下限の重畳電圧を生成し、位相調整部 46は、電圧生成部 50が出力する重畳電圧を 徐々に増加させてよい。ここで、電圧制御発振部 28が線形に動作する重畳電圧の 範囲とは、電圧制御発振部 28の制御電圧に重畳される重畳電圧の変化に対し、電 圧制御発振部 28が出力する発振信号の位相シフト量が線形に変化する範囲をいう 。当該重畳電圧の範囲は、範囲格納部 54が予め格納してよい。電圧生成部 50は、 位相調整部 46からの指示に応じて、当該下限の重畳電圧を生成してよい。そして、 位相調整部 46は、当該略下限の重畳電圧が制御電圧に重畳された状態で、スト口 ーブ信号の位相をシフトさせ、パターン信号の位相と、ストローブ信号の位相とを一 致させる。
[0031] 位相調整部 46は、パターン信号の位相とストローブ信号の位相とがー致した重畳 電圧の電圧値を保持してよい。そして、位相調整部 46は、電圧生成部 50が電圧制 御発振部 28に供給する重畳電圧を順次変化させ、パターン信号の位相とストローブ 信号の位相とが再度一致したときの重畳電圧の変化量を検出する。例えば、位相調 整部 46は、保持している電圧値と、パターン信号の位相とストローブ信号の位相とが 再度一致したときの重畳電圧の電圧値との差分により、当該変化量を検出する。また 、位相調整部 46は、漸増又は漸減する電圧を生成してよい。
[0032] ゲイン算出部 48は、位相調整部 46が検出した重畳電圧の変化量、及び重畳電圧 を変化させたことによる、ストローブ信号の位相の変化量に基づいて、タイミングシフト ゲインを算出する。上述したように、重畳電圧を変化させる前後で、パターン信号の 位相と、ストローブ信号の位相とは一致しているので、重畳電圧を変化させたことによ るストローブ信号の位相の変化量は、ノターン信号の周期の整数倍となる。
[0033] 例えば、位相調整部 46が、重畳電圧を漸増させ、当該ストローブ信号の位相を連 続して変化させた場合、ノターン信号の位相とストローブ信号の位相とが再度一致 するのは、ストローブ信号の位相シフト量がパターン信号の周期の 1倍となったときで ある。係る場合、ゲイン算出部 48は、パターン信号の周期を、重畳電圧の変化量で 除算することにより、タイミングシフトゲインを算出することができる。ゲイン算出部 48 は、パターン信号の周期の理論値を予め格納することが好ま 、。
[0034] また、位相調整部 46が、最初にパターン信号の位相とストローブ信号の位相とがー 致した状態から、ストローブ信号の位相をパターン信号の周期の整数倍だけ位相シ フトさせた位相の近傍にお!ヽて、ストローブ信号の位相を連続して変化させた場合、 パターン信号の位相とストローブ信号の位相とが再度一致するのは、ストローブ信号 の位相シフト量がパターン信号の周期の当該整数倍となったときである。係る場合、 ゲイン算出部 48は、パターン信号の周期の理論値の当該整数倍を、重畳電圧の変 化量で除算することにより、タイミングシフトゲインを算出することができる。
[0035] このように、ストローブ信号の位相シフト量をパターン信号の既知の周期を基準とし て測定することにより、当該位相シフト量を容易に測定することができる。このため、タ イミングシフトゲインを容易に算出することができる。
[0036] 図 4は、重畳電圧と、ストローブ信号の位相シフト量との関係の一例を示す図である 。図 4において縦軸は位相シフト量を示し、横軸は重畳電圧の電圧値を示す。また、 図 4において、重畳電圧 シフト量特性の理想値を点線で示し、当該特性の実測値 を実線で示す。当該特性は、図 4に示すように、線形領域 (V1〜V3)を有する。図 3 にお 、て説明した範囲格納部 54は、当該線形領域となる重畳電圧の範囲を格納し てよい。
[0037] 当該特性の理想値と実測値とは、例えば電圧制御発振部 28の特性等によって誤 差を有する。このため、例えばストローブ信号の位相をシフト量 Aでシフトさせるベぐ 当該特性の理想値に基づ！/、て重畳電圧 V2を生成した場合、ストローブ信号の位相 の実際のシフト量は、 Aに対して誤差を有してしまう。このため、図 3において説明し たように、当該特性を測定し、予めタイミングシフトゲインを算出することが好ましい。
[0038] 図 5は、イニシャライズ部 56の動作の一例を示すタイミングチャートである。まず、位 相調整部 46が、パターン信号の位相とストローブ信号の位相とを一致させる。これに より、図 5 (a)に示すように、パターン信号の立ち上がりエッジの位相と、ストローブ信 号の立ち上がりエッジの位相とがー致する。
[0039] そして、位相調整部 46が、パターン信号の周期の整数倍の位相シフト量に対応す る重畳電圧を生成し、制御電圧に重畳する。ここで、位相調整部 46には、パターン 信号の周期として、パターン信号の周期の設計値が予め与えられる。これにより、図 5
(b)に示すように、ストローブ信号の立ち上がりエッジのタイミングは、当該整数倍の 周期後のパターン信号の立ち上がりエッジのタイミングの近傍に位置する。このとき、 図 4において説明したように、ストローブ信号の位相と、ノターン信号の位相とは誤差 を有している。
[0040] そして、図 5 (b)に示すように、位相調整部 46は、ストローブ信号の位相がパターン 信号の周期の当該所定の整数倍の変化量を含む範囲で重畳電圧を順次変化させ、 ストローブ信号の位相力 パターン信号の位相と一致する重畳電圧をサーチし、図 5
(c)に示すように、ストローブ信号の位相とパターン信号の位相とを一致させる。
[0041] このとき、位相調整部 46は、パターン信号の周期の所定の整数倍の変化量の前後 のそれぞれにおいて、パターン信号の 1周期未満の範囲で、ストローブ信号の位相 が変化するように、重畳電圧を順次変化させることが好ましい。例えば、図 5 (b)にお いては、パターン信号の第 4番目のパルスの立ち上がりエッジのタイミングと、ストロー ブ信号の第 7番目のパルスの立ち上がりエッジのタイミングとが一致する重畳電圧を サーチするので、ストローブ信号の第 7番目のパルスの立ち上がりエッジのタイミング 力 パターン信号の第 3番目のパルスの立ち上がりエッジのタイミングより大きぐパタ ーン信号の第 5番目のノ ルスの立ち上がりエッジのタイミングより小さい範囲で変化 するように、重畳電圧を変化させる。これにより、ストローブ信号の位相力 パターン 信号の周期の当該整数倍シフトする重畳電圧を、誤りなく検出することができる。
[0042] 図 6は、本発明の実施形態に係るタイミング発生方法の一例を示すフローチャート である。当該タイミング発生方法は、図 2において説明したタイミング発生器 20を用い て、所望のタイミングのストローブ信号を生成する方法である。タイミング発生方法は 、重畳電圧の変化に対する、電圧制御発振部 28が出力する発振信号のタイミングシ フト量の割合を示すタイミングシフトゲインを測定するイニシャライズ段階 (S300〜S3 04)と、ストローブ信号を出力するべき所望のタイミングに応じたタイミングシフト量と、 タイミングシフトゲインとに基づいて、重畳電圧を生成する電圧発生段階 (S306)とを 備える。
[0043] イニシャライズ段階では、まず第 1位相調整段階 S300において、パターン信号及 びストローブ信号の少なくとも一方の位相を他方の位相に対してシフトさせ、パターン 信号の位相とストローブ信号の位相とを一致させる。第 1位相調整段階 S300は、図 3 において説明した位相調整部 46と同様の方法により、ノターン信号の位相とストロー ブ信号の位相とを一致させる。
[0044] 次に、第 2位相調整段階 S302において、第 1位相調整段階 S300で検出した重畳 電圧から電圧値を順次変化させ、ノターン信号の位相とストローブ信号の位相とが 再度一致したときの重畳電圧の変化量を検出する。第 2位相調整段階 S302は、図 3 において説明した位相調整部 46と同様の方法により、重畳電圧の変化量を検出す る。
[0045] 次に、ゲイン算出段階 S304において、第 2位相調整段階 S302で検出した重畳電 圧の変化量、及び重畳電圧を変化させたことによる、ストローブ信号のパターン信号 に対する位相の変化量に基づいて、タイミングシフトゲインを算出する。ゲイン算出段 階 S304は、図 3において説明したゲイン算出部 48と同様の方法により、タイミングシ フトゲインを算出する。
[0046] そして、上述した電圧発生段階 S306において、タイミングシフト量に応じた重畳電 圧を生成する。このような方法により、所望のタイミングに精度よく制御したストローブ 信号を容易に生成することができる。
[0047] 上述したように、タイミング発生器 20は、試験装置 100が備えるドライバ (波形成形 器 13)に供給するタイミング信号と、試験装置 100が備えるコンパレータ (信号検出 器 12)に供給するストローブ信号とを所望のタイミングで出力してよい。この場合、タ イミング信号及びストローブ信号は、異なる PLL回路により生成される。そして、タイミ ング発生器 20は、図 1から図 6において説明した方法により、タイミング信号に対する タイミングシフトゲイン、及びストローブ信号に対するタイミングシフトゲインをそれぞれ 算出してよい。
[0048] また、以上においては、ストローブ信号の位相をシフトさせ、タイミング信号とスト口 ーブ信号との位相差を所望の値に制御した力 他の例においては、タイミング信号の 位相をシフトさせて位相差を所望の値に制御してよい。この場合、図 1から図 6におい て説明した方法において、タイミング信号に対する処理と、ストローブ信号に対する処 理を入れ換えることにより、容易に行うことができる。
[0049] また、以上においては、試験装置 100に用いられるタイミング信号とストローブ信号 との位相差を所望の値に制御する方法を説明したが、当該タイミング発生方法は、試 験装置 100に用いられる周期信号間の位相差を制御することに限定されない。つま り、所定の周波数の第 1周期信号と、所定の周波数の第 2周期信号との間においても 、図 5において説明した方法により、第 1周期信号と第 2周期信号との位相差を容易 に制御することができる。
[0050] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または 改良を加えることが可能であることが当業者に明らかである。その様な変更または改 良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から 明らかである。

Claims

請求の範囲
[1] 第 1周期信号に対し、所望の位相差を有する第 2周期信号を出力するタイミング発 生器であって、
与えられる制御電圧に応じた周波数の発振信号を、前記第 2周期信号として出力 する電圧制御発振部と、
前記第 2周期信号が前記第 1周期信号に対して有するべき位相差に応じた重畳電 圧を、前記制御電圧に重畳して前記電圧制御発振部に供給するタイミング制御部と を備え、
前記タイミング制御部は、
前記重畳電圧の変化に対する、前記電圧制御発振部が出力する前記発振信号の タイミングシフト量の割合を示すタイミングシフトゲインを測定するイニシャライズ部と、 前記第 2周期信号が有するべき前記所望の位相差に応じたタイミングシフト量と、 前記タイミングシフトゲインとに基づいて、前記重畳電圧を生成する電圧生成部と を有し、
前記イニシャライズ部は、
前記第 1周期信号及び前記第 2周期信号の少なくとも一方の位相を他方の位相に 対してシフトさせ、前記第 1周期信号の位相と前記第 2周期信号の位相とを一致させ る第 1位相調整手段と、
前記第 1位相調整手段による位相シフト量を保持した状態で、前記電圧生成部が 前記電圧制御発振部に供給する前記重畳電圧を順次変化させ、前記第 1周期信号 の位相と前記第 2周期信号の位相とが再度一致したときの前記重畳電圧の変化量を 検出する第 2位相調整手段と、
前記第 2位相調整手段が検出した前記重畳電圧の変化量、及び前記重畳電圧を 変化させたことによる、前記第 2周期信号の前記第 1周期信号に対する位相の変化 量に基づいて、前記タイミングシフトゲインを算出するゲイン算出部と
を含むタイミング発生器。
[2] 前記第 2位相調整手段は、前記第 2周期信号の位相が、前記 1周期信号の周期の 所定の整数倍の変化量を含む範囲で変化するように、前記電圧生成部が生成する 前記重畳電圧を順次変化させる
請求項 1に記載のタイミング発生器。
[3] 前記第 2位相調整手段は、前記第 1周期信号の周期の前記所定の整数倍の変化 量の前後のそれぞれにおいて、前記第 1周期信号の 1周期未満の範囲で、前記第 2 周期信号の位相が変化するように、前記重畳電圧を順次変化させ、
前記ゲイン算出部は、前記第 1周期信号の周期の前記所定の整数倍のシフト量を 、前記重畳電圧の変化量で除算することにより、前記タイミングシフトゲインを算出す る
請求項 2に記載のタイミング発生器。
[4] 前記電圧制御発振部が線形に動作する前記重畳電圧の範囲を示す情報を予め 格納する範囲格納部を更に備え、
前記電圧生成部は、前記第 1位相調整手段が前記第 1周期信号の位相と前記第 2 周期信号との位相を一致させる場合に、前記範囲格納部が格納した前記重畳電圧 の範囲において、略下限の前記重畳電圧を予め生成し、
前記第 1位相調整手段は、前記略下限の重畳電圧を前記制御電圧に重畳した状 態で、前記第 2周期信号の位相を更に変化させ、前記第 1周期信号の位相と、前記 第 2周期信号の位相とを一致させる
請求項 3に記載のタイミング発生器。
[5] 前記ゲイン算出部は、前記第 1周期信号の周期の理論値を予め格納し、前記第 1 周期信号の周期の理論値を、前記所定の整数倍した値を、前記重畳電圧の変化量 で除算することにより、前記タイミングシフトゲインを算出する
請求項 2に記載のタイミング発生器。
[6] 被試験デバイスを試験する試験装置であって、
与えられるタイミング信号に応じて、前記被試験デバイスに試験パターンを供給す るパターン発生器と、
前記試験パターンに応じて前記被試験デバイスが出力する出力信号の信号値を、 与えられるストローブ信号のタイミングで検出する信号検出器と、
前記タイミング信号及び前記ストローブ信号を生成し、前記パターン発生器及び前 記信号検出器に供給するタイミング発生器と、
前記信号検出器が検出した信号値に基づいて、前記被試験デバイスの良否を判 定する判定器と
を備え、
前記タイミング発生器は、
与えられる制御電圧に応じた周波数の発振信号を、前記タイミング信号として出力 する第 1電圧制御発振部と、
与えられる制御電圧に応じた周波数の発振信号を、前記ストローブ信号として出力 する第 2電圧制御発振部と、
前記ストローブ信号と前記タイミング信号とが有するべき位相差に応じた重畳電圧 を、前記制御電圧に重畳して前記第 1電圧制御発振部又は前記第 2電圧制御発振 部に供給するタイミング制御部と
を有し、
前記タイミング制御部は、
前記重畳電圧の変化に対する、前記第 1電圧制御発振部又は前記第 2電圧制御 発振部が出力する前記発振信号のタイミングシフト量の割合を示すタイミングシフトゲ インを測定するイニシャライズ部と、
前記ストローブ信号と前記タイミング信号とが有するべき位相差に応じたタイミング シフト量と、前記タイミングシフトゲインとに基づいて、前記重畳電圧を生成する電圧 生成部と
を有し、
前記イニシャライズ部は、前記タイミング信号及び前記ストローブ信号の少なくとも 一方の位相を他方の位相に対してシフトさせ、前記タイミング信号の位相と前記スト口 ーブ信号の位相とを一致させる第 1位相調整手段と、
前記第 1位相調整手段による位相シフト量を保持した状態で、前記電圧生成部が 前記電圧制御発振部に供給する前記重畳電圧を順次変化させ、前記第 1周期信号 の位相と前記第 2周期信号の位相とが再度一致したときの前記重畳電圧の変化量を 検出する第 2位相調整手段と、 前記第 2位相調整手段が検出した前記重畳電圧の変化量、及び前記重畳電圧を 変化させたことによる、前記第 2周期信号の前記第 1周期信号に対する位相の変化 量に基づいて、前記タイミングシフトゲインを算出するゲイン算出部と
を含む試験装置。
[7] 第 i周期信号に対し、所望の位相差を有する第 2周期信号を生成するタイミング発 生方法であって、
与えられる制御電圧に応じた周波数の発振信号を、前記第 2周期信号として出力 する電圧制御発振段階と、
前記第 2周期信号が前記第 1周期信号に対して有するべき位相差に応じた重畳電 圧を、前記制御電圧に重畳して前記電圧制御発振段階に供給するタイミング制御段 階と
を備え、
前記タイミング制御段階は、
前記重畳電圧の変化に対する、前記電圧制御発振段階において出力する前記発 振信号のタイミングシフト量の割合を示すタイミングシフトゲインを測定するィ-シャラ ィズ段階と、
前記第 2周期信号が有するべき前記所望の位相差に応じたタイミングシフト量と、 前記タイミングシフトゲインとに基づいて、前記重畳電圧を生成する電圧生成段階と を有し、
前記イニシャライズ段階は、
前記第 1周期信号及び前記第 2周期信号の少なくとも一方の位相を他方の位相に 対してシフトさせ、前記第 1周期信号の位相と前記第 2周期信号の位相とを一致させ る第 1位相調整段階と、
前記第 1位相調整段階における位相シフト量を保持した状態で、前記電圧生成段 階にお 1、て前記電圧制御発振段階に供給する前記重畳電圧を順次変化させ、前記 第 1周期信号の位相と前記第 2周期信号の位相とが再度一致したときの前記重畳電 圧の変化量を検出する第 2位相調整段階と、
前記第 2位相調整段階において検出した前記重畳電圧の変化量、及び前記重畳 電圧を変化させたことによる、前記第 2周期信号の前記第 1周期信号に対する位相 の変化量に基づいて、前記タイミングシフトゲインを算出するゲイン算出段階と を含むタイミング発生方法。
PCT/JP2006/316626 2005-09-09 2006-08-24 タイミング発生器、試験装置、及びタイミング発生方法 WO2007029513A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007534325A JP5201991B2 (ja) 2005-09-09 2006-08-24 タイミング発生器、試験装置、及びタイミング発生方法
DE112006002404T DE112006002404T5 (de) 2005-09-09 2006-08-24 Taktgenerator, Prüfvorrichtung und Takterzeugungsverfahren

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/223,892 US7257508B2 (en) 2005-09-09 2005-09-09 Timing generator, and timing generating method
US11/223,892 2005-09-09

Publications (1)

Publication Number Publication Date
WO2007029513A1 true WO2007029513A1 (ja) 2007-03-15

Family

ID=37835636

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/316626 WO2007029513A1 (ja) 2005-09-09 2006-08-24 タイミング発生器、試験装置、及びタイミング発生方法

Country Status (6)

Country Link
US (1) US7257508B2 (ja)
JP (1) JP5201991B2 (ja)
KR (1) KR101004427B1 (ja)
DE (1) DE112006002404T5 (ja)
TW (1) TWI328931B (ja)
WO (1) WO2007029513A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313081A (ja) * 1990-06-18 1992-11-05 Sony Tektronix Corp 位相拘束タイムベース回路
JP2001027660A (ja) * 1999-05-10 2001-01-30 Advantest Corp 遅延時間判定装置
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP2005037269A (ja) * 2003-07-16 2005-02-10 Advantest Corp シフトクロック発生装置、タイミング発生器、及び試験装置
WO2005013546A1 (ja) * 2003-07-31 2005-02-10 Advantest Corporation クロック乗換装置、及び試験装置
JP2005094282A (ja) * 2003-09-17 2005-04-07 Renesas Technology Corp 通信用半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151071A (en) * 1996-02-29 2000-11-21 Eastman Kodak Company Circuit for generating control signals
US6134276A (en) * 1998-03-31 2000-10-17 Lucent Technologies Inc. Timing recovery system
TW468339B (en) * 1998-09-14 2001-12-11 Sony Corp External synchronizing system and camera system using thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313081A (ja) * 1990-06-18 1992-11-05 Sony Tektronix Corp 位相拘束タイムベース回路
JP2001027660A (ja) * 1999-05-10 2001-01-30 Advantest Corp 遅延時間判定装置
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP2005037269A (ja) * 2003-07-16 2005-02-10 Advantest Corp シフトクロック発生装置、タイミング発生器、及び試験装置
WO2005013546A1 (ja) * 2003-07-31 2005-02-10 Advantest Corporation クロック乗換装置、及び試験装置
JP2005094282A (ja) * 2003-09-17 2005-04-07 Renesas Technology Corp 通信用半導体集積回路

Also Published As

Publication number Publication date
DE112006002404T5 (de) 2008-06-26
US7257508B2 (en) 2007-08-14
TWI328931B (en) 2010-08-11
JPWO2007029513A1 (ja) 2009-03-19
KR20080040009A (ko) 2008-05-07
TW200711314A (en) 2007-03-16
JP5201991B2 (ja) 2013-06-05
KR101004427B1 (ko) 2010-12-28
US20070061097A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
US7734967B2 (en) Semiconductor memory device and testing method of the same
US7272056B2 (en) Data output controller in semiconductor memory device and control method thereof
JP5235196B2 (ja) 試験装置および試験方法
US7262627B2 (en) Measuring apparatus, measuring method, and test apparatus
US7759927B2 (en) Test apparatus and testing method
US7554332B2 (en) Calibration apparatus, calibration method, testing apparatus, and testing method
US7949922B2 (en) Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method
US7705581B2 (en) Electronic device and method for on chip jitter measurement
KR100733184B1 (ko) 타이밍 클록 교정 방법
KR101260942B1 (ko) 시험 장치 및 시험 방법
JP3413342B2 (ja) ジッタ測定方法及び半導体試験装置
WO2007029513A1 (ja) タイミング発生器、試験装置、及びタイミング発生方法
US10483991B2 (en) Semiconductor device and test method
US8082118B2 (en) Test apparatus
US7541815B2 (en) Electronic device, testing apparatus, and testing method
JP5225925B2 (ja) 調整装置、調整方法および試験装置
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
US7342523B2 (en) Testing apparatus
JP4543024B2 (ja) タイミング発生器、試験装置、及びタイミング発生方法
JP2011180054A (ja) 半導体試験装置
WO2008152082A1 (en) Electronic device and method for on chip jitter measurement
JP2009171337A (ja) 位相調整回路および試験装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007534325

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120060024043

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087006727

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112006002404

Country of ref document: DE

Date of ref document: 20080626

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06796739

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607