JPH03157018A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH03157018A
JPH03157018A JP2126114A JP12611490A JPH03157018A JP H03157018 A JPH03157018 A JP H03157018A JP 2126114 A JP2126114 A JP 2126114A JP 12611490 A JP12611490 A JP 12611490A JP H03157018 A JPH03157018 A JP H03157018A
Authority
JP
Japan
Prior art keywords
voltage
variable capacitance
frequency
output
capacitance diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2126114A
Other languages
English (en)
Inventor
Toshiki Kamiya
紙谷　俊毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2126114A priority Critical patent/JPH03157018A/ja
Priority to US07/559,040 priority patent/US5036295A/en
Priority to EP90115127A priority patent/EP0412491B1/en
Priority to DE69020452T priority patent/DE69020452T2/de
Publication of JPH03157018A publication Critical patent/JPH03157018A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/023—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes
    • H03L1/025—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes and a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フェーズロックドループ（以下ＰＬＬとい
う）を用いた周波数シンセサイザに関するものである。
〔従来の技術〕
第７図は従来の周波数シンセサイザを示すブロック図で
ある。図において、１は基準信号を発振する基準信号発
振器であり、２は入力されるチャネルデータに従って決
定される分周比にて周波数シンセサイザの出力信号が分
周されて得られた信号と前記基準信号発振器１の発振す
る基準信号との位相比較を行う分周・位相比較器である
。３はこの分周・位相比較器２の出力する位相差信号に
応じたパルスを生成するチャージポンプであり、４およ
び５はチャージポンプ３から出力されるパルスを平滑化
するフィルタ手段としてのラグリードフィルタおよびロ
ーパスフィルタである。
６はこのローパスフィルタ５の出力電圧に応じてその容
量が変化する第１の可変容量ダイオード、７はこの第１
の可変容量ダイオード６の容量に基づいて決定される周
波数で発振する発振器であり、この可変容量ダイオード
６と発振器７とによって電圧制御発振器（以下、ｖＣＯ
という）が構成されている。８はこの発振器７の出力を
増幅するバッファアンプ、９はバッファアンプ８で増幅
された出力信号を出力する出力端子であり、このバッフ
ァアンプ８からは出力信号の一部が前記分周・位相比較
器２ヘフイードバツクされている。
次に動作について説明する。バッファアンプ８からフィ
ードバックされた出力信号は、分周・位相比較器２にて
チャネルデータに応じた分周比にて分周され、基準信号
発振器１の発振する基準信号と位相比較される。分周・
位相比較器２はこの位相比較によって得られた位相差信
号をチャージポンプ３へ送り、チャージポンプ３は受は
取った位相差信号に応じたパルスを生成してラグリード
フィルタ４へ送る。チャージポンプ３で生成されたパル
スは、このラグリードフィルタ４およびローパスフィル
タ５によって平滑化され、所定の直流電圧に変換されて
第１の可変容量ダイオード６に印加される。
可変容量ダイオード６の容量は、このローパスフィルタ
５によって印加された直流電圧に対応した値に設定され
、発振器７はこの第１の可変容量ダイオード６に設定さ
れた容量に基づいて決定される周波数で発振する。この
発振器７の出力をバッファアンプ８にて増幅し、出力端
子９より出力信号として出力するとともに、その一部を
分周・位相比較器２ヘフイードバツクする。このループ
は最終的には、分周・位相比較器２より出力される位相
差が“０”になるように働き、可変容量ダイオード６と
発振器７とで形成されるｖＣＯの発振周波数は所定の値
に安定する。このような状態をロック状態と呼んでいる
。
〔発明が解決しようとする課題〕
従来の周波数シンセサイザは以上のように構成されてい
るので、ＰＬＬロック過程における周波数合わせに要す
る時間は、ラグリードフィルタ４の時定数に依存するた
め、周波数切換時において第１の可変容量ダイオード６
の印加電圧を急激に変化させることができず、チャネル
の切換えには多くの時間がかかり、周波数ホッピングが
要求されるディジタル無線装置などの周波数シンセサイ
ザとしては不適当であるという課題があった。
このような課題に対処した技術として、例えば特開昭５
７−１６０２２７号公報に示されたものがあるが、そこ
に示されたものは、ｖＣＯの温度変化により切換え時間
が長びくことがあるという課題を有している。
この発明は上記のような課題を解消するためになされた
もので、周波数の切換えに速やかに対応でき、さらに温
度変化にも安定な周波数シンセサイザを得ることを目的
とする。
〔課題を解決するための手段〕
請求項（１）記載の発明に係る周波数シンセサイザは、
ＶＣＯを構成している発振器に、第１の可変容量ダイオ
ードとともにその発振周波数を決定する第２の可変容量
ダイオードを接続し、さらに、チャネルデータに応じて
第２の可変容量ダイオードに印加する直流電圧を示す電
圧値データが格納された記憶手段と、フィルタ手段の出
力電圧を検出してその値を出力する電圧検出手段と、記
憶手段から読み出した電圧値データをフィルタ手段の出
力電圧に基づいて補正する演算手段と、この演算手段か
ら出力される補正データをそれに対応した直流電圧に変
換して、前記第２の可変容量ダイオードに印加する変換
手段とを設けたものである。
請求項（２）記載の発明に係る周波数シンセサイザは、
ＶＣＯを構成している発振器に、第１の可変容量ダイオ
ードとともにその発振周波数を決定する第２の可変容量
ダイオードを接続し、さらに、チャネルデータに応じて
第２の可変容量ダイオードに印加する直流電圧を示す電
圧値データが格納された記憶手段と、フィルタ手段の出
力電圧を検出してその値を出力する電圧検出手段と、記
憶手段から読み出した電圧値データを電圧設定値として
出力した後、フィルタ手段の出力値に応じた新たな電圧
設定値を出力する演算手段と、この演算手段が出力した
電圧設定値を直流電圧値に変換し、この直流電圧値を第
２の可変容量ダイオードに印加する変換手段とを設けた
ものである。
〔作　用〕
請求項（１）記載の発明における演算手段は、記憶手段
から読み出した電圧値データをフィルタ手段の出力電圧
に基づいて補正して、その補正データに対応した直流電
圧をＶＣＯを構成している発振器に接続した第２の可変
容量ダイオードに印加することにより、第１の可変容量
ダイオードの印加電圧をあまり変動させることなくＶＣ
Ｏの周波数の切換えを可能とし、チャネルの切換時間が
短く、温度変化にも安定な周波数シンセサイザを実現す
る。
また、請求項（２）記載の発明における演算手段は、記
憶手段から読み出した電圧設定値を第２の可変容量ダイ
オードに供給して、チャネル切換え時の周波数同期時間
を短縮し、さらにフィルタ手段の出力電圧の傾向から位
相同期時間を短縮するような新たな電圧設定値を決定し
、その値を第２の可変容量ダイオードに供給する。
［実施例］ 以下、この発明の一実施例を図について説明する。第１
図において、１は基準信号発振器、２は分周・位相比較
器、３はチャージポンプ、４はラグリードフィルタ、５
はローパスフィルタ、６は第１の可変容量ダイオード、
７は発振器、８はバッファアンプ、９は出力端子であり
、第７図に同一符号を付した従来のそれらと同一、ある
いは相当部分であるため詳細な説明は省略する。
１０は前記発振器７に第１の可変容量ダイオード６とと
もに接続されて、当該発振器７の発振周波数を決定する
第２の可変容量ダイオードであり、ＶＣＯはこれら第１
の可変容量ダイオード６、第２の可変容量ダイオード１
０、および発振器７にて形成される。１１はチャネルデ
ータに応じて、所定の温度（例えば２５°Ｃ）における
前記第２の可変容量ダイオード１０に印加すべき直流電
圧を示す電圧値データが、全チャネル分あらかじめ格納
されている記憶手段としての読み取り専用メモリ（以下
、ＲＯＭという）である。１２はＲＯＭ１１から読み出
したチャネルデータ対応の電圧値データを、前回のチャ
ネル切換時にローパスフィルタ５から出力された直流電
圧に基づいて補正する演算手段を構成する演算回路であ
り、例えばマイクロプロセッサである。１３はローパス
フィルタ５の出力値を通過させたりしゃ断したりするス
イッチである。１４はローパスフィルタ５の出力である
直流電圧値に応じた値を出力する電圧検出手段であり、
ここではＡ−Ｄ変換器が採用されている。１５は演算回
路１２から出力されるデータを、それに対応した直流電
圧に変換して前記第２の可変容量ダイオード１０に印加
する変換手段としてのＤ−Ａ変換器である。
次に動作について説明する。従来の場合と同様に、バッ
ファアンプ８からフィードバックされた出力信号が分周
・位相比較器２にて分周され、基準信号発振器ｌの発振
する基準信号と位相比較される。この分周・位相比較器
２からの位相差に応じてチャージポンプ３が動作して所
定のパルスを生成し、そのパルスはラグリードフィルタ
４およびローパスフィルタ５によって平滑化され、所定
の直流電圧に変換されて第１の可変容量ダイオード６に
印加される。また、演算回路１２はチャネルデータが入
力されると、ＲＯＭＩ　１をアクセスして当該チャネル
データに対応した電圧値データを読み出し、当該電圧値
データに所定の演算を実施して生成した補正データをＤ
−Ａ変換器１５に送る。Ｄ−Ａ変換器１５はこの補正デ
ータを対応する直流電圧に変換して第２の可変容量ダイ
オード１０に印加する。
第１の可変容量ダイオード６および第２の可変容量ダイ
オードＩＯの容量は、印加された直流電圧に対応した値
に設定され、発振器７はこの第１の可変容量ダイオード
６および第２の可変容量ダイオード１０に設定された容
量に基づいて決定される周波数で発振する。このように
、チャネルの切換えによる周波数の大幅な変化は、第２
の可変容量ダイオード１０の容量変化によって実現され
、第１の可変容量ダイオード６は切換えられた周波数の
わずかな微調整のみを行っている。すなわち、第１の可
変容量ダイオード６に印加される直流電圧の変化は、Ｐ
ＬＬのロック過程での位相合わせのための狭い範囲のも
のであり、従って、ラグリードフィルタ４の時定数に影
響されることなく、短時間でチャネルの切換えを行うこ
とが可能となる。
ところで、ＶＣＯの制御電圧と発振周波数との間の関係
は、温度をパラメータにとってグラフに表すと第２図の
ようになる。ここで、ｖＣＯの発振周波数をＦ＋　　（
ＭＨｚ　）にロックしたい場合、−１０°Ｃではｏ、９
４Ｖ、＋８０°Ｃでは１．４　Ｖ　トなって、温度によ
って約０．４６　Ｖの差が生ずる。同様にして、Ｆｚ　
　（ＭＨｚ　）の場合には、−１０°Ｃでは５．２２　
Ｖ、＋８０’Ｃでは５．８５Ｖ１”差は約０、６３　Ｖ
となる。前述のように、ＲＯＭＩＩには＋２５°Ｃにお
ける電圧値データが格納されているため、Ｆｌにロック
する場合、ＲＯＭＩ　１からは１．１１Ｖに対応した値
が出力される。そのとき、温度が＋８０°Ｃであれば、
ｖＣＯの発振周波数はまず、Ｆｌより低いｆ＋　となり
、その後、ＰＬＬループによって第１の可変容量ダイオ
ード６に印加される直流電圧が変化して、最終的にはＦ
、にロックされる。しかしながら、このＶＣＯの発振周
波数がＦ＋にロックされるまでにはある程度の時間がか
かり、その時間は前記周波数の差分によって決まるもの
であるため、この差分をなるべく小さくする必要がある
。
そこで、演算回路１２は前述のように、チャネルデータ
が入力されると、ＲＯＭＩＩより対応した電圧値データ
を読み込んで、前回の測定値（前回の測定値については
後述する。）に基づく補正データを演算を行ってそれを
Ｄ−Ａ変換器１５に送り、ローパスフィルタ５の出力電
圧が定常状態になると、スイッチ１３を制御して導通さ
せる。
これによって、ローパスフィルタ５より第１の可変容量
ダイオード６に印加されている直流電圧がＡ−Ｄ変換器
１４に導入され、Ａ−Ｄ変換器１４は直流電圧をディジ
タル値に変換する。そして、演算回路１２は、そのディ
ジタル値を次回のチャネル切換時に使用される測定値と
して保持する。
つまり、前回の測定値とは、前回のチャネル切換時に測
定したローパスフィルタの出力電圧値である。演算回路
１２はチャネル切換時に前回の測定値が基準となる■。
（前回のチャネル切換時に設定された周波数に対応した
２５°Ｃにおける電圧値であれば、ＲＯＭＩＩから読み
込んだ電圧値データを何の演算処理も施さずにそのまま
補正データとして出力し、また、基準となる電圧ｖ０と
の間に差があれば、その差分を第２の可変容量ダイオー
ド１０に印加する直流電圧に換算する演算を行って、算
出された補正データを出力する。ここで、第２図の特性
図は第１の可変容量ダイオード６に印加される電圧と出
力信号との関係を示していると仮定する（実際には定量
的には異なるが、傾向は第２図に示されたようになる）
。そして、前回のチャネル切換時に設定された周波数が
Ｆ、であったとすると、第２図に示した特性図より基準
値Ｖ、は１．１１　Ｖであるが、測定値は１．４ｖであ
ったとすると、■ｃｏの温度は＋８０　”Ｃと推定され
る。そこで、今回のチャネル切換により設定される周波
数がＦ２であるとすると、ＲＯＭＩＩから読み出される
値は５．５０　Ｖに対応した値であるが、＋８０°Ｃに
対応した値、つまり５．８５　Ｖに対応した値を補正デ
ータとしてＤ−Ａ変換器Ｉ５に与えることになる。この
ように、あるチャネル切換時から次回のチャネル切換時
までには極端な温度変化が起こらないことを前提として
、前回の測定値に基づいてＲＯＭＩＩから読出した電圧
値データの補正を行っている。なお、上述の例において
、演算回路１２は一１０°Ｃに対応した値と＋８０゛Ｃ
に対応した値とを保持しておけば、その間の温度に対応
した値を補間により算出することができる。
なお、上記実施例では、第２の可変容量ダイオード１０
を、第１の可変容量ダイオード６側の、第１図にＡで示
す点に接続した場合について説明したが、素子感度の関
係から、発振器７例の、同図にＢで示す点に接続しても
よく、上記実施例と同様の効果を奏する。
ところで、周波数シンセサイザにおいて周波数切換に要
する時間Ｔは下式で表される。
Ｔ　＝　Ｔｔ　＋　Ｔ− 上式において、Ｔ、は出力信号の周波数が所望の周波数
になるまでの時間であり、Ｔｐは周波数が所望の値にな
った後、出力信号の位相が基準信号の位相に合うまでの
時間である。上記実施例における周波数シンセサイザは
、Ｔｆを短縮することに関して効果的であった。しかし
、第２の可変容量ダイオード１０に印加される電圧が出
力されて出力信号の周波数が所望の周波数となった後、
周波数シンセサイザは、−度山力信号の周波数をずらし
て位相を合わせようとする。よって、第３図に示すよう
に、第１の可変容量ダイオード６に印加される電圧、つ
まりローパスフィルタ５の出力電圧は、第２の可変容量
ダイオード１０に所定の電圧が印加された後、−度変動
する。変動開始後周波数がロックするまでの時間がＴｐ
である。
この位相同期時間Ｔ２も短縮するようにすれば、周波数
切換に要する時間はさらに短くなる。
第４図は、位相同期時間Ｔ２をも短縮しうろこの発明の
第２の実施例による周波数シンセサイザを示すブロック
図である。図において、２２はＲＯＭ１１から読み出し
たチャネルデータ対応の電圧値データをそのままＤ−Ａ
変換器１５に出力するとともに、ラグリードフィルタ４
の出力電圧に基づいて決定した電圧設定値をＤ−Ａ変換
器１５に出力する演算回路、２３はスイッチ、２４はラ
グリードフィルタ４の出力電圧をディジタル値に変換す
るＡ−Ｄ変換器である。
次に動作について説明する。チャネル切換時にチャネル
データが入力されると、演算回路２２は、ＲＯＭＩＩか
らそのチャネルデータに対応した電圧値データを読み出
し、その電圧値データをＤ−Ａ変換器１５に送る。Ｄ−
Ａ変換器１５は、電圧値データをアナログ量に変換した
酸第２の可変容量ダイオード１０に与える。従って、発
振器７の出力信号の周波数は、そのチャネルに対応した
周波数となる。
しかし、出力信号の位相と基準信号の位相とは、一般に
一致しないので、分周・位相比較器２は、位相差信号を
出力する。そして、ラグリードフィルタ４の出力電圧は
位相差信号に応じて変動する（第３図参照）。そこで、
演算回路２２は、スイッチ２３を導通状態にする。する
と、ラグリードフィルタ４の出力電圧は、Ａ−Ｄ変換器
２４でディジタル値に変換された後、演算回路２２に入
力する。演算回路２２は、そのディジタル値がら、ＰＬ
Ｌが出力信号の周波数を上げようとしているのか、下げ
ようとしているのかを認識できる。っまり、ラグリード
フィルタ４の出力電圧が上昇傾向にあるならば、ＰＬＬ
は発振器７の出力信号の周波数を一旦上げることにより
位相合わせをしようとしている。そこで、そのような場
合には、演算回路２２は、すでに出力している電圧値デ
ータ・よりも大きな値をＤ−Ａ変換器１５に出力する。
すると、それに応じて発振器７の出力信号の周波数は上
がることになる。ラグリードフィルタ４の出力電圧の上
昇傾向が象、峻であるならば、Ｄ−Ａ変換器１５に出力
される値をより大きくすればよい。また、ラグリードフ
ィルタ４の出力電圧が下降傾向にあるならば、Ｄ−Ａ変
換器１５には、すでに出力された電圧値データよりも小
さな値が設定されることになる。このように、演算回路
２２は、Ｐ　Ｌ　Ｌ’が位相合わせを行うために、発振
器７の出力信号の周波数をどのように変化させようとし
ているのかを素早く検知し、検知した状況に応じた電圧
を、Ｄ−Ａ変換器１５を介して第２の可変容量ダイオー
ド１０に印加することにより、素早く発振器７の出力信
号の周波数を変化させることができる。従って、出力信
号の周波数と基準信号との位相合わせに要する時間は短
縮される。そして、位相合わせが完了した時点、つまり
ロック時に、スイッチ２３はしゃ断される。
なお、フィルタ手段の出力電圧を取り出す点は、ローパ
スフィルタ５の出力点であってもよいが、より早くフィ
ルタ手段の出力傾向を知るためには、より前段にあるラ
グリードフィルタ４の出力点とする方が望ましい。
第５図は第４図に示した構成に加えて、第１図に示した
スイッチ１３およびＡ−Ｄ変換器１４を設けた第３の実
施例による周波数シンセサイザを示すブロック図である
。図において、３２は第１図に示した演算回路１２およ
び第４図に示した演算回路２２の機能を兼ね備えた演算
回路である。
次に第３の実施例による周波数シンセサイザの動作につ
いて説明する。演算回路３２は、チャネル切換時にチャ
ネルデータが入力されると、第１の実施例の場合と同様
に、ＲＯＭ１１から読み出した電圧値データに対して前
回の測定値に基づいた補正を行った後、補正データをＤ
−Ａ変換器１５に出力する。次に、第２の実施例の場合
と同様に、スイッチ２３を導通状態にしてラグリードフ
ィルタ４の出力電圧値を導入する。そして、その出力電
圧値に応じた新たな電圧設定値をＤ−Ａ変換器１５に出
力する。このようにして、ＶＣＯの温度変動に影響され
ずに素早く出力信号の周波数合わせを行うことができ、
かつ、素早く出力信号の位相合わせを行うことができる
。
第６図は、ＶＣＯの周囲温度を測定する温度センサ４６
を設けた第４の実施例による周波数シンセサイザを示す
ブロック図である。ＲＯＭ４１には、全チャネルデータ
に対応し、かつ、ＶＣＯの温度に対応して第２の可変容
量ダイオード１０に印加すべき電圧値データが格納され
ている。そして、演算回路２２は、チャネル切換時にチ
ャネルデータが入力されると、ＲＯＭＩＩからそのチャ
ネルデータに対応した電圧値データを読み取る。
温度センサ４６の出力（つまり、そのときの温度値）を
ＲＯＭＩＩのアドレス線の数ビットに接続しておけば、
演算回路２２には、そのときの温度およびチャネルデー
タに対応した電圧値データが入力されることになる。演
算回路２２は、電圧値データをそのままＤ−Ａ変換器１
５に出力すればよい。以後の動作は、第３の実施例の場
合と同様である。このような構成によれば、電圧検出手
段であるＡ−Ｄ変換器１４を設けなくても、第３の実施
例と同様の効果を奏する。
〔発明の効果〕
以上のように、請求項（１）記載の発明によれば、周波
数シンセサイザを、ｖＣＯの発振器に第２の可変容量ダ
イオードを接続し、この第２の可変容量ダイオードに、
記憶手段からチャネルデータに対応して読み出した電圧
値データをフィルタ手段の出力電圧に基づいて補正した
補正データに対応した直流電圧を印加するように構成し
たので、第１の可変容量ダイオードの印加電圧をあまり
変動させることなく　ＶＣＯの周波数切換が可能となり
、チャネルの切換時間を短縮でき、温度変化にも安定な
周波数シンセサイザが得られる効果がある。
また、請求項（２）記載の発明によれば、周波数シンセ
サイザを、ＶＣＯの発振器に第２の可変容量ダイオード
を接続し、この第２の可変容量ダイオードに、記憶手段
からチャネルデータに対応して読み出した電圧値データ
に対応した直流電圧を印加し、続いて、フィルタ手段の
出力電圧値に応じて第２の可変容量ダイオードに新たな
電圧設定値に対応した直流電圧を印加するように構成し
たので、ＶＣＯの周波数切換を素早く行え、しかも、出
力信号と基準信号との位相合わせに要する時間を短縮で
き、チャネルの切換時間を短縮できる周波数シンセサイ
ザが得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の第１の実施例による周波数シンセサ
イザを示すブロック図、第２図はｖＣＯの制御電圧と発
振周波数との関係を示す特性図、第３図は第１の可変容
量ダイオードに印加される電圧を示す波形図、第４図は
この発明の第２の実ｍ例による周波数シンセサイザを示
すブロック図、第５図はこの発明の第３の実施例による
周波数シンセサイザを示すブロック図、第６図はこの発
明の第４の実施例による周波数シンセサイザを示すブロ
ック図、第７図は従来の周波数シンセサイザを示すブロ
ック図である。 １は基準信号発振器、２は分周・位相比較器、４はラグ
リードフィルタ（フィルタ手段）、５はローパスフィル
タ（フィルタ手段）、６は第１の可変容量ダイオード、
７は発振器、１０は第２の可変容量ダイオード、１１．
４１はＲＯＭ（記憶手段）、１２，２２．３２は演算回
路（演算手段）、１３．２３はスイッチ、１４．２４は
Ａ−Ｄ変換器（電圧検出手段）、１５はＤ−Ａ変換器（
変換手段）。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）基準信号を発振する基準信号発振器と、前記基準
    信号発振器が発振する基準信号とチャネルデータに従っ
    て決定される分周比で出力信号が分周された信号との位
    相比較を行う分周・位相比較器と、前記分周・位相比較
    器の出力を平滑化するフィルタ手段と、前記フィルタ手
    段の出力電圧に応じてその容量が変化する第１の可変容
    量ダイオードと、前記第１の可変容量ダイオードの容量
    にて決定される周波数で発振し前記出力信号を出力する
    発振器とを備えた周波数シンセサイザにおいて、前記発
    振器に、前記第１の可変容量ダイオードとともに当該発
    振器の発振周波数を決定する第２の可変容量ダイオード
    を接続し、かつ、前記チャネルデータに応じて前記第２
    の可変容量ダイオードに印加する直流電圧を示す電圧値
    データが格納されている記憶手段と、前記フィルタ手段
    の出力電圧を検出してその値を出力する電圧検出手段と
    、前記記憶手段から読み出した電圧値データを前記電圧
    検出手段の出力値に応じて補正し補正データを出力する
    演算手段と、この演算手段が出力した補正データを直流
    電圧値に変換し、この直流電圧値を前記第２の可変容量
    ダイオードに印加する変換手段とを設けたことを特徴と
    する周波数シンセサイザ。
  2. （２）基準信号を発振する基準信号発振器と、前記基準
    信号発振器が発振する基準信号とチャネルデータに従っ
    て決定される分周比で出力信号が分周された信号との位
    相比較を行う分周・位相比較器と、前記分周・位相比較
    器の出力を平滑化するフィルタ手段と、前記フィルタ手
    段の出力電圧に応じてその容量が変化する第１の可変容
    量ダイオードと、前記第１の可変容量ダイオードの容量
    にて決定される周波数で発振し前記出力信号を出力する
    発振器とを備えた周波数シンセサイザにおいて、前記発
    振器に、前記第１の可変容量ダイオードとともに当該発
    振器の発振周波数を決定する第２の可変容量ダイオード
    を接続し、かつ、前記チャネルデータに応じて前記第２
    の可変容量ダイオードに印加する直流電圧を示す電圧値
    データが格納されている記憶手段と、前記フィルタ手段
    の出力電圧を検出してその値を出力する電圧検出手段と
    、前記記憶手段から読み出した電圧値データを電圧設定
    値として出力した後、前記電圧検出手段の出力値に応じ
    た新たな電圧設定値を出力する演算手段と、この演算手
    段が出力した電圧設定値を直流電圧値に変換し、この直
    流電圧値を前記第２の可変容量ダイオードに印加する変
    換手段とを設けたことを特徴とする周波数シンセサイザ
    。
JP2126114A 1989-08-10 1990-05-16 周波数シンセサイザ Pending JPH03157018A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2126114A JPH03157018A (ja) 1989-08-10 1990-05-16 周波数シンセサイザ
US07/559,040 US5036295A (en) 1989-08-10 1990-07-30 Frequency synthesizer allowing rapid frequency switching
EP90115127A EP0412491B1 (en) 1989-08-10 1990-08-07 Frequency Synthesizer
DE69020452T DE69020452T2 (de) 1989-08-10 1990-08-07 Frequenzsynthesierer.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20734789 1989-08-10
JP1-207347 1989-08-10
JP2126114A JPH03157018A (ja) 1989-08-10 1990-05-16 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH03157018A true JPH03157018A (ja) 1991-07-05

Family

ID=26462342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2126114A Pending JPH03157018A (ja) 1989-08-10 1990-05-16 周波数シンセサイザ

Country Status (4)

Country Link
US (1) US5036295A (ja)
EP (1) EP0412491B1 (ja)
JP (1) JPH03157018A (ja)
DE (1) DE69020452T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184093A (en) * 1991-03-08 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Frequency synthesizer
JP2007515120A (ja) * 2003-12-19 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電圧制御周波数発生器における妨害を補償する装置及び方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254955A (en) * 1989-08-25 1993-10-19 Anritsu Corporation Advanced phase locked loop circuit
US5122763A (en) * 1989-08-25 1992-06-16 Anritsu Corporation Frequency snythesizer for implementing generator of highly pure signals and circuit devices, such as vcq, bll and sg, used therein
US5218313A (en) * 1989-08-25 1993-06-08 Anritsu Corporation Frequency synthesizer for implementing generator of highly pure signals and circuit devices, such as VCO, PLL and SG used therein
EP0482823B1 (en) * 1990-10-22 1998-08-26 Nec Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
JP2953854B2 (ja) * 1992-01-27 1999-09-27 日本電気株式会社 Ｆｍ復調回路
DE4228834A1 (de) * 1992-08-29 1994-03-03 Thomson Brandt Gmbh Verfahren und Vorrichtung zum Abgleich einer PLL Stufe
JP3001735B2 (ja) * 1992-11-10 2000-01-24 三菱電機株式会社 位相同期ループ周波数シンセサイザ
US5418503A (en) * 1993-03-08 1995-05-23 Ericsson Ge Mobile Communications Inc. Compensation of transient frequency drift in oscillator circuits
JPH0817326B2 (ja) * 1993-03-30 1996-02-21 日本電気株式会社 周波数シンセサイザ
JP2581398B2 (ja) * 1993-07-12 1997-02-12 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
DE69533913T2 (de) * 1994-05-26 2005-05-25 Matsushita Electric Industrial Co., Ltd., Kadoma Frequenzsynthesizer
FI98258C (fi) * 1994-06-07 1997-05-12 Nokia Telecommunications Oy Menetelmä vaihelukitun silmukan ohjaamiseksi ja vaihelukittu silmukka
US5488332A (en) * 1994-06-10 1996-01-30 Oki Telecom Reversed phase-locked loop
US5483203A (en) * 1994-11-01 1996-01-09 Motorola, Inc. Frequency synthesizer having modulation deviation correction via presteering stimulus
US5650754A (en) * 1995-02-15 1997-07-22 Synergy Microwave Corporation Phase-loched loop circuits and voltage controlled oscillator circuits
JPH09162730A (ja) * 1995-11-29 1997-06-20 Internatl Business Mach Corp <Ibm> Ｐｌｌ回路
US5648744A (en) * 1995-12-22 1997-07-15 Microtune, Inc. System and method for voltage controlled oscillator automatic band selection
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
DE19634084A1 (de) * 1996-08-23 1998-02-26 Philips Patentverwaltung Phasenregelkreis
GB2330258B (en) * 1997-10-07 2001-06-20 Nec Technologies Phase locked loop circuit
AU1097099A (en) 1997-10-21 1999-05-10 Lloyd L. Lautzenhiser Adaptive frequency-hopping oscillators
US6411237B1 (en) 1997-10-21 2002-06-25 Emhiser Research Ltd Nonlinear digital-to-analog converters
EP0933875A1 (en) * 1998-02-02 1999-08-04 Sony International (Europe) GmbH Voltage controlled oscillator
US6150891A (en) 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6233441B1 (en) 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US6308055B1 (en) 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6147567A (en) * 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
US6311050B1 (en) * 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US6226506B1 (en) * 1998-05-29 2001-05-01 Silicon Laboratories, Inc. Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications
US6574288B1 (en) 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US6304146B1 (en) 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US6137372A (en) 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
EP0993122B1 (en) 1998-10-06 2005-05-11 STMicroelectronics S.r.l. Method for reducing the settling time in PLL circuits
US6239664B1 (en) * 1999-03-05 2001-05-29 Rf Monolithics, Inc. Low phase noise, wide tuning range oscillator utilizing a one port saw resonator and method of operation
DE19909736C2 (de) * 1999-03-05 2003-06-12 Micronas Gmbh Schaltungsanordnung zum Erzeugen des Steuerpotentials für einen Feldeffekttransistor
FI106757B (fi) * 1999-03-15 2001-03-30 Nokia Networks Oy Menetelmä ja järjestely ohjaussignaalin muodostamiseksi
CN1307406A (zh) 2000-01-27 2001-08-08 华为技术有限公司 数字锁相环的滤波方法
US7054403B2 (en) 2000-03-21 2006-05-30 Nippon Telegraph And Telephone Corporation Phase-Locked Loop
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
TWI264876B (en) * 2001-03-21 2006-10-21 Mediatek Inc PLL frequency synthesizer
DE10122194A1 (de) * 2001-05-08 2002-11-28 Infineon Technologies Ag Phasenregelschleife
GB2389254B (en) * 2002-05-31 2005-09-07 Hitachi Ltd Semiconductor integrated circuit device for communication
US6714085B1 (en) 2002-10-24 2004-03-30 General Dynamics Decision Systems, Inc Prepositioned frequency synthesizer and method therefor
DE10320513A1 (de) * 2003-04-28 2004-11-18 Atmel Germany Gmbh Vorrichtung und Verfahren zum Betreiben eines Oszillators
US7158841B1 (en) * 2004-04-23 2007-01-02 Summit Microelectronics, Inc. Active DC output control and method for controlling targeted applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2469823A1 (fr) * 1979-11-09 1981-05-22 Thomson Csf Generateur de frequences asservi en temperature et synthetiseur de frequences comportant au moins un tel generateur
FR2483704A1 (fr) * 1980-06-03 1981-12-04 Thomson Csf Dispositif de prepositionnement de frequence pour synthetiseur indirect de frequence et synthetiseur comportant un tel dispositif
US4410860A (en) * 1980-12-31 1983-10-18 Rca Corporation Frequency synthesizer with learning circuit
JPS57160227A (en) * 1981-03-30 1982-10-02 Fujitsu Ltd Frequency synthesizer
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
DE3526363A1 (de) * 1985-07-19 1987-01-22 Siemens Ag Verfahren zum herstellen eines einstellbaren frequenzgenerators
US4704585A (en) * 1986-08-08 1987-11-03 Hughes Aircraft Company Rapid frequency synthesizer apparatus and method
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184093A (en) * 1991-03-08 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Frequency synthesizer
JP2007515120A (ja) * 2003-12-19 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電圧制御周波数発生器における妨害を補償する装置及び方法

Also Published As

Publication number Publication date
US5036295A (en) 1991-07-30
DE69020452D1 (de) 1995-08-03
DE69020452T2 (de) 1996-04-04
EP0412491A2 (en) 1991-02-13
EP0412491A3 (en) 1991-10-02
EP0412491B1 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
JPH03157018A (ja) 周波数シンセサイザ
JP2581398B2 (ja) Ｐｌｌ周波数シンセサイザ
JP2008072257A (ja) 位相同期発振器及びその制御方法
CN100344065C (zh) 压控振荡器预设定电路
US20040109521A1 (en) Phase locked loop frequency synthesizer where frequency gain variation controlled oscillator is compensated
US20060267692A1 (en) Phase locked loop, signal generating apparatus and synchronization method
US6342798B1 (en) PLL circuit used temperature compensated VCO
KR101025522B1 (ko) 발진 주파수 제어 회로
JP2005072876A (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
US7456694B2 (en) Self-calibrated constant-gain tunable oscillator
EP1265365A2 (en) Frequency synchronous apparatus and frequency synchronous control method
JPH10145229A (ja) Ｐｌｌシンセサイザ
JPH0750579A (ja) 位相同期ループ回路
US11356104B2 (en) Phase locked loop circuit
JPH05347558A (ja) 高速ロックアップ・シンセサイザ
JP2002314413A (ja) 位相同期ループ回路
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로
JP3226838B2 (ja) Ｐｌｌ周波数シンセサイザ
KR20010017604A (ko) 위상동기루프의 제어 장치 및 방법
KR950002440B1 (ko) 전압제어발진기의 발진주파수 보상방법
JP2001230670A (ja) Ｐｌｌ発振回路
JPH1065528A (ja) Ｐｌｌ回路
JPH08154050A (ja) ゲーテッド発振器
JP3263917B2 (ja) 水平同期回路
JPH06112818A (ja) Ｐｌｌプリセット方法およびプリセット型ｐｌｌ回路