CN100344065C - 压控振荡器预设定电路 - Google Patents

压控振荡器预设定电路 Download PDF

Info

Publication number
CN100344065C
CN100344065C CNB038229307A CN03822930A CN100344065C CN 100344065 C CN100344065 C CN 100344065C CN B038229307 A CNB038229307 A CN B038229307A CN 03822930 A CN03822930 A CN 03822930A CN 100344065 C CN100344065 C CN 100344065C
Authority
CN
China
Prior art keywords
circuit
frequency
voltage
input voltage
frequency synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038229307A
Other languages
English (en)
Other versions
CN1685614A (zh
Inventor
O·查龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian Ericsson Ltd i L
Italian Radio Co ltd
ST Ericsson SA
TDK Electronics AG
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN1685614A publication Critical patent/CN1685614A/zh
Application granted granted Critical
Publication of CN100344065C publication Critical patent/CN100344065C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

频率合成电路包括其频率被预设定到某值的压控振荡器(40)，并且它产生响应于输入电压的振荡信号。数字处理单元(60)能够禁止电路工作在锁相环路模式下。一旦电路被禁止，该单元确定分别响应于第一和第二环路滤波器输入电压值的振荡信号的第一和第二频率。该单元进一步从两个频率、分频器的分割比和参考信号产生控制值。电路进一步包括D/A转换器(70)，被构造来响应于控制值预设定环路滤波器输入电压至预设定值。一旦振荡器输出在相应的输入预设定值处振荡，单元(60)禁止D/A转换器(70)使用并且使得频率合成能够工作于锁相环路模式。

Description

压控振荡器预设定电路
技术领域
本发明涉及一种用于预设定包括压控振荡器的频率合成电路的电路布置。本发明可以与无线系统相关，该系统要求快速频率锁定以高效地工作。
背景技术
无线发送器和接收器可以包括一个或一个以上的压控振荡器(VCO)，其容许非常小的振荡频率偏差。压控振荡器的振荡频率可以按照惯例设置并且通过锁相环路(PLL)方式动态地调节到参考频率值。该锁相环路在误差信号的控制下工作，该误差信号代表在参考频率振荡的参考信号与代表压控振荡器的分振信号的信号之间的相位和频率差值。
在本领域，人们长久以来一直期望能够将PLL尽可能短时间里锁定到参考频率。一种减小频率合成器锁定时间的可能的方法是使用比普通工作模式下更高的电荷泵电流给环路滤波器充电。这个电流可以由外部电路控制。锁定时间取决于电荷泵，以及电荷泵能够输送多少电流到PLL的环路滤波器的电容器并从而将这个电流增加到一定程度来加速环路滤波器的电容器的初始充电。
在欧州专利说明书NO.0402113B1中描述了另一种调节压控振荡器频率的可能的方法。EP0402113B1给出了一种用于设定锁相环路(PLL)中的压控振荡器的自激频率的电路。该电路包括在PLL中的数模转换器(DAC)同时DAC的输出被连接到VCO的输入。DAC的输出基本上代表预先选择的PLL锁定范围的中心。频率锁定环路(FLL)将VCO的自激频率初始设定在预先选择的数值。在由相对较大的电源电压和/或温度变化造成漂移的情况下，FLL还被用于动态地调节自激频率来将其保持在预先选择的PLL的锁定范围内。FLL可能包含数字处理单元和DAC。最初，PLL被禁止使用并且当PLL被禁止使用时，FLL设置自激频率。VCO的频率与来自信号源的基准时钟脉冲相比较，并且基于该比较，控制自激频率的DAC输入被逐渐增加或是减少1。
发明内容
本发明的一个目的是进一步加速锁相环路的锁定。
本发明的另一个目的是提高频率合成电路的切换时间。
而本发明的另一个目的是提供一种预设定电路，其与上面提到的欧洲文件中所公开的不同的预设定电路并且因此实现锁定时间的降低。
最后，本发明的电路包括：频率合成电路，其包括用于从输入电压产生振荡信号的压控电路，并且合成电路被构造成在代表分振信号与参考信号之间的相位和频率差的误差信号的控制下以锁相环路模式工作；数字处理单元被构造来禁止频率合成电路在锁相环路模式下工作，并且此后分别响应第一和第二输入电压值确定所获得的振荡信号的第一和第二频率，以及，进一步构造成从这两个频率生成数字控制信号，分频器分割比值和参考信号；以及，数模转换器，被构造响应于数字控制值来预先设定输入电压。
这样的电路允许确定输入电压的数值，在频率合成电路以锁相环路模式工作之前，该输入电压导致被分割的压控振荡器输出在接近参考频率的频率振荡。从而，频率合成电路的锁定时间与锁相环路电路相比可以被大大地减小，锁相环路电路中的环路逐渐地锁定并且不预先设定VCO的振荡频率。在本发明中，输入电压的最佳值得自使用由至少两个响应于不同输入电压的VCO频率测量值确定的VCO特性的内插法。在一个简单的实施例中，VCO的频率响应假设与施加在输入上的电压成线性关系。本发明的一个或一个以上实施例的优点是提供VCO的快速和有效的预设定。数字处理单元产生响应于所确定的最佳输入电压的数字控制信号。数字控制信号可以是从控制字与数模转换器(DAC)输出电压的关系曲线的查寻表中检索到的控制字。一旦VCO输入上的电压被DAC通过环路滤波器设定，DAC将被禁止使用并且频率合成电路可以被设置成工作于锁相环路模式。
通过提高DAC的灵敏度或分辨率，可以进一步微调由数字处理单元和DAC实施的VCO频率预设定。
附图说明
本发明通过举例的方式参考附图被进一步详细地描述，其中，图1是本发明电路的框图。
具体实施方式
图1中电路100包括频率合成电路80，它可以工作在锁定环模式或开环模式。电路80包括压控振荡器(VCO)40、环路滤波器30、电荷泵20、相位频率检测器10和分频器50。相位频率检测器10提供有参考信号Sref并且在锁定环模式下，VCO40的输出被动态地调节以便在参考信号Sref的参考频率的锁定频率范围内提供分割的振荡信号。在本发明的实施例中，VCO40响应于来自相位频率检测器10的相位和频率差信号被动态地调节，该相位和频率差信号代表参考信号Sref与穿过分频器50的VCO40的输出振荡信号之间的相位和频率的差。分频器50使得通过分割比N降低VCO输出信号40的频率。相位频率差信号进一步通过电荷泵20并且其后通过环路滤波器30进行滤波。电荷泵20产生电流，该电流允许将环路滤波器30的电容器充电和放电。环路滤波器30控制VCO40输入上的输入电压V。在本发明的一个实施例中，环路滤波器30被实现为低通滤波器。VCO40提供振荡频率信号，该振荡频率信号在由VCO40的输入电压决定的给定频率下振荡。VCO40的频率响应作为VCO输入电压的函数或者作为滤波器输入电压的函数可以随时间和外部工作条件变化，外部工作条件包括例如温度、电源电压变化或与邻近的其它电子装置或电路间的磁干扰。
电路100进一步包括数字处理单元60和数模转换器(DAC)70。DAC70将其输出连接到滤波器30的输入，并且将滤波器30的输入电压设定到响应于在DAC70的输入提供的各个数字确定的一个数值。数字处理单元60接收参考信号Sref，分割比N和代表VCO振荡信号的分频器输出信号。在本发明中，单元60阻止电路80工作在锁定模式，并且当电路80为开环模式时，单元60确定滤波器30的输入电压的预设定值，这导致分频器50输出在接近参考频率的频率处振荡。滤波器30的输入电压以如下方式确定。
在这个实施例中，单元60访问为DAC70的各个输出电压给出相应输入控制字的表格。当电路80为开环模式时，单元60使得滤波器30的输入电压采用两个预先选定的数值V1和V2。对于每个电压值V1和V2，单元60确定在分频器50的输出上测量的相应的频率和为电压V1和V2获得的相应的VCO频率F1和F2。在这个实施例中，VCO40的特性假定为线性。其后，单元60通过线性内插法确定将被施加到滤波器30的输入上的设定电压，从而导致被分频器50分割的VCO40的输出在基本上接近参考频率处振荡。
滤波器30的输入电压的预设定灵敏度取决于DAC70的分辨率，并且可以通过用于提高预设定质量的具有更高分辨率的DAC得到进一步改善，并且作为结果，锁定时间可以进一步减小。预设定的质量可以通过得到VCO40特性的更精确的近似值而进一步提高。实际上，必须注意到，假设VCO40的特性为线性决不是对本发明的限制，并且其它形状的VCO40的特性也被包括在本发明的范围内。例如，更加精确的VCO特性的近似值可以通过测量与多于两个的滤波器输入电压值相应的VCO频率而获得。但是，这种测量使得VCO频率的预设定变长，并且作为结果，使得电路80的锁定时间变长。测量的次数和VCO40特性的近似值的精确度之间的折衷需要基于每个案例确定。
人们将注意到，对于所说明的方法和电路，可以提出修改或改进而不偏离本发明的范围。例如，很清楚这个方法或电路可以多种方式实施，例如通过有线电子电路的方式，或者也可以是通过一组存储在计算机可读介质中的指令的方式，所述指令至少替代所述电路的一部分，并且在计算机或数字处理器的控制下执行，从而实施在所述被替代的电路中实现的相同的功能。但本发明并不局限于此处提供的范例。

Claims (9)

1.一种电路，包括：频率合成电路，该频率合成电路包括用于从输入电压产生振荡信号的压控电路(40)，并且频率合成电路被构造成在误差信号的控制下工作于锁定环模式下，该误差信号代表振荡信号和参考信号之间的相位差；数字处理单元(60)被构造来禁止频率合成电路工作在锁相环路模式下，并且其后，确定所获得的分别响应于第一和第二输入电压值的振荡信号的第一和第二频率，并且，进一步构造成从两个频率和参考信号产生控制值；以及，数模转换器(70)，被构造来响应于控制值将输入电压预设定到预设定值。
2.如权利要求1的电路，其中当频率合成电路工作在锁定环模式时，数模转换器被禁用。
3.如权利要求1的电路，进一步包括：相位频率检测器被构造来产生误差信号；电荷泵电路和环路滤波器，
其中电荷泵电路提供响应于误差信号的电流，并且环路滤波器确定振荡信号。
4.如权利要求1的电路，其中数字处理单元从第一和第二频率以及第一和第二电压值进一步确定压控振荡器的特性，并且从所确定的特性和参考信号进一步确定控制值。
5.如权利要求1的电路，进一步包括：环路滤波器，其输出被连接到压控振荡器的输入；以及，其中数模转换器的输出被连接到环路滤波器的输入，并且数模转换器设定环路滤波器的输入到预设定值。
6.如权利要求1的电路，其中数字处理单元进一步从压控振荡器的特性的线性内插法基于第一和第二频率，第一和第二电压值以及参考信号的频率确定预设定值，并且数字处理单元进一步从查寻表确定控制值，该查寻表包括与输入电压的各个值相关的控制值。
7.一种用于预设定工作在锁定环模式的频率合成电路的压控振荡器的输入电压的方法，该方法包括：禁止频率合成电路(80)工作在锁定环模式；以及，当频率合成电路被禁用时，确定响应于第一和第二输入电压的压控振荡器(40)的第一和第二振荡频率；根据参考频率、第一和第二频率以及第一和第二输入电压值，内插预设定输入电压；通过数模转换器(70)将输入电压设定为预设定值。
8.如权利要求7的方法，进一步包括：当输入电压被设定到预设定值时，使得频率合成电路能够工作于锁定环模式。
9.如权利要求7的方法，其中预设定输入电压根据分频器的分割比被进一步内插。
CNB038229307A 2002-09-26 2003-09-15 压控振荡器预设定电路 Expired - Fee Related CN100344065C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/259,012 US6914489B2 (en) 2002-09-26 2002-09-26 Voltage-controlled oscillator presetting circuit
US10/259,012 2002-09-26

Publications (2)

Publication Number Publication Date
CN1685614A CN1685614A (zh) 2005-10-19
CN100344065C true CN100344065C (zh) 2007-10-17

Family

ID=32029408

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038229307A Expired - Fee Related CN100344065C (zh) 2002-09-26 2003-09-15 压控振荡器预设定电路

Country Status (10)

Country Link
US (1) US6914489B2 (zh)
EP (1) EP1547249B1 (zh)
JP (1) JP4742219B2 (zh)
KR (1) KR101035827B1 (zh)
CN (1) CN100344065C (zh)
AT (1) ATE506751T1 (zh)
AU (1) AU2003260874A1 (zh)
DE (1) DE60336832D1 (zh)
TW (1) TWI325692B (zh)
WO (1) WO2004030216A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
CN100525072C (zh) * 2005-02-03 2009-08-05 中国科学院半导体研究所 高精度高线性度数模混合信号环路压控振荡器
CN100525071C (zh) * 2005-02-03 2009-08-05 中国科学院半导体研究所 具有工艺误差补偿的数模混合信号环路压控振荡器
US7323944B2 (en) * 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
US7613268B2 (en) * 2005-04-23 2009-11-03 Nortel Networks Limited Method and apparatus for designing a PLL
US7403063B2 (en) * 2005-11-23 2008-07-22 Mediatek Inc. Apparatus and method for tuning center frequency of a filter
KR100738960B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 피엘엘 및 그 제어방법
CN101079630B (zh) * 2006-05-23 2010-05-12 中兴通讯股份有限公司 一种用于实现时钟相位平滑切换的数字锁相环装置及方法
US7471126B2 (en) * 2006-10-18 2008-12-30 Faraday Technology Corp. Phase locked loop utilizing frequency folding
JP4374463B2 (ja) * 2006-12-26 2009-12-02 日本電波工業株式会社 発振周波数制御回路
CN101534120B (zh) * 2009-04-09 2011-09-14 华为技术有限公司 锁相环电路及其充电方法
CN101826858B (zh) * 2010-02-25 2012-02-22 华为终端有限公司 一种展频装置、生成展频时钟信号的方法及数字电路系统
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
TWI419472B (zh) * 2010-11-16 2013-12-11 Mstar Semiconductor Inc 鎖相迴路
TWI419471B (zh) * 2010-11-19 2013-12-11 Mstar Semiconductor Inc 具有校正功能之鎖相迴路及其校正方法
CN103259538B (zh) * 2012-02-15 2016-04-06 珠海扬智电子科技有限公司 具有防骇功能的芯片及其控制方法
CN106230434B (zh) * 2016-07-18 2019-01-08 北华航天工业学院 一种混合锁相环
US10566980B2 (en) * 2018-03-19 2020-02-18 Stmicroelectronics International N.V. Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop
US10594325B2 (en) 2018-07-06 2020-03-17 Shenzhen GOODIX Technology Co., Ltd. Fast wakeup for crystal oscillator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1079514A1 (fr) * 1999-08-26 2001-02-28 Alcatel Synthétiseur de fréquence à boucle de phase
WO2002021696A1 (en) * 2000-09-05 2002-03-14 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop
EP1030452A2 (de) * 1999-02-17 2005-12-20 Dosch & Amand GmbH & Co. KG Phasenregelkreis

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929918A (en) 1989-06-07 1990-05-29 International Business Machines Corporation Setting and dynamically adjusting VCO free-running frequency at system level
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
GB2330258B (en) * 1997-10-07 2001-06-20 Nec Technologies Phase locked loop circuit
JP3571615B2 (ja) * 2000-05-12 2004-09-29 株式会社ケンウッド Ｐｌｌ回路
US6735181B1 (en) * 2000-06-26 2004-05-11 Atmel Corporation Wireless transceiver with subtractive filter compensating both transmit and receive artifacts
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
JP2002204162A (ja) * 2000-12-28 2002-07-19 Kenwood Corp 周波数シンセサイザ、移動通信装置及び発振信号生成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030452A2 (de) * 1999-02-17 2005-12-20 Dosch & Amand GmbH & Co. KG Phasenregelkreis
EP1079514A1 (fr) * 1999-08-26 2001-02-28 Alcatel Synthétiseur de fréquence à boucle de phase
WO2002021696A1 (en) * 2000-09-05 2002-03-14 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop

Also Published As

Publication number Publication date
KR101035827B1 (ko) 2011-05-20
ATE506751T1 (de) 2011-05-15
WO2004030216A1 (en) 2004-04-08
TW200419914A (en) 2004-10-01
US20040061559A1 (en) 2004-04-01
AU2003260874A1 (en) 2004-04-19
EP1547249A1 (en) 2005-06-29
DE60336832D1 (de) 2011-06-01
EP1547249B1 (en) 2011-04-20
TWI325692B (en) 2010-06-01
CN1685614A (zh) 2005-10-19
JP2006500857A (ja) 2006-01-05
KR20050070000A (ko) 2005-07-05
JP4742219B2 (ja) 2011-08-10
US6914489B2 (en) 2005-07-05

Similar Documents

Publication Publication Date Title
CN100344065C (zh) 压控振荡器预设定电路
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US7088155B2 (en) Clock generating circuit
US7504893B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
JP2007037123A (ja) 自動周波数制御ループ回路
US6661291B2 (en) Fractional and rapid response frequency synthesizer, and corresponding frequency synthesizing method
JP2002164785A (ja) 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法
CN107346972B (zh) 频率合成装置及使用其的自动校正方法
JPH10501108A (ja) 位相固定ループを制御する方法および位相固定ループ
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
US7116178B2 (en) Voltage-controlled oscillator with gain proportional to operating frequency
JPH0758635A (ja) 周波数シンセサイザ
JPH11274951A (ja) 小電力無線装置
KR100244434B1 (ko) 위상 고정 루프
KR960011423B1 (ko) 주파수 합성시 잡음억제 방법
JP3473413B2 (ja) 位相同期回路
JPH05227024A (ja) Ｐｌｌ発振装置
KR200155562Y1 (ko) 주파수 합성기
JPH08330998A (ja) チューナ装置
JP2000323926A (ja) 温度補償装置
JPH0851361A (ja) 位相同期ループ用回路装置
JPH09214340A (ja) Ｐｌｌ回路
JPH07147539A (ja) Ｐｌｌ周波数シンセサイザ
JPH05102729A (ja) 発振回路及びその発振周波数調整回路
JPH0224415B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SNAPTRACK, INC.

Free format text: FORMER OWNER: ST-ERICSSON S. A.

Effective date: 20150821

Owner name: ST WIRELESS S. A.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20150821

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ST-ERICSSON INC.

Free format text: FORMER NAME: ST WIRELESS S. A.

Owner name: ST-ERICSSON S. A.

Free format text: FORMER NAME: ST-ERICSSON INC.

CP01 Change in the name or title of a patent holder

Address after: Geneva, Switzerland

Patentee after: Italian Ericsson Ltd. in liquidation

Address before: Geneva, Switzerland

Patentee before: St-Ericsson S.A.

Address after: Geneva, Switzerland

Patentee after: ST-ERICSSON S.A.

Address before: Geneva, Switzerland

Patentee before: Italian Radio Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20150821

Address after: American California

Patentee after: EPCOS AG

Address before: Geneva, Switzerland

Patentee before: Italian Ericsson Ltd. in liquidation

Effective date of registration: 20150821

Address after: Geneva, Switzerland

Patentee after: Italian Radio Co.,Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20210915

CF01 Termination of patent right due to non-payment of annual fee