CN100525071C - 具有工艺误差补偿的数模混合信号环路压控振荡器 - Google Patents
具有工艺误差补偿的数模混合信号环路压控振荡器 Download PDFInfo
- Publication number
- CN100525071C CN100525071C CNB2005100112949A CN200510011294A CN100525071C CN 100525071 C CN100525071 C CN 100525071C CN B2005100112949 A CNB2005100112949 A CN B2005100112949A CN 200510011294 A CN200510011294 A CN 200510011294A CN 100525071 C CN100525071 C CN 100525071C
- Authority
- CN
- China
- Prior art keywords
- constant
- digital
- current
- current source
- error compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种具有工艺误差补偿的数模混合信号环路压控振荡器,由连接成环状的多个带工艺误差补偿的延迟单元和数模混合信号控制电路两部分构成,或者是由连接成环状的多个普通延迟单元和带工艺误差补偿的数模混合信号控制电路两部分构成。在由连接成环状的若干个带工艺误差补偿的延迟单元和数模混合信号控制电路构成的压控振荡器中,其延迟单元是在普通的差分反相器的基础上,在其负载管上并联一个或多个MOS管,用于工艺误差补偿。在由连接成环状的多个普通延迟单元和带工艺误差补偿的数模混合信号控制电路构成的压控振荡器中,其延迟单元是普通的差分反相器,而数模混合控制电路具有一个或多个由工艺误差补偿端控制的恒流源构成。
Description
技术领域
本发明涉及用于通信与信息处理系统的锁相环技术领域,特别是一种具有工艺误差补偿的数模混合信号环路压控振荡器。
背景技术
压控振荡器(VCO)是锁相环路的最重要组成部件,为了获得高频、高精度的输出信号频率,一般都采用LC压控振荡器或环路压控振荡器的形式。环路压控振荡器由于其低功耗、宽输出频率范围、占用芯片面积小等优点在通信和数字电路中得到了广泛应用。
环路压控振荡器由连接成环状的N个延迟单元构成,延迟单元可以是单端的,也可以是差分的。对于单端的延迟单元来说,N只能是单数;对于差分延迟单元来说,N可以是单数,也可以是偶数。其个数N的多少视所需产生的频率高低而定。延迟单元的结构实际上就是反相放大器,它的负载管由外界电压Vc控制,改变控制电压Vc,就改变了负载管的导通程度,从而改变了反相器的反相延迟时间,使得整个环路的振荡频率发生改变,这就是环路压控振荡器输出信号频率随电压变化的原理,输出信号频率随电压的变化率称为压控振荡器的增益,用Kv表示。
在VCO芯片的生产制造过程中,由于集成电路生产工艺的误差,VCO输出信号的振荡频率可能和预期的振荡频率相差甚远。根据我们对某0.35umCMOS工艺corner分析的计算机模拟,在900MHz频段,其ff模型和ss模型偏离tt模型+/-200MHz,在2.4GHz频段,其ff模型和ss模型偏离ttl模型+/-500MHz。因此,这么大的频率误差,可能使得实际生产出来的VCO芯片的输出信号频率范围不符合我们的要求,尤其是在应用频率较宽、环境温度变化较大引起较大的频率漂移情况下。
对于具有数字粗调或者数字预置的VCO来说,这个问题可能变得更严重,因为这种VCO还要求数字控制字与输出信号频率有一一对应的高度线性关系,而工艺误差对这种VCO的输出频率范围、频率线性度都有较大影响,因此我们需要有工艺误差补偿的措施来克服以上缺点。
发明内容
为了克服以上缺点,我们提出一种具有工艺误差补偿的数模混合信号控环路VCO。
一种环路压控振荡器,由连接成环状的多个延迟单元和数模混合信号控制电路两部分构成,数模混合信号控制电路的输出连接于延迟单元,延迟单元的负载晶体管上并联有用作生产工艺误差补偿的负载管,可以“数字”地或“模拟”地调节补偿管的导通程度来调节输出信号频率,以补偿工艺误差导致的输出信号频率误差,我们称之为方案一。
一种环路压控振荡器,也可以由连接成环状的多个延迟单元和数模混合信号控制电路两部分构成,数模混合信号控制电路的输出连接于延迟单元,数模混合信号控制电路的恒流源中并联有用作生产工艺误差补偿的恒流源,可以“数字”地或“模拟”地调节补偿恒流源的电流大小来调节输出信号频率,以补偿工艺误差导致的输出信号频率误差,我们称之为方案二。
附图说明
下面结合附图及实施例对本发明作详细说明
图1为本发明提出的具有工艺误差补偿的压控振荡器方框图;
图2为本发明提出的具有工艺误差补偿的压控振荡器结构框图(方案一);
图3为方案一的具有两个工艺误差补偿端的差分延迟单元电路图;
图4为方案一的具有一个工艺误差补偿端的差分延迟单元电路图;
图5为方案一的数模混合信号控制电路图;
图6为本发明提出的具有工艺误差补偿的压控振荡器结构框图(方案二);
图7为方案二的具有两个工艺误差补偿端的数模混合信号控制电路图;
图8为方案二的具有一个工艺误差补偿端的数模混合信号控制电路图;
图9为数字恒流源补偿网络电路原理图。
具体实施方式
图1是本发明提出的具有工艺误差补偿的数模混合信号环路压控振荡器方框图。它对外有模拟信号输入端Ca;数字信号输入端C0’、C0、C1、C2、…Cn;工艺误差补偿控制端P1、…Pm,原则上m可以是大于等于1的任意整数,但实际应用中,一般取m=1或m=2,即只有一个或者两个工艺误差补偿控制端;反相的两个信号频率输出端Fout、Fout。数字预置或数字粗调的原理是:输入一组数字信号Cn…C2C1C0C0’,通过内部的控制电路,使压控振荡器立即输出与预期信号频率非常接近的信号频率。但由于生产工艺误差,VCO的输出信号频率可能出现较大偏差,这时通过工艺误差补偿控制端P1、…Pm端外加电压,控制内部电路进行补偿,使得实际的VCO输出信号频率与预期的VCO输出信号频率一致,这是本发明提出的具有工艺误差补偿的环路压控振荡器的主要优点。更精确的频率锁定则由锁相环路通过Ca端来锁定。
图2是本发明提出的具有工艺误差补偿的压控振荡器结构框图(方案一),它由连接成环状的N个带工艺误差补偿的延迟单元和数模混合信号控制电路两部分构成。数模混合信号控制电路有(1)模拟信号输入端Ca,它在锁相环中接环路滤波器输出;(2)数字信号输入端C0’、C0、C1、C2、……Cn,其个数n由数字信号所需要调节的频率范围和精度确定;(3)模拟信号输出端Vc,Vc端直接连接并控制每一个延迟单元。延迟单元有(1)模拟信号输入端Vc,它也就是数模混合信号控制电路的输出端Vc;(2)工艺误差补偿控制端P1、…Pm,m=1或m=2,即只有一个工艺误差补偿控制端P或者两个工艺误差补偿控制端P1、P2;(3)反相的两个信号频率输出端Fout、Fout。在方案一中,数字输入信号和模拟输入信号共同作用,产生模拟电压Vc,Vc控制每一个延迟单元的导通程度来改变延迟时间,从而改变输出信号频率。当生产工艺误差导致VCO输出信号频率出现误差时,通过工艺误差补偿控制端P1、…Pm端外加电压,控制延迟单元电路进行频率补偿,使得实际的VCO输出信号频率与预期的VCO输出信号频率一致。
图3是以具有两个工艺误差补偿控制端的延迟单元为实施例,我们提出的方案一的一种差分延迟单元电路图,它由2个输入管MN1、MN2,8个并联的负载管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8,2个差分输入端A和B,1个电压控制端Vc,2个工艺误差补偿端P1、P2构成。差分输入端A和B连接于输入管MN1、MN2栅极,电压控制端Vc分别连接于MP3、MP4栅极,工艺误差补偿端P1、P2分别连接于MP5、MP6、MP7、MP8栅极。其中,负载管MP1、MP2起正反馈加速导通的作用;负载管MP3、PM4受数模混合信号共同产生的模拟信号电压Vc的控制,作压控调节输出信号频率用;负载管MP5、MP6和MP7、MP8分别受工艺误差补偿端P1和P2的控制,作输出信号频率的工艺误差补偿用。工艺误差补偿端P1、P2的使用方式及相应的工作原理如下:
1.数字控制方式。P1、P2端均由数字信号控制。让P1端接“1”电位,P2端接“0”电位,这样MP5、MP6是截止的,MP7、MP8是导通的。如果生产出来的VCO芯片输出信号频率偏低,则让P1接“0”电位,则MP5、MP6导通,这样就加快了延迟单元导通速度,使输出信号频率升高;如果生产出来的VCO芯片输出信号频率偏高,则让P2接“1”电位,则MP7、MP8截止,这样就延长了延迟单元导通时间,使频率降低。这样就补偿了生产工艺所造成的输出信号频率误差,但这种数字控制方式只进行一段频率范围的补偿,而不作精确补偿。
2.模拟控制方式。P1、P2端均由模拟可调电压控制。通过调节P1、P2端上的电压大小,模拟地调节MP5、MP6和MP7、MP8的导通程度,从而调节延迟单元的导通时间,这样就可以补偿任意多的输出信号频率。
3.数模混合控制方式。P1端接数字“0”或“1”,控制MP5、MP6是导通还是截止,用作一段频率范围的补偿;P2端接模拟可调电压,模拟地调节MP7、MP8的导通程度,可以补偿任意多的信号频率。
图4是以具有一个工艺误差补偿控制端的延迟单元为实施例,我们提出的方案一的另一种差分延迟单元电路图。它由2个输入管MN1、MN2,6个并联的负载管MP1、MP2、MP3、MP4、MP5、MP6,2个差分输入端A和B,1个电压控制端Vc,1个工艺误差补偿端P构成。差分输入端A和B连接于输入管MN1、MN2栅极,电压控制端Vc分别连接于MP3、MP4栅极,工艺误差补偿端P连接于MP5、MP6栅极。
其中,负载管MP1、MP2起正反馈加速导通的作用;负载管MP3、PM4受数模混合信号共同产生的模拟信号电压Vc的控制,作压控调节输出信号频率用;负载管MP5、MP6受工艺误差补偿端P的控制,作输出信号频率的工艺误差补偿用。工艺误差补偿端P的使用方式及相应的工作原理如下:
1.数字控制方式。P端由数字信号控制。让P端接数字“0”或“1”,控制MP5、MP6是导通还是截止,用作一段频率范围的补偿。
2.模拟控制方式。P端由模拟可调电压控制。通过调节P端上的电压大小可以模拟地调节MP5、MP6的导通程度,从而调节延迟单元的导通时间,这样就可以补偿任意多的输出信号频率。
图5是方案一的数模混合信号控制电路图,它由一组恒流源、一个负载晶体管和恒流源的电流补偿网络电路构成。负载晶体管MN0的栅极和漏极是接在一起的,构成一个有源负载。晶体管MP1和MP2构成一个固定的恒流源;MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19、MP20构成一组由外部数字信号控制的恒流源,其中偶数编号的PMOS晶体管作开关管,分别由数字输入信号C0’、C0、C1、C2、C3、C4、C5、C6、C7控制,奇数编号的PMOS晶体管作恒流管,恒流源电流大小由相应的恒流管尺寸决定;晶体管MP21和MP22构成一个由外部模拟输入信号Ca控制的恒流源,其电流大小由Ca端所接的模拟电压控制。偏置电压可以由任何常见偏置电路得到,只要能保证它们所控制的晶体管饱和导通即可。数字输入信号和模拟输入信号分别控制相应的恒流源,使各恒流源的电流流过负载晶体管,产生模拟电压Vc,Vc控制每一个延迟单元的导通程度来改变延迟时间,从而改变输出信号频率。为了保证高精度和高线性度,还附带有数字信号控制的恒流源和模拟信号控制的恒流源构成的电流补偿网络。
图6是本发明提出的具有工艺误差补偿的压控振荡器结构框图(方案二),它由连接成环状的N个延迟单元和带工艺误差补偿的数模混合信号控制电路两部分构成。数模混合信号控制电路有(1)模拟信号输入端Ca,在锁相环路中它接环路滤波器输出;(2)数字信号输入端C0’、C0、C1、C2、…Cn,其个数n由数字信号所需要调节的频率范围和精度确定;(3)工艺误差补偿控制端P1、…Pm,其个数m=1或m=2,即只有一个工艺误差补偿控制端P或者两个工艺误差补偿控制端P1、P2;模拟信号输出端Vc,Vc端直接连接并控制每一个延迟单元。延迟单元可以是任何普通的延迟单元,它有模拟信号输入端Vc以及反相的两个信号频率输出端Fout、Fout。在方案二中,数字输入信号和模拟输入信号共同作用,产生模拟电压Vc,Vc控制每一个延迟单元的导通程度来改变延迟时间,从而改变输出信号频率。当生产工艺误差导致VCO输出信号频率出现误差时,通过工艺误差补偿控制端P1、…Pm端外加电压,控制数模混合信号控制电路进行频率补偿,使得实际的VCO输出信号频率与预期的VCO输出信号频率一致。
图7是以具有两个工艺误差补偿控制端的数模混合信号控制电路为实施例,我们提出的方案二的一种数模混合信号控制电路图。这种数模混合信号控制电路的电路结构与工作原理与图5相同,在这里增加了由工艺误差补偿控制端P1、P2分别控制的两个恒流源MP41、MP42和MP43、MP44。晶体管MP41、MP42和MP43、MP44构成两个由工艺误差补偿端P1、P2控制的恒流源,其中MP41、MP43的栅极接偏置电压作恒流管,MP42、MP44的栅极接工艺误差补偿端P1、P2作开关管,偏置电压可以由任何常见偏置电路得到,只要能保证它们所控制的晶体管饱和导通即可。
工艺误差补偿端P1、P2的使用方式及相应的工作原理如下:
1.数字控制方式。P1、P2端均由数字信号控制。让P1端接“1”电位,P2端接“0”电位,这样MP41、MP42是截止的,MP43、MP44是导通的。如果生产出来的VCO芯片输出信号频率偏高,则让P1接“0”电位,则MP41、MP42导通,这样就升高了延迟单元的控制电压Vc,使输出信号频率降低;如果生产出来的VCO芯片输出信号频率偏低,则让P2接“1”电位,则MP7、MP8截止,这样就降低了延迟单元的控制电压Vc,使输出信号频率升高。通过这样的方式就补偿了生产工艺所造成的输出信号频率误差,但这种数字控制方式只进行一段频率范围的补偿,而不作精确补偿。
2.模拟控制方式。P1、P2端均由模拟可调电压控制。通过调节P1、P2端上的电压大小,可以模拟地调节MP42、MP44的导通程度,从而模拟地调节延迟单元的控制电压Vc,这样就可以补偿任意多的输出信号频率。
3.数模混合控制方式。P1端接数字“0”或“1”,控制MP42是导通还是截止,用作一段频率范围的补偿;P2端接模拟可调电压,模拟地调节MP44的导通程度,从而模拟地调节延迟单元的控制电压Vc,这样就可以补偿任意多的输出信号频率。
图8是以具有一个工艺误差补偿控制端的数模混合控制电路为实施例,我们提出的方案二的另一种数模混合信号控制电路图。这种数模混合信号控制电路的电路结构与图5相同,在这里增加了由工艺误差补偿控制端P控制的恒流源MP41、MP42。晶体管MP41、MP42构成两个由工艺误差补偿端P控制的恒流源,其中MP41的栅极接偏置电压作恒流管,MP42的栅极接工艺误差补偿端P作开关管,偏置电压可以由任何常见偏置电路得到,只要能保证它们所控制的晶体管饱和导通即可。
图9即为数字恒流源的电流补偿网络。补偿的原理基于以下的电路特征:(1)由于流过有源负载MN0的电流I与电压Vc呈平方关系,在一个小的电流变化范围内电流I与电压Vc近似为线性关系;(2)VCO输出信号频率与输入电压Vc的关系在中心频率附近的较大的Vc范围内可以近似为线性关系。考虑到以上的电路特征,只有当数字信号输入端C0’、C0、C1、C2、C3、C4、C5、C6、C7的信号改变导致MN0的电流I发生较大的变化时,我们才对电路进行补偿。
原则上,数字信号输入端C0’、C0、C1、C2、C3、C4、C5、C6、C7所控制的恒流源从低位到高位逐次打开时,每一个高位数字信号所控制的恒流源打开时都要对相应的所有低位数字信号控制的恒流源进行电流补偿,例如,C7控制的恒流源打开时要对C6、C5、C4、C3、C2、C1、C0、C0’所控制的恒流源进行电流补偿,而C6控制的恒流源打开时要对C5、C4、C3、C2、C1、C0、C0’所控制的恒流源进行补偿,同样对C5、C4、C3、C2、C1控制的恒流源打开时也要对相应的低位数字信号控制的恒流源进行补偿。同样,当两个高位数字信号所控制的恒流源同时打开时,也要对相应的低位数字信号所控制的恒流源进行补偿;进一步,当三、四、五、六、七个高位数字信号所控制的恒流源同时打开时,仍然要对相应的低位数字信号所控制的恒流源进行补偿。这样做,虽然可以达到极高的精度,然而电路结构极为复杂而几乎不可能。
因此,我们需要在电流补偿网络的复杂度与精度之间作一个折衷。由于我们的预置频率精度要求在1MHz范围内,并且在某一个Vc点附近的小范围内电流I与电压Vc近似为线性关系,我们是这样补偿的:当高位数字信号C5、C6、C7所控制的恒流源打开时,就要对相应的低位数字信号所控制的恒流源进行补偿;C0’、C0所控制的恒流源由于电流小、所引起的频率变化在1MHz以内,所以无论何种情况都不用补偿。
图9中,晶体管MP31、MP32、MP33、MP34、MP35构成了C5所控制的恒流源打开时,对C4、C3、C2、C1所控制的恒流源的电流补偿。我们首先说明C5打开时对C4的补偿:当C5加逻辑信号‘0’时,MP31导通,此时若C4加逻辑信号‘0’,恒流源支路MP13、MP14的电流为I4(见图3),同时补偿恒流源的晶体管MP32也导通,则有一电流ΔI45从MP32、MP31流下,ΔI45就构成了在C5打开时I4的补偿量,使得I4+ΔI45产生20MHz的频率增量,与只有C4单独加逻辑信号‘0’由I4产生的频率增量20MHz相同。同理我们可以说明C5所控制的恒流源打开时,对C3、C2、C1所控制的恒流源的补偿方法。以上晶体管中,MP31作开关管,宽长比较大,而补偿恒流源的晶体管MP32、MP33、MP34、MP3的宽长比之比等于8:4:2:1。
图9中,晶体管MP36、MP37、MP38、MP39、MP40M、P41构成了C6所控制的恒流源打开时,对C5、C4、C3、C2、C1所控制的恒流源的电流补偿,补偿的原理同前。
图9中,晶体管MP47、MP38…MP53构成了C7所控制的恒流源打开时,对C6、C5、C4、C3、C2、C1所控制的恒流源的电流补偿,补偿的原理同前。
图9中,晶体管MN1、MP42、MP43、MP44、MP45、MP46构成了C5和C6所控制的恒流源同时打开时,对C4、C3、C2、C1所控制的恒流源的补偿。尽管C5和C6单独打开已经分别对C4、C3、C2、C1有了电流补偿,但它们同时打开时,还需要一个新的电流补偿量,为了更精确地预置频率,这一部分也是必须的。从图中看到,若C6、C5加逻辑信号‘0’,MN1和MP42导通,此时若C4也加逻辑信号‘0’,则MP43导通,有电流从MP43、MP42和MN1流下,此电流即为C6、C5同时打开时对C4的新增的补偿量。同理,我们可以说明C5和C6所控制的恒流源同时打开时,对C3、C2、C1所控制的恒流源的补偿。其中MN1和MP42作开关用,其宽长比较大,而恒流管MP43、MP44、MP45、MP46的宽长比之比等于8:4:2:1。
图9中,晶体管MP54、MP55、MP56、MP57、MP63、MN2构成了C7和C5所控制的恒流源同时打开时,对C4、C3、C2、C1所控制的恒流源的补偿;晶体管MP54、MP55、MP56、MP57、MP58、MP64、MN2构成了C7和C6所控制的恒流源同时打开时,对C5、C4、C3、C2、C1所控制的恒流源的补偿。在这里,C7、C5同时打开和C7、C6同时打开对C4、C3、C2、C1的补偿都用到了晶体管MP54、MP55、MP56、MP57,这要求数字信号输入端C5、C6控制的晶体管MP63、MP64的宽长比取较小值,使它们不仅具有开关作用,而且具有限流作用,而且取MP63、MP64的宽长比之比为1:2,就做到了两者补偿的电流不相同。图中还有一条电流支路:电流从MP58、MP63、MN2流下,这一部分电流和MP49、MP47支路的电流合并作为当C7和C5打开时的补偿。
图9中,晶体管MN3、MN4、MP59、MP60、MP61、MP62、MP65构成了C7、C6、C5所控制的恒流源同时打开时,对C4、C3、C2、C1所控制的恒流源的补偿。补偿的原理仍然和前面相同。
工艺误差补偿端P的使用方式及相应的工作原理如下:
1.数字控制方式。P端由数字信号控制。让P端接数字“0”或“1”,控制MP41、MP42是导通还是截止,用作一段频率范围的补偿。
2.模拟控制方式。P端由模拟可调电压控制。通过调节P端上的电压大小,可以模拟地调节MP42的导通程度,从而模拟地调节延迟单元的控制电压Vc,这样就可以补偿任意多的输出信号频率。
本发明的压控振荡器的优点是:它可以精确补偿生产工艺误差导致的输出信号频率误差,特别适合于数字预置或数字粗调的锁相环应用中,便于数字准确预置,以加快锁定速度。它可以广泛地应用于现代通信、数字电路以及其它电子信息处理系统中。
本发明提出的具有工艺误差补偿的环路压控振荡器非常适合于电压预置或电压粗调的锁相环中,其工艺误差补偿的方法亦可以应用到LC压控振荡器中。
Claims (4)
1.一种环路压控振荡器,其特征在于,由连接成环状的多个延迟单元和数模混合信号控制电路两部分构成,数模混合信号控制电路的输出连接于延迟单元,延迟单元的负载晶体管上并联有用作生产工艺误差补偿的负载管,能够“数字”地或“模拟”地调节补偿管的导通程度来调节输出信号频率,以补偿工艺误差导致的输出信号频率误差;其中
延迟单元是具有两个工艺误差补偿控制端的延迟单元的一种差分延迟单元电路,由2个输入管MN1、MN2,8个并联的负载管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8,2个差分输入端A和B,1个电压控制端Vc,2个工艺误差补偿端P1、P2构成,差分输入端A和B连接于输入管MN1、MN2栅极,电压控制端Vc分别连接于MP3、MP4栅极,工艺误差补偿端P1、P2分别连接于MP5、MP6、MP7、MP8栅极。
2.根据权利要求1的环路压控振荡器,其特征在于,延迟单元是具有一个工艺误差补偿控制端的延迟单元的一种差分延迟单元电路,由2个输入管MN1、MN2,6个并联的负载管MP1、MP2、MP3、MP4、MP5、MP6,2个差分输入端A和B,1个电压控制端Vc,1个工艺误差补偿端P构成,差分输入端A和B连接于输入管MN1、MN2栅极,电压控制端Vc分别连接于MP3、MP4栅极,工艺误差补偿端P连接于MP5、MP6栅极。
3.一种环路压控振荡器,其特征在于,由连接成环状的多个延迟单元和数模混合信号控制电路两部分构成,数模混合信号控制电路的输出连接于延迟单元,数模混合信号控制电路的恒流源中并联有用作生产工艺误差补偿的恒流源,能够“数字”地或“模拟”地调节补偿恒流源的电流大小来调节输出信号频率,以补偿工艺误差导致的输出信号频率误差;其中
数模混合信号控制电路,由一组恒流源、一个负载晶体管和恒流源的电流补偿网络电路构成,负载晶体管MNO的栅极和漏极是接在一起的,构成一个有源负载,晶体管MP1和MP2构成一个固定的恒流源;MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19、MP20构成一组由外部数字信号控制的恒流源,其中偶数编号的PMOS晶体管作开关管,分别由数字输入信号C0’、C0、C1、C2、C3、C4、C5、C6、C7控制,奇数编号的PMOS晶体管作恒流管,恒流源电流大小由相应的恒流管尺寸决定;晶体管MP21和MP22构成一个由外部模拟输入信号Ca控制的恒流源,其电流大小由Ca端所接的模拟电压控制,晶体管MP41、MP42和MP43、MP44构成两个由工艺误差补偿端P1、P2控制的恒流源,其中MP41、MP43的栅极接偏置电压作恒流管,MP42、MP44的栅极接工艺误差补偿端P1、P2作开关管。
4.根据权利要求3的环路压控振荡器,其特征在于,数模混合信号控制电路由一组恒流源、一个负载晶体管和恒流源的电流补偿网络电路构成,负载晶体管MNO的栅极和漏极是接在一起的,构成一个有源负载,晶体管MP1和MP2构成一个固定的恒流源;MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19、MP20构成一组由外部数字信号控制的恒流源,其中偶数编号的PMOS晶体管作开关管,分别由数字输入信号C0’、C0、C1、C2、C3、C4、C5、C6、C7控制,奇数编号的PMOS晶体管作恒流管,恒流源电流大小由相应的恒流管尺寸决定;晶体管MP21和MP22构成一个由外部模拟输入信号Ca控制的恒流源,其电流大小由Ca端所接的模拟电压控制,晶体管MP41、MP42构成两个由工艺误差补偿端P控制的恒流源,其中MP41的栅极接偏置电压作恒流管,MP42的栅极接工艺误差补偿端P作开关管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100112949A CN100525071C (zh) | 2005-02-03 | 2005-02-03 | 具有工艺误差补偿的数模混合信号环路压控振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100112949A CN100525071C (zh) | 2005-02-03 | 2005-02-03 | 具有工艺误差补偿的数模混合信号环路压控振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1815877A CN1815877A (zh) | 2006-08-09 |
CN100525071C true CN100525071C (zh) | 2009-08-05 |
Family
ID=36907902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100112949A Active CN100525071C (zh) | 2005-02-03 | 2005-02-03 | 具有工艺误差补偿的数模混合信号环路压控振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100525071C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710209B2 (en) * | 2007-03-16 | 2010-05-04 | Exar Corporation | Digital pulse frequency/pulse amplitude (DPFM/DPAM) controller for low-power switching-power supplies |
CN101174834B (zh) * | 2007-10-23 | 2012-01-04 | 无锡汉柏信息技术有限公司 | 压控振荡器基于同步补偿的增益线性化方法 |
CN103634001B (zh) * | 2013-11-28 | 2016-08-17 | 中国科学院微电子研究所 | 一种压控振荡器及其输出频率控制方法 |
CN107681994B (zh) * | 2017-09-23 | 2020-11-17 | 深圳大学 | 一种振荡器电路 |
CN110070898A (zh) * | 2018-01-24 | 2019-07-30 | 长鑫存储技术有限公司 | 一种差分延迟电路、压控延迟线调谐电路及芯片 |
CN115133939B (zh) * | 2021-03-24 | 2023-12-12 | 海能达通信股份有限公司 | 一种发射机及通信装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1377156A (zh) * | 2001-11-15 | 2002-10-30 | 东方通信股份有限公司 | 数字通信设备中时钟输出信号的同步处理方法 |
WO2004030216A1 (en) * | 2002-09-26 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Voltage-controlled oscillator presetting circuit |
-
2005
- 2005-02-03 CN CNB2005100112949A patent/CN100525071C/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1377156A (zh) * | 2001-11-15 | 2002-10-30 | 东方通信股份有限公司 | 数字通信设备中时钟输出信号的同步处理方法 |
WO2004030216A1 (en) * | 2002-09-26 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Voltage-controlled oscillator presetting circuit |
Non-Patent Citations (2)
Title |
---|
一种基于DSP的高精度谐波检测改进方案设计. 陈仲,徐德鸿.电子电力技术,第38卷第6期. 2004 * |
高速低相位噪声VCO设计. 孟超,邹雪城.微电子与基础产品,第20卷第4期. 2003 * |
Also Published As
Publication number | Publication date |
---|---|
CN1815877A (zh) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100547905C (zh) | 具有温度补偿效应的环路压控振荡器 | |
CN100525071C (zh) | 具有工艺误差补偿的数模混合信号环路压控振荡器 | |
US7205813B2 (en) | Differential type delay cells and methods of operating the same | |
US5952892A (en) | Low-gain, low-jitter voltage controlled oscillator circuit | |
CN105099445A (zh) | 一种环形振荡器的频率控制方法及电路 | |
CN103441760A (zh) | 一种高精度环形振荡器及其频率校准电路和频率校准方法 | |
WO2008138929A1 (en) | Ring oscillator for plls | |
CN103516333A (zh) | 振荡器装置 | |
CN112468137A (zh) | 压控振荡器、锁相环电路及时钟芯片 | |
CN106444344B (zh) | 一种基于自偏置频率锁定环的高稳定时钟产生电路 | |
CN115242243A (zh) | 一种延迟锁相环电路及其控制方法 | |
US5963101A (en) | VCO with local feedback for low power supply noise sensitivity | |
US20150109060A1 (en) | Process, voltage and temperature compensated oscillator | |
CN102723912B (zh) | 一种宽带环形振荡器 | |
US6686788B2 (en) | Delay circuit of clock synchronization device using delay cells having wide delay range | |
CN203492007U (zh) | 一种高精度环形振荡器及其频率校准电路 | |
CN115940886A (zh) | 一种差分延时单元及强鲁棒性的数控环形振荡器集成电路 | |
CN113395042B (zh) | 一种高频低功耗低抖动压控振荡器 | |
US11677353B2 (en) | Variable capacitor circuit and digitally-controlled oscillator including the same | |
CN100525072C (zh) | 高精度高线性度数模混合信号环路压控振荡器 | |
Wei et al. | Novel building blocks for PLL using complementary logic in 28nm UTBB-FDSOI technology | |
CN115173837A (zh) | 一种产生高延迟的电路及装置 | |
US7759997B2 (en) | Multi-phase correction circuit | |
EP3961929A1 (en) | Phase locked loop | |
US7609119B2 (en) | Reference voltage generator for logic elements providing stable and predefined gate propagation time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |