JPH0817326B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0817326B2 JPH0817326B2 JP5072197A JP7219793A JPH0817326B2 JP H0817326 B2 JPH0817326 B2 JP H0817326B2 JP 5072197 A JP5072197 A JP 5072197A JP 7219793 A JP7219793 A JP 7219793A JP H0817326 B2 JPH0817326 B2 JP H0817326B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency divider
- frequency
- phase difference
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は無線通信装置に利用す
る。本発明は移動無線通信方式に利用するに適する。本
発明は、特に送受信チャネルの高速切替え技術に関す
る。
る。本発明は移動無線通信方式に利用するに適する。本
発明は、特に送受信チャネルの高速切替え技術に関す
る。
【０００２】
【従来の技術】近年、自動車電話の加入者数の伸びは著
しいものがあり、現状のアナログシステムでは近い将来
において容量がいっぱいになることが予想される。この
問題を解決するために、世界各国でディジタル化への移
行が始まっている。このシステムに対応する端末には、
高速でチャネルを切替えることが要求されている。 従
来例装置を図４および図５を参照して説明する。図４は
サンプルホールド型位相比較器を用いた従来例装置のブ
ロック構成図である。図５は位相差プリセット手段を用
いた従来例装置のブロック構成図である。図４におい
て、電圧制御発振器１の出力は第一の分周器２で分周さ
れ、サンプルホールド型位相比較器５の一方の端子に入
力される。このとき、第一の分周器２の分周数は、制御
部９によって設定される。また、基準発振器３の出力は
第二の分周器４で分周され、サンプルホールド型位相比
較器５の他方の端子に入力される。サンプルホールド型
位相比較器５は二つの入力の位相差に比例した直流電圧
を出力する。その直流電圧は、ループフィルタ６でリフ
ァレンス成分を除去されて、電圧制御発振器１のコント
ロール端子に印加される。このとき、ループフィルタ６
は切替時間を早くするために、一次ループでかつループ
バンドを広く取れるようにリファレンス周波数成分のみ
を除去するような緩衝エミッタフォロア（ＢＥＦ）の構
成を持っている。この方法で２５ＭＨｚ離れのチャネル
に切替えるときの時間は約２ｍｓを実現している。
しいものがあり、現状のアナログシステムでは近い将来
において容量がいっぱいになることが予想される。この
問題を解決するために、世界各国でディジタル化への移
行が始まっている。このシステムに対応する端末には、
高速でチャネルを切替えることが要求されている。 従
来例装置を図４および図５を参照して説明する。図４は
サンプルホールド型位相比較器を用いた従来例装置のブ
ロック構成図である。図５は位相差プリセット手段を用
いた従来例装置のブロック構成図である。図４におい
て、電圧制御発振器１の出力は第一の分周器２で分周さ
れ、サンプルホールド型位相比較器５の一方の端子に入
力される。このとき、第一の分周器２の分周数は、制御
部９によって設定される。また、基準発振器３の出力は
第二の分周器４で分周され、サンプルホールド型位相比
較器５の他方の端子に入力される。サンプルホールド型
位相比較器５は二つの入力の位相差に比例した直流電圧
を出力する。その直流電圧は、ループフィルタ６でリフ
ァレンス成分を除去されて、電圧制御発振器１のコント
ロール端子に印加される。このとき、ループフィルタ６
は切替時間を早くするために、一次ループでかつループ
バンドを広く取れるようにリファレンス周波数成分のみ
を除去するような緩衝エミッタフォロア（ＢＥＦ）の構
成を持っている。この方法で２５ＭＨｚ離れのチャネル
に切替えるときの時間は約２ｍｓを実現している。
【０００３】図５に示す従来例装置は、従来よく用いら
れている位相比較器１１とループフィルタ６との間にス
イッチ回路８を設け、チャネルを切替えるときにこれか
ら移るチャネルに対応したデータをＤＡ交換器１４にプ
リセットして、その出力をある期間だけループフィルタ
６に与える。その後に、スイッチ回路８を元に戻して、
位相比較器１１の出力に切替えることによって高速化を
はかっている。
れている位相比較器１１とループフィルタ６との間にス
イッチ回路８を設け、チャネルを切替えるときにこれか
ら移るチャネルに対応したデータをＤＡ交換器１４にプ
リセットして、その出力をある期間だけループフィルタ
６に与える。その後に、スイッチ回路８を元に戻して、
位相比較器１１の出力に切替えることによって高速化を
はかっている。
【０００４】特開平１−１５１８２４号公報、特開平３
−５４９１７号公報参照。これらの公報には周波数の高
速切替技術が開示されているが、ループ制御をいったん
停止させて位相設定を行う技術の開示はない。
−５４９１７号公報参照。これらの公報には周波数の高
速切替技術が開示されているが、ループ制御をいったん
停止させて位相設定を行う技術の開示はない。
【０００５】
【発明が解決しようとする課題】上述した図４のサンプ
ルホールド型位相比較器を用いたＰＬＬ周波数シンセサ
イザでは、隣接のチャネルに移るには１００μｓしか要
しないが、帯域の端から端まで切替えるときにはその１
０倍ないし２０倍に近い時間を要し、チャネルセパレー
ションが小さいほどその傾向は顕著になる。これは、Ｐ
ＬＬ(Phase Locked Loop) 動作には不可欠な「引込み時
間」に起因するものである。
ルホールド型位相比較器を用いたＰＬＬ周波数シンセサ
イザでは、隣接のチャネルに移るには１００μｓしか要
しないが、帯域の端から端まで切替えるときにはその１
０倍ないし２０倍に近い時間を要し、チャネルセパレー
ションが小さいほどその傾向は顕著になる。これは、Ｐ
ＬＬ(Phase Locked Loop) 動作には不可欠な「引込み時
間」に起因するものである。
【０００６】図５に示したスイッチ回路を用いたＰＬＬ
周波数シンセサイザでは、ＤＡコンバータの精度が高い
ことが要求されるため、コストアップにつながる点と、
プリセットする値は、標準的な値を用いるため電圧制御
発振器のばらつきをカバーできない問題がある。
周波数シンセサイザでは、ＤＡコンバータの精度が高い
ことが要求されるため、コストアップにつながる点と、
プリセットする値は、標準的な値を用いるため電圧制御
発振器のばらつきをカバーできない問題がある。
【０００７】本発明は、このような背景に行われたもの
であり、離れたチャネルに対しても隣接したチャネルに
切替えるときと同じく高速に周波数の切替えができる周
波数シンセサイザを提供することを目的とする。
であり、離れたチャネルに対しても隣接したチャネルに
切替えるときと同じく高速に周波数の切替えができる周
波数シンセサイザを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、電圧制御発振
器と、この電圧制御発振器の出力を分周する第一の分周
器と、基準発振器と、この基準発振器の出力を分周する
第二の分周器と、前記第一の分周器の出力と前記第二の
分周器の出力との位相差に対応する電圧を出力する位相
比較器と、この位相比較器の出力の高周波成分を除去し
て前記電圧制御発振器の入力とし制御ループを構成する
ループフィルタと、前記第一の分周器と前記第二の分周
器との位相差を周波数切替先のチャネル対応にあらかじ
め記憶する記憶手段と、この記憶手段の位相差情報をチ
ャネル切替時に前記位相比較器にあらかじめ与えるよう
に制御する制御手段とを備えた周波数シンセサイザであ
る。
器と、この電圧制御発振器の出力を分周する第一の分周
器と、基準発振器と、この基準発振器の出力を分周する
第二の分周器と、前記第一の分周器の出力と前記第二の
分周器の出力との位相差に対応する電圧を出力する位相
比較器と、この位相比較器の出力の高周波成分を除去し
て前記電圧制御発振器の入力とし制御ループを構成する
ループフィルタと、前記第一の分周器と前記第二の分周
器との位相差を周波数切替先のチャネル対応にあらかじ
め記憶する記憶手段と、この記憶手段の位相差情報をチ
ャネル切替時に前記位相比較器にあらかじめ与えるよう
に制御する制御手段とを備えた周波数シンセサイザであ
る。
【０００９】ここで、本発明の特徴とするところは、チ
ャネル切替時に前記制御ループの動作を短い時間にわた
り停止させる手段と、前記第二の分周器出力を入力と
し、その遅延量を前記記憶手段に記憶された位相差の値
に応じて遅延させて出力する遅延手段と、前記短い時間
の終了時にこの遅延手段の出力を前記第一の分周器の出
力に代えて前記位相比較器に与えるスイッチ回路とを備
えたところにある。
ャネル切替時に前記制御ループの動作を短い時間にわた
り停止させる手段と、前記第二の分周器出力を入力と
し、その遅延量を前記記憶手段に記憶された位相差の値
に応じて遅延させて出力する遅延手段と、前記短い時間
の終了時にこの遅延手段の出力を前記第一の分周器の出
力に代えて前記位相比較器に与えるスイッチ回路とを備
えたところにある。
【００１０】前記停止させる手段は前記スイッチ回路に
含まれることが望ましい。
含まれることが望ましい。
【００１１】前記短い時間は前記第二分周器のほぼ２周
期であることが望ましい。
期であることが望ましい。
【００１２】チャネル切替完了毎に、前記記憶手段に格
納される位相差の値を更新する手段を備えることが望ま
しい。
納される位相差の値を更新する手段を備えることが望ま
しい。
【００１３】前記位相比較器は、サンプルホールド型で
あることが望ましい。
あることが望ましい。
【００１４】
【作用】チャネル切替えを行うとき、これから移るチャ
ネルに対応した位相差により基準発振器の出力に位相差
を与える。このあらかじめ位相差を与えられた信号によ
り、あらかじめ電圧制御発振器のコントロール電圧を変
化させて高速な切替えを実現する。
ネルに対応した位相差により基準発振器の出力に位相差
を与える。このあらかじめ位相差を与えられた信号によ
り、あらかじめ電圧制御発振器のコントロール電圧を変
化させて高速な切替えを実現する。
【００１５】このとき、ＰＬＬ動作の宿命である引込み
時間を除去するために、一度ＰＬＬ動作を停止させ、プ
リセットされた位相差が与えられた基準発振器の出力信
号の例えば二周期目の立ち上がりエッジに同期してＰＬ
Ｌ動作を再開する。
時間を除去するために、一度ＰＬＬ動作を停止させ、プ
リセットされた位相差が与えられた基準発振器の出力信
号の例えば二周期目の立ち上がりエッジに同期してＰＬ
Ｌ動作を再開する。
【００１６】これによりＰＬＬ動作は、プリセットされ
た位相差が与えられた周波数から再起動するのでＰＬＬ
動作の引込み時間を短縮させることができる。
た位相差が与えられた周波数から再起動するのでＰＬＬ
動作の引込み時間を短縮させることができる。
【００１７】さらに、チャネルがロックされた時点での
位相差を検出してプリセット値を更新し、電圧制御発振
器の特性のばらつきによる位相差の変化に対応すること
ができる。位相比較器をサンプルホールド回路で構成す
ることにより、過渡的な電圧を排除できるので短時間で
安定させることができる。
位相差を検出してプリセット値を更新し、電圧制御発振
器の特性のばらつきによる位相差の変化に対応すること
ができる。位相比較器をサンプルホールド回路で構成す
ることにより、過渡的な電圧を排除できるので短時間で
安定させることができる。
【００１８】
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例装置のブロック構成図である。
る。図１は本発明実施例装置のブロック構成図である。
【００１９】本発明は、電圧制御発振器１と、この電圧
制御発振器１の出力を分周する第一の分周器２と、基準
発振器３と、この基準発振器３の出力を分周する第二の
分周器４と、第一の分周器２の出力と第二の分周器４の
出力との位相差に対応する電圧を出力するサンプルホー
ルド型位相比較器５と、このサンプルホールド型位相比
較器５の出力の高周波成分を除去して電圧制御発振器１
の入力とし制御ループを構成するループフィルタ６と、
第一の分周器２と第二の分周器４との位相差を周波数切
替先のチャネル対応にあらかじめ記憶する記憶手段とし
てＥＥＰＲＯＭ(Electrically Erasable and Programma
ble ROM)１０と、このＥＥＰＲＯＭ１０の位相差情報を
チャネル切替時に位相比較器５にあらかじめ与えるよう
に制御する制御手段とを制御部９に備えた周波数シンセ
サイザである。
制御発振器１の出力を分周する第一の分周器２と、基準
発振器３と、この基準発振器３の出力を分周する第二の
分周器４と、第一の分周器２の出力と第二の分周器４の
出力との位相差に対応する電圧を出力するサンプルホー
ルド型位相比較器５と、このサンプルホールド型位相比
較器５の出力の高周波成分を除去して電圧制御発振器１
の入力とし制御ループを構成するループフィルタ６と、
第一の分周器２と第二の分周器４との位相差を周波数切
替先のチャネル対応にあらかじめ記憶する記憶手段とし
てＥＥＰＲＯＭ(Electrically Erasable and Programma
ble ROM)１０と、このＥＥＰＲＯＭ１０の位相差情報を
チャネル切替時に位相比較器５にあらかじめ与えるよう
に制御する制御手段とを制御部９に備えた周波数シンセ
サイザである。
【００２０】ここで、本発明の特徴とするところは、チ
ャネル切替時に前記制御ループの動作を短い時間にわた
り停止させる手段と、第二の分周器４の出力を入力と
し、その遅延量をＥＥＰＲＯＭ１０に記憶された位相差
の値に応じて遅延させて出力する遅延手段として遅延回
路７と、前記短い時間の終了時にこの遅延回路７の出力
を第一の分周器２の出力に代えてサンプルホールド型位
相比較器５に与えるスイッチ回路８とを備えたところに
ある。
ャネル切替時に前記制御ループの動作を短い時間にわた
り停止させる手段と、第二の分周器４の出力を入力と
し、その遅延量をＥＥＰＲＯＭ１０に記憶された位相差
の値に応じて遅延させて出力する遅延手段として遅延回
路７と、前記短い時間の終了時にこの遅延回路７の出力
を第一の分周器２の出力に代えてサンプルホールド型位
相比較器５に与えるスイッチ回路８とを備えたところに
ある。
【００２１】次に、本発明実施例装置の動作を図２およ
び図３を参照して説明する。図２はサンプルホールド型
位相比較器５のランプ電圧を示す図である。図３は各部
の信号状態を示す図である。サンプルホールド型位相比
較器５は、図２に示すように第二の分周器４の出力１０
２（ｆｒ）の立ち上がりでランプコンデンサへの充電が
始まり、第一の分周器２の出力１０１（ｆｖ）の立ち上
がりで充電を終了することにより二つの入力の位相差に
比例した直流電圧を発生する。この電圧は、サンプルホ
ールド回路によりホールドコンデンサにホールドされ、
電圧制御発振器１のコントロール電圧となる。すなわ
ち、この位相差をコントロールすることにより、電圧制
御発振器１の発振周波数を可変できる。
び図３を参照して説明する。図２はサンプルホールド型
位相比較器５のランプ電圧を示す図である。図３は各部
の信号状態を示す図である。サンプルホールド型位相比
較器５は、図２に示すように第二の分周器４の出力１０
２（ｆｒ）の立ち上がりでランプコンデンサへの充電が
始まり、第一の分周器２の出力１０１（ｆｖ）の立ち上
がりで充電を終了することにより二つの入力の位相差に
比例した直流電圧を発生する。この電圧は、サンプルホ
ールド回路によりホールドコンデンサにホールドされ、
電圧制御発振器１のコントロール電圧となる。すなわ
ち、この位相差をコントロールすることにより、電圧制
御発振器１の発振周波数を可変できる。
【００２２】あるチャネルにロックしている状態から、
別のチャネルに切替えるとき、制御部９は切替える先の
チャネルに対応した位相差ｄを記憶手段であるＥＥＰＲ
ＯＭ１０から読出し、遅延回路７にその値をセットす
る。遅延回路７は、第二の分周器４の出力１０２の立ち
上がりをセットされた位相差ｄだけ遅らせて出力１０４
とする。制御部９はさらに第二の分周器４の出力１０２
のチャネル切替操作後の一回目の立ち上がりに同期して
スイッチ回路８の出力を第一の分周器２の出力１０１か
ら遅延回路７の出力１０４に切替える。スイッチ回路８
を切替えると同時に第一の分周器２の動作を停止させ
る。スイッチ回路８を切替えてからその出力１０３の二
回目の立ち上がりエッジに同期して、第一の分周器２の
動作を再開させた後に、スイッチ回路８の出力を再度第
一の分周器２の出力１０１に切替える。この一連の動作
のタイミングを図５に示す。ここで、出力１０３の二回
目の立ち上がりエッジに同期させるのは、第一の分周器
２の出力１０１および第二の分周器４の出力１０２の位
相差がきわめて小さいときでも切替え動作を確実に行う
ためである。
別のチャネルに切替えるとき、制御部９は切替える先の
チャネルに対応した位相差ｄを記憶手段であるＥＥＰＲ
ＯＭ１０から読出し、遅延回路７にその値をセットす
る。遅延回路７は、第二の分周器４の出力１０２の立ち
上がりをセットされた位相差ｄだけ遅らせて出力１０４
とする。制御部９はさらに第二の分周器４の出力１０２
のチャネル切替操作後の一回目の立ち上がりに同期して
スイッチ回路８の出力を第一の分周器２の出力１０１か
ら遅延回路７の出力１０４に切替える。スイッチ回路８
を切替えると同時に第一の分周器２の動作を停止させ
る。スイッチ回路８を切替えてからその出力１０３の二
回目の立ち上がりエッジに同期して、第一の分周器２の
動作を再開させた後に、スイッチ回路８の出力を再度第
一の分周器２の出力１０１に切替える。この一連の動作
のタイミングを図５に示す。ここで、出力１０３の二回
目の立ち上がりエッジに同期させるのは、第一の分周器
２の出力１０１および第二の分周器４の出力１０２の位
相差がきわめて小さいときでも切替え動作を確実に行う
ためである。
【００２３】また、第一の分周器２の動作を一時停止さ
せるのは、第一の分周器２およびサンプルホールド型位
相比較器５およびループフィルタ６および電圧制御発振
器１により行われるＰＬＬ動作を一時停止させて、位相
差ｄだけ遅延された遅延回路７の出力１０４に同期した
ＰＬＬ動作を再開させるためである。これにより、ＰＬ
Ｌ動作の引込み時間を短縮させることができる。
せるのは、第一の分周器２およびサンプルホールド型位
相比較器５およびループフィルタ６および電圧制御発振
器１により行われるＰＬＬ動作を一時停止させて、位相
差ｄだけ遅延された遅延回路７の出力１０４に同期した
ＰＬＬ動作を再開させるためである。これにより、ＰＬ
Ｌ動作の引込み時間を短縮させることができる。
【００２４】さらに、本発明実施例装置では記憶してお
く位相差ｄの情報は、初期時は代表的な値を書込んでお
くが、実際にチャネルがロックされたときの位相差ｄを
スイッチ回路８の分岐された出力１０３および第二の分
周器４の分岐された出力１０６から検出し、あらかじめ
書込んだ値を補正して新たにＥＥＰＲＯＭ１０に書込む
ように制御する手順を制御部９に備えている。
く位相差ｄの情報は、初期時は代表的な値を書込んでお
くが、実際にチャネルがロックされたときの位相差ｄを
スイッチ回路８の分岐された出力１０３および第二の分
周器４の分岐された出力１０６から検出し、あらかじめ
書込んだ値を補正して新たにＥＥＰＲＯＭ１０に書込む
ように制御する手順を制御部９に備えている。
【００２５】これにより、電圧制御発振器１などの動作
特性のばらつきによるプリセットされた位相差ｄの値が
変化することに対応できる。
特性のばらつきによるプリセットされた位相差ｄの値が
変化することに対応できる。
【００２６】
【発明の効果】以上説明したように、本発明によれば離
れたチャネルに対しても隣接したチャネルに切替えると
きと同じく高速に周波数の切替えができる。
れたチャネルに対しても隣接したチャネルに切替えると
きと同じく高速に周波数の切替えができる。
【図１】本発明実施例装置のブロック構成図。
【図２】サンプルホールド型位相比較器のランプ電圧を
示す図。
示す図。
【図３】各部の信号状態を示す図。
【図４】サンプルホールド型位相比較器を用いた従来例
装置のブロック構成図。
装置のブロック構成図。
【図５】位相差プリセット手段を用いた従来例装置のブ
ロック構成図。
ロック構成図。
１ 電圧制御発振器 ２ 第一の分周器 ３ 基準信号発振器 ４ 第二の分周器 ５ サンプルホールド型位相比較器 ６ ループフィルタ ７ 遅延回路 ８ スイッチ回路 ９ 制御部 １０ ＥＥＰＲＯＭ １１ 位相比較器 １４ ＤＡ変換器 １０１〜１０６ 出力
Claims (5)
- 【請求項１】 電圧制御発振器と、この電圧制御発振器
の出力を分周する第一の分周器と、基準発振器と、この
基準発振器の出力を分周する第二の分周器と、前記第一
の分周器の出力と前記第二の分周器の出力との位相差に
対応する電圧を出力する位相比較器と、この位相比較器
の出力の高周波成分を除去して前記電圧制御発振器の入
力とし制御ループを構成するループフィルタと、前記第
一の分周器と前記第二の分周器との位相差を周波数切替
先のチャネル対応にあらかじめ記憶する記憶手段と、こ
の記憶手段の位相差情報をチャネル切替時に前記位相比
較器にあらかじめ与えるように制御する制御手段とを備
えた周波数シンセサイザにおいて、 チャネル切替時に前記制御ループの動作を短い時間にわ
たり停止させる手段と、 前記第二の分周器出力を入力とし、その遅延量を前記記
憶手段に記憶された位相差の値に応じて遅延させて出力
する遅延手段と、 前記短い時間の終了時にこの遅延手段の出力を前記第一
の分周器の出力に代えて前記位相比較器に与えるスイッ
チ回路とを備えたことを特徴とする周波数シンセサイ
ザ。 - 【請求項２】 前記停止させる手段は前記スイッチ回路
に含まれる請求項１記載の周波数シンセサイザ。 - 【請求項３】 前記短い時間は前記第二分周器のほぼ２
周期である請求項１記載の周波数シンセサイザ。 - 【請求項４】 チャネル切替完了毎に、前記記憶手段に
格納される位相差の値を更新する手段を備えた請求項１
記載の周波数シンセサイザ。 - 【請求項５】 前記位相比較器は、サンプルホールド型
である請求項１記載の周波数シンセサイザ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5072197A JPH0817326B2 (ja) | 1993-03-30 | 1993-03-30 | 周波数シンセサイザ |
| CA002120184A CA2120184C (en) | 1993-03-30 | 1994-03-29 | Frequency synthesizer |
| DE69420610T DE69420610T2 (de) | 1993-03-30 | 1994-03-29 | Frequenzsynthetisierer |
| EP94104960A EP0618682B1 (en) | 1993-03-30 | 1994-03-29 | Frequency synthesizer |
| US08/220,023 US5406229A (en) | 1993-03-30 | 1994-03-30 | Phase locked loop frequency synthesizer with fast frequency switching |
| AU59210/94A AU663459B2 (en) | 1993-03-30 | 1994-03-30 | Phase locked loop frequency synthesizer with fast frequency switching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5072197A JPH0817326B2 (ja) | 1993-03-30 | 1993-03-30 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06284004A JPH06284004A (ja) | 1994-10-07 |
| JPH0817326B2 true JPH0817326B2 (ja) | 1996-02-21 |
Family
ID=13482266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5072197A Expired - Fee Related JPH0817326B2 (ja) | 1993-03-30 | 1993-03-30 | 周波数シンセサイザ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5406229A (ja) |
| EP (1) | EP0618682B1 (ja) |
| JP (1) | JPH0817326B2 (ja) |
| AU (1) | AU663459B2 (ja) |
| CA (1) | CA2120184C (ja) |
| DE (1) | DE69420610T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757238A (en) * | 1996-08-19 | 1998-05-26 | International Business Machines Corporation | Fast locking variable frequency phase-locked loop |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| JPS5720037A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Channel changeover system of frequency synthesizer |
| US4442412A (en) * | 1981-11-12 | 1984-04-10 | Rca Corporation | Phase locked-loop generator with closed-loop forcing function shaper |
| DE3635429A1 (de) * | 1986-10-17 | 1988-04-21 | Siemens Ag | Phasenregelkreis |
| JPH01151824A (ja) * | 1987-12-09 | 1989-06-14 | Aikomu Kk | 周波数シンセサイザー |
| JPH0354917A (ja) * | 1989-07-24 | 1991-03-08 | Fujitsu Ltd | 位相同期式周波数シンセサイザ |
| JPH03157018A (ja) * | 1989-08-10 | 1991-07-05 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| JPH0376427A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| JP2883990B2 (ja) * | 1990-02-03 | 1999-04-19 | シントム株式会社 | 周波数シンセサイザの周波数切替方法および周波数シンセサイザ |
| JPH04154318A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | Ｐｌｌ周波数シンセサイザ |
| JPH04237215A (ja) * | 1991-01-22 | 1992-08-25 | Nec Corp | Ｐｌｌ回路 |
| JP2806059B2 (ja) * | 1991-02-14 | 1998-09-30 | 日本電気株式会社 | 位相同期ループシンセサイザ |
| JP2697322B2 (ja) * | 1991-02-21 | 1998-01-14 | 富士通株式会社 | 位相同期回路 |
| US5126693A (en) * | 1991-09-09 | 1992-06-30 | Motorola, Inc. | Circuit and method of reducing phase jitter in a phase lock loop |
| US5334952A (en) * | 1993-03-29 | 1994-08-02 | Spectralink Corporation | Fast settling phase locked loop |
-
1993
- 1993-03-30 JP JP5072197A patent/JPH0817326B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-29 DE DE69420610T patent/DE69420610T2/de not_active Expired - Fee Related
- 1994-03-29 CA CA002120184A patent/CA2120184C/en not_active Expired - Fee Related
- 1994-03-29 EP EP94104960A patent/EP0618682B1/en not_active Expired - Lifetime
- 1994-03-30 US US08/220,023 patent/US5406229A/en not_active Expired - Fee Related
- 1994-03-30 AU AU59210/94A patent/AU663459B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06284004A (ja) | 1994-10-07 |
| CA2120184C (en) | 1999-07-13 |
| AU5921094A (en) | 1994-10-06 |
| AU663459B2 (en) | 1995-10-05 |
| DE69420610D1 (de) | 1999-10-21 |
| EP0618682B1 (en) | 1999-09-15 |
| DE69420610T2 (de) | 2000-03-09 |
| EP0618682A2 (en) | 1994-10-05 |
| US5406229A (en) | 1995-04-11 |
| CA2120184A1 (en) | 1994-10-01 |
| EP0618682A3 (en) | 1994-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100361855B1 (ko) | 주파수합성기 | |
| EP0453280B1 (en) | PLL frequency synthesizer | |
| EP0526202A2 (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| WO1993005578A1 (en) | Frequency synthesizer | |
| EP1325559A1 (en) | Method and system for managing reference signals for network clock synchronization | |
| CA2139904C (en) | Pll synthesizer and method of controlling the same | |
| JPH0327125B2 (ja) | ||
| CN101015124B (zh) | Pll频率合成器 | |
| JPH0817326B2 (ja) | 周波数シンセサイザ | |
| JP2595887B2 (ja) | ビット同期回路 | |
| US6469583B1 (en) | PLL control circuit for digital oscillation frequency control and control method adopted in the same | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH0750579A (ja) | 位相同期ループ回路 | |
| JP2864860B2 (ja) | 周波数シンセサイザ | |
| US20240154617A1 (en) | Generating divided signals from phase-locked loop (pll) output when reference clock is unavailable | |
| JPS58159029A (ja) | 位相同期発振器 | |
| JP3147487B2 (ja) | 同期信号発生装置 | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH04235416A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP3229664B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH0793576B2 (ja) | 周波数シンセサイザ | |
| JPH0557935U (ja) | Ｐｌｌ回路 | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ | |
| JPH08223038A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |