KR101025522B1 - 발진 주파수 제어 회로 - Google Patents

발진 주파수 제어 회로 Download PDF

Info

Publication number
KR101025522B1
KR101025522B1 KR1020097017906A KR20097017906A KR101025522B1 KR 101025522 B1 KR101025522 B1 KR 101025522B1 KR 1020097017906 A KR1020097017906 A KR 1020097017906A KR 20097017906 A KR20097017906 A KR 20097017906A KR 101025522 B1 KR101025522 B1 KR 101025522B1
Authority
KR
South Korea
Prior art keywords
voltage
value
appropriate range
temperature
external reference
Prior art date
Application number
KR1020097017906A
Other languages
English (en)
Other versions
KR20090117756A (ko
Inventor
히로키 기무라
Original Assignee
니혼 뎀파 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 뎀파 고교 가부시키가이샤 filed Critical 니혼 뎀파 고교 가부시키가이샤
Publication of KR20090117756A publication Critical patent/KR20090117756A/ko
Application granted granted Critical
Publication of KR101025522B1 publication Critical patent/KR101025522B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Abstract

자기의 주파수를 보정하여, 외부 기준 신호의 검파에서의 온도 특성에 따라 외부 기준 신호의 입력 레벨의 적정 범위 내를 특정하고, 그 적정 범위의 내외에 대하여 전압 제어 발진기의 제어 전압을 제어하여 안정도가 높은 발진 주파수 제어 회로를 제공한다.
전압 제어 발진기(15)와, 분주기(16)와, 위상 비교기(12)와, 루프 필터(14)와, 검파 회로(17)와, 온도 센서(22)와, 고정 전압 공급 회로(23)와, 외부 기준 동기 모드로서 위상 비교기(12)와 루프 필터(14)를 접속하고, 고정 전압 모드로서 고정 전압 공급 회로(23)와 루프 필터(14)를 접속하는 선택 스위치(13)와, 검파 회로(17)에 의해 검출된 외부 기준 신호 레벨의 검파 전압이 온도 센서(22)에 의해 검출된 온도의 온도 특성에 따른 적정 범위 내이면 외부 기준 동기 모드로 하고, 적정 범위 외이면 고정 전압 모드로서 선택 스위치(13)를 전환하는 CPU(20)를 포함하는 발진 주파수 제어 회로이다.
Figure R1020097017906
발진 주파수 제어 회로

Description

발진 주파수 제어 회로{OSCILLATION FREQUENCY CONTROL CIRCUIT}
본 발명은, 발진기의 발진 주파수 제어 회로에 관한 것으로, 특히, 외부 기준 신호에 동기시켜, 자기의 주파수를 보정하여, 외부 기준 신호의 검파의 온도 특성에 따른 안정도가 높은 발진 주파수 제어 회로에 관한 것이다.
차세대 이동체 통신 및 지상 디지털 방송 등의 기지국에서는, 주파수 기준 신호에 대한 요구 정밀도는 점점 높아지고 있다.
주파수 기준 신호로서, 세슘 주파수 기준 발진기, 루비듐 주파수 기준 발진기, GPS 신호에 의한 주파수 동기형의 기준 발진기 등이, 방송, 통신 분야의 시스템에서 이용되고 있다.
그러나, 이들 발진기는, 일반적으로 고가이기 때문에, 이들 발진기로부터의 기준 신호는 분배하여 장치의 기준 신호원으로서 사용된다.
분배된 기준 신호는, 통신 시스템의 기준 클록으로 사용된다.
구체적으로는, PLL(Phase Locked Loop) 회로의 위상 비교의 레퍼런스 신호, DSP(Digital Signal Processor), FPGA(Field Programmable Gate Array) 등의 기준 클록 신호, DA(Digital/Analog) 컨버터, AD(Analog/Digital) 컨버터의 샘플링 클록으로서 사용된다.
[종래의 PLL 회로: 도 6]
다음으로, 종래의 PLL 회로에 대해서 도 6을 참조하면서 설명한다. 도 6은 일반적 PLL 회로의 구성 블록도이다.
PLL 회로는, 도 6에 도시하는 바와 같이, 외부 기준 신호(Fref)와 1/N 분주된 신호를 비교하여, 위상차 신호를 출력하는 위상 비교기(Phase Comparator)(32)와, 위상차를 펄스폭의 전압으로 출력하는 차지 펌프(Charge Pump)(33)와, 차지 펌프(33)로부터의 출력 전압을 평활화하는 루프 필터(Loop Filter)(34)와, 루프 필터(34)로부터의 제어 전압에 의해 주파수를 변경하여 희망하는 주파수(내부 기준 신호: Output Frequency)를 발진 출력하는 전압 제어 기능을 갖는 수정 발진기(VCXO: Voltage Controlled Crystal Oscillator)(35)와, VCXO(35)의 출력(내부 기준 신호)을 1/N로 분주하는 분주기(Divider)(36)를 구비하고 있다.
또한, 내부 기준 신호는, N×Fref의 신호이다.
PLL 회로는, 외부로부터 입력된 기준 신호와 내부의 VCXO(35)의 위상차가 일정하게 되도록, 내부의 VCXO(35)에 대하여 피드백 제어를 가함으로써, 기준 신호에 동기한 발진기 출력을 얻는 것이다.
구체적으로는, 위상 비교기(32)는, 매우 안정된 외부 기준 신호와, 입력 전압에 의해 주파수 제어하는 VCXO(35)로부터의 출력 신호의 위상을 비교하고, 위상 비교 결과를 평활화한 직류 전압이 VCXO(35)에 피드백되는 PLL 제어를 행함으로써, 고정밀도의 신호 생성을 행하는 것이다. PLL 회로는, 통신, 방송 장치 등에서 널리 사용되고 있다.
또한, 종래의 발진기에서의 발진 주파수 제어 회로에 관한 선행 기술로서, 일본 특허 공개 제2000-083003호 공보(특허 문헌 1), 일본 특허 공개 제2003-179489호 공보(특허 문헌 2)가 있다.
특허 문헌 1에는, 주파수 카운터가 펄스폭에 대응하는 시간 내에 입력되는 VCO(Voltage Controlled Oscillator)의 출력 신호에 동기한 계수 동작을 행하고 있고, VCO의 발진 주파수에 대응한 계수값이 래치 회로에 유지되며, CPU는 계수값이 미리 정해진 범위 내에서 벗어나 있는 경우에는, VCO의 인가 전압을 변화시켜 프리 러닝 주파수가 미리 정해진 범위가 되도록 조정하는 프리 러닝(free-running) 주파수 조정 방식이 기재되어 있다.
또한, 특허 문헌 2에는, 마이크로 컴퓨터가, 위상 비교기의 출력이 미리 정해진 레벨에 있는 기간 동안에 VCO의 출력 펄스 신호의 펄스를 카운트하고, 그 카운트값에 따라 제어용 데이터를 갱신하며, 그 데이터를 DAC(Digital Analog Converter)에서 아날로그 신호로 하여 LPF(Low Pass Filter)로부터의 신호와 결합시켜 VCO의 주파수 제어 신호로 하는 전압 제어 발진기의 프리 러닝 주파수의 자동 조정 기능을 갖는 위상 록 루프 회로가 기재되어 있다.
[특허 문헌 1] 일본 특허 공개 제2000-083003호 공보
[특허 문헌 2] 일본 특허 공개 제2003-179489호 공보
그러나, 상기 종래의 PLL 회로에서는, 외부 기준 신호의 입력 레벨이 적정한 범위 내이면 문제는 없으나, 적정 범위 외가 된 경우, 안정된 외부 기준 동기 동작을 행할 수 없다는 문제점이 있었다.
또한, 외부 기준 신호의 입력 레벨이 적정 범위 내인지 적정 범위 외인지는, 외부 기준 신호를 검파하는 필터, 증폭기, 검파 회로 등에 온도 특성이 있는 경우에는, 일정한 입력 레벨이라도, 그 온도 특성에 따라 검파 전압이 변동해 버려, 적정 범위의 내외를 결정하는 것이 곤란하다는 문제점이 있었다.
또한, 특허 문헌 1, 2에서는, VCO의 출력을 카운트하거나, 또는 위상 비교기의 출력을 카운트하여 프리 러닝 주파수를 조정하는 것이지만, 외부 기준 신호의 이상을 직접 검출하여 주파수를 적정하게 조정하는 것은 아니었다.
본 발명은 상기 실정을 감안하여 이루어진 것으로, 자기의 주파수를 보정하여, 외부 기준 신호의 검파에서의 온도 특성에 따라 외부 기준 신호의 입력 레벨의 적정 범위 내를 특정하고, 그 적정 범위의 내외에 대하여 전압 제어 발진기의 제어 전압을 제어하여 안정도가 높은 발진 주파수 제어 회로를 제공하는 것을 목적으로 한다.
상기 종래예의 문제점을 해결하기 위해서 본 발명은, 발진 주파수 제어 회로에 있어서, 전압 제어 발진기와, 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호의 입력 레벨을 검파하는 검파 회로와, 검파 회로 근방의 온도를 검출하는 온도 센서와, 외부 기준 신호의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값을 기억하는 메모리와, 고정 전압을 공급하는 고정 전압 공급 회로와, 외부 기준 동기 모드로서 위상 비교기와 루프 필터를 접속하거나, 또는 고정 전압 모드로서 고정 전압 공급 회로와 루프 필터를 접속하는 선택 스위치와, 검파 회로에 의해 검출된 외부 기준 신호 레벨의 검파 전압이 온도 센서에 의해 검출된 온도의 온도 특성에 따른 적정 범위 내이면 외부 기준 동기 모드로서 선택 스위치를 전환하는 제어 신호를 출력하고, 검파 전압이 온도 센서에 의해 검출된 온도의 온도 특성에 따른 적정 범위 외이면 고정 전압 모드로서 선택 스위치를 전환하는 제어 신호를 출력하는 제어부를 포함하는 발진 주파수 제어 회로로 하고 있다.
본 발명은, 상기 발진 주파수 제어 회로에 있어서, 제어부가, 기동 시에 고정 전압 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하고, 검파 회로에 의해 검파된 외부 기준 신호 레벨의 검파 전압이 적정 범위 내가 되면, 외부 기준 동기 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하는 발진 주파수 제어 회로로 하고 있다.
본 발명은, 상기 발진 주파수 제어 회로에 있어서, 외부 기준 신호 레벨의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값은, 온도 특성에 따른 검파 임계값을 기초로 그 온도 특성마다 메모리에 기억되는 발진 주파수 제어 회로로 하고 있다.
본 발명은, 상기 발진 주파수 제어 회로에 있어서, 외부 기준 신호 레벨의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값이, 온도 특성마다, 적정 범위의 상한값(HL), 적정 범위의 하한값(LH), 적정 범위 외와의 경계선에서 허용할 수 있는 상한 허용값(HH), 적정 범위 외와의 경계선에서 허용할 수 있는 하한 허용값(LL)을 메모리에 기억하는 발진 주파수 제어 회로로 하고 있다.
본 발명은, 상기 발진 주파수 제어 회로에 있어서, 제어부가, 외부 기준 신호 레벨의 검파 전압의 값이 적정 범위 내에 있는 경우에, 검파 전압의 값이 상승하여 상한값(HL) 이상이 되고, 상한 허용값(HH)을 상회했을 때, 또는, 검파 전압의 값이 하강하여 하한값(LH) 이하가 되고, 하한 허용값(LL)을 하회했을 때, 고정 전압 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하고, 외부 기준 신호 레벨의 검파 전압의 값이 적정 범위 외에 있는 경우에, 검파 전압의 값이 상승하여 하한 허용값(LL)을 상회하고, 적정 범위의 하한값(LH) 이상이 되었을 때, 또는, 검파 전압의 값이 하강하여 상한 허용값(HH)을 하회하고, 적정 범위의 상한값(HL) 이하가 되었을 때, 외부 기준 동기 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하는 발진 주파수 제어 회로로 하고 있다.
<발명의 효과>
본 발명에 따르면, 전압 제어 발진기와, 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호의 입력 레벨을 검파하는 검파 회로와, 검파 회로 근방의 온도를 검출하는 온도 센서와, 외부 기준 신호의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값을 기억하는 메모리와, 고정 전압을 공급하는 고정 전압 공급 회로와, 외부 기준 동기 모드로서 위상 비교기와 루프 필터를 접속하거나, 또는 고정 전압 모드로서 고정 전압 공급 회로와 루프 필터를 접속하는 선택 스위치와, 검파 회로에 의해 검출된 외부 기준 신호 레벨의 검파 전압이 온도 센서에 의해 검출된 온도의 온도 특성에 따른 적정 범위 내이면 외부 기준 동기 모드로서 선택 스위치를 전환하는 제어 신호를 출력하고, 검파 전압이 온도 센서에 의해 검출된 온도의 온도 특성에 따른 적정 범위 외이면 고정 전압 모드로서 선택 스위치를 전환하는 제어 신호를 출력하는 제어부를 포함하는 발진 주파수 제어 회로로 하고 있기 때문에, 자기의 주파수를 보정하여, 외부 기준 신호의 검파에서의 온도 특성에 따라 외부 기준 신호의 입력 레벨의 적정 범위를 특정하고, 그 적정 범위의 내외에 대하여 전압 제어 발진기의 제어 전압을 제어하여 매우 안정된 발진 동작을 행할 수 있다는 효과가 있다.
본 발명에 따르면, 제어부가, 기동 시에 고정 전압 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하고, 검파 회로에 의해 검파된 외부 기준 신호 레벨의 검파 전압이 적정 범위 내가 되면, 외부 기준 동기 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하는 상기 발진 주파수 제어 회로로 하고 있기 때문에, 기동 시에도 안정된 외부 기준 동기 동작을 행할 수 있다는 효과가 있다.
본 발명에 따르면, 제어부가, 외부 기준 신호 레벨의 검파 전압의 값이 적정 범위 내에 있는 경우에, 검파 전압의 값이 상승하여 상한값(HL) 이상이 되고, 상한 허용값(HH)을 상회했을 때, 또는, 검파 전압의 값이 하강하여 하한값(LH) 이하가 되고, 하한 허용값(LL)을 하회했을 때, 고정 전압 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하고, 외부 기준 신호 레벨의 검파 전압의 값이 적정 범위 외에 있는 경우에, 검파 전압의 값이 상승하여 하한 허용값(LL)을 상회하고, 적정 범위의 하한값(LH) 이상이 되었을 때, 또는, 검파 전압의 값이 하강하여 상한 허용값(HH)을 하회하고, 적정 범위의 상한값(HL) 이하가 되었을 때, 외부 기준 동기 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하는 상기 발진 주파수 제어 회로로 하고 있기 때문에, 적정 범위 내와 적정 범위 외의 경계선에서 빈번하게 선택 스위치가 전환되는 일이 없어, 전환 동작을 안정화할 수 있다는 효과가 있다.
도 1은 본 발명의 실시형태에 따른 발진 주파수 제어 회로의 구성 블록도이다.
도 2는 외부 기준 신호 레벨 검출의 개요를 도시하는 도면이다.
도 3은 저입력 시의 외부 기준 신호 검파 전압의 온도 특성을 도시하는 도면이다.
도 4는 온도 특성에 따른 스테이터스 특정 처리의 흐름도이다.
도 5는 선택 스위치 전환 제어 처리의 흐름도이다.
도 6은 일반적 PLL 회로의 구성 블록도이다.
<부호의 설명>
11: 필터 12: 위상 비교기
13: 선택 스위치 14: 루프 필터
15: 전압 제어 발진기 16: 분주기
17: 검파 회로 18: 증폭기
19: 증폭기 20: CPU
21: 메모리 22: 온도 센서
23: 고정 전압 공급 회로 24: AD 컨버터
25: AD 컨버터 32: 위상 비교기
33: 차지 펌프 34: 루프 필터
35: VCXO 36: 분주기
[실시형태의 개요]
본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
본 발명의 실시형태에 따른 발진 주파수 제어 회로는, 전압 제어 발진기와, 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호의 입력 레벨을 검파하는 검파 회로와, 검파 회로 근방의 온도를 검출하는 온도 센서와, 외부 기준 신호의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값을 기억하는 메모리와, 고정 전압을 공급하는 고정 전압 공급 회로와, 외부 기준 동기 모드로서 위상 비교기와 루프 필터를 접속하거나, 또는 고정 전압 모드로서 고정 전압 공급 회로와 루프 필터를 접속하는 선택 스위치와, 검파 회로에 의해 검출된 외부 기준 신호 레벨의 검파 전압이 온도 센서에 의 해 검출된 온도의 온도 특성에 따른 적정 범위 내이면 외부 기준 동기 모드로서 선택 스위치를 전환하는 제어 신호를 출력하고, 검파 전압이 온도 센서에 의해 검출된 온도의 온도 특성에 따른 적정 범위 외이면 고정 전압 모드로서 선택 스위치를 전환하는 제어 신호를 출력하는 제어부를 포함하는 것이며, 자기의 주파수를 보정하여, 외부 기준 신호의 검파에서의 온도 특성에 따라 외부 기준 신호의 입력 레벨의 적정 범위를 특정하고, 그 적정 범위의 내외에 대하여 전압 제어 발진기의 제어 전압을 제어하여 매우 안정된 발진 동작을 행할 수 있는 것이다.
[발진 주파수 제어 회로: 도 1]
본 발명의 실시형태에 따른 발진 주파수 제어 회로에 대해서 도 1을 참조하면서 설명한다. 도 1은 본 발명의 실시형태에 따른 발진 주파수 제어 회로의 구성 블록도이다.
본 발명의 실시형태에 따른 발진 주파수 제어 회로(본 회로)는, 도 1에 도시하는 바와 같이, 필터(11)와, 위상 비교기(12)와, 선택 스위치(13)와, 루프 필터(14)와, 전압 제어 발진기(15)와, 분주기(16)와, 검파 회로(17)와, 증폭기(18)와, 증폭기(19)와, CPU(Central Processing Unit)(20)와, 메모리(21)와, 온도 센서(22)와, 고정 전압 공급 회로(23)와, AD 컨버터(24)와, AD 컨버터(25)를 포함하고 있다.
[본 회로의 각부]
필터(11)는, 예컨대, 10 ㎒의 외부 기준 신호(외부 REF)를 대역 제한하는 필터이다. 기본 구성으로서 필수적이지는 않으나, 외부 기준 신호의 고주파 성분을 제거하는 기능이 있다.
증폭기(19)는, 필터(11)로부터의 출력 신호를 증폭하여 위상 비교기(12)와 검파 회로(17)에 출력한다.
위상 비교기(12)는, 증폭기(19)로부터 출력된 기준 신호와, 분주기(16)에 의해 분주된 신호의 위상을 비교하여, 위상차 신호를 출력한다.
또한, 위상 비교기(12)는, 외부 기준 신호와 분주 신호의 위상을 비교하여 동기(록)를 검출한 경우에는, CPU(20)에 록 검출 신호를 출력하고, 비동기(언록)를 검출한 경우에는, CPU(20)에 언록 검출 신호를 출력한다.
선택 스위치(13)는, CPU(20)로부터의 전환 제어 신호에 의해, 위상 비교기(12)와 루프 필터(14)를 접속하고, 또한, 고정 전압 공급 회로(23)와 루프 필터(14)를 접속하기 위해서 전환을 행한다.
즉, 선택 스위치(13)는, CPU(20)로부터 위상 비교기(12)와 루프 필터(14)를 접속하여 외부 기준 신호로 동작시키는 외부 기준 동기 모드(B)를 선택하는 전환 제어 신호(외부 기준 동기 모드 선택 신호)가 입력되면, 위상 비교기(12)와 루프 필터(14)를 접속하고, CPU(20)로부터 고정 전압 공급 회로(23)와 루프 필터(14)를 접속하여 고정 전압으로 동작시키는 고정 전압 모드(A)를 선택하는 전환 제어 신호(고정 전압 모드 선택 신호)가 입력되면, 고정 전압 공급 회로(23)와 루프 필터(14)를 접속하는 것이다.
루프 필터(14)는, 위상 비교기(12)로부터의 출력 전압을 평활화하는 필터이며, 즉, 전압 제어 발진기(15)에 입력되는 제어 전압을 평활화하는 것이다.
전압 제어 발진기(15)는, 루프 필터(14)로부터의 제어 전압에 의해 주파수를 변경하여 희망하는 주파수(내부 기준 신호)를 발진 출력한다.
또한, 전압 제어 발진기(VCO) 대신에, 전압 제어 기능을 갖는 수정 발진기(VCXO), 전압 제어 기능을 갖는 항온조 수정 발진기(VC-OCXO) 등을 이용해도 좋다.
분주기(16)는, 전압 제어 발진기(15)로부터 출력되는 내부 기준 신호를 1/N로 분주한다.
검파 회로(17)는, 증폭기(19)로부터의 출력 신호의 레벨 검파를 행한다.
증폭기(18)는, 검파 회로(17)에 의해 검파된 신호를 증폭한다.
온도 센서(22)는, 필터(11), 검파 회로(17), 증폭기(18, 19)의 검파 특성에 영향을 주는 회로 근방에 설치되고, 측정한 온도의 값을 AD 컨버터(25)에 출력한다.
AD 컨버터(24)는, 증폭기(18)로부터 출력된 외부 REF의 검출 레벨을 아날로그 신호에서 디지털 신호로 변환하여 CPU(20)에 출력한다.
AD 컨버터(25)는, 온도 센서(22)로부터의 온도의 값을 아날로그 신호에서 디지털 신호로 변환하여 온도 정보를 CPU(20)에 입력한다.
CPU(20)는, AD 컨버터(25)로부터의 온도 정보를 받아, 온도 정보의 값이 상온 시의 범위, 저온 시의 범위, 고온 시의 범위인지를 판정하고, 그에 따른 검파 임계값을 설정한다.
구체적으로는, CPU(20)는, 온도 센서(22)에 의해 검출된 온도의 값이 상온 시의 범위의 하한값(Ta)보다 낮은 저온 시의 범위(<Ta)인지, 상온 시의 범위의 상한값(Tb)보다 높은 고온 시의 범위(Tb<)인지, 상온 시의 범위 내(Ta≤, ≤Tb)에 있는 것인지를 판정한다.
그리고, CPU(20)는, 상기 3가지 범위에 대응하여 메모리(21)에 기억되어 있는 각 검파 임계값을 판독하고, 외부 REF의 레벨 검출용 검파 임계값으로서 내부에 설정한다.
구체적으로는, 상온 시의 범위 내(Ta≤, ≤Tb)이면, 온도 오프셋이 없이, 검파 임계값(V)이 설정되고, 저온 시의 범위(<Ta)이면, 온도 오프셋 +Va가 마련된 검파 임계값(V+Va)이 설정되며, 고온 시의 범위(Tb<)이면, 온도 오프셋 -Vb가 마련된 검파 임계값(V-Vb)이 설정된다.
CPU(20)에서의 검출 온도와 검파 임계값의 설정 처리의 세부사항에 대해서는 후술한다.
또한, CPU(20)는, AD 컨버터(24)로부터의 외부 REF의 검출된 레벨(외부 REF 검파 전압)을 받아, 상기 설정된 검파 임계값으로부터 구해지는 적정 범위(전압 LH≤외부 REF 검파 전압≤전압 HL)인지의 여부를 판정하고, 적정 범위 내이면 스테이터스 2가 되고, 적정 범위 외측에 마련된 하한의 허용값(하한 허용값: 전압 LL[LL<LH]), 적정 범위 외측에 마련된 상한의 허용값(상한 허용값: 전압 HH[HL<HH])에 대하여, 전압 HH<외부 REF 검파 전압이거나, 또는 외부 REF 검파 전압<전압 LL인 경우(허용 범위 외)에는 스테이터스 3이 되며, 전압 LL≤외부 REF 검파 전압<전압 LH이거나, 또는 전압 HL<외부 REF 검파 전압≤전압 HH인 경우(적정 범위는 아니지 만 허용 범위)에는 스테이터스 1이 된다.
외부 REF 검파 전압의 적정 범위, 허용값, 허용 범위, 허용 범위 외, 스테이터스의 세부사항에 대해서는 후술한다.
또한, CPU(20)는, 스테이터스에 따라 고정 전압 모드(A) 또는 외부 REF 모드(B) 중 어느 하나가 되도록 선택 스위치(13)에 대하여 전환 제어 신호를 출력하고 있다.
스테이터스에 따른 모드 선택의 세부사항에 대해서는 후술한다.
메모리(21)는, 온도 특성에 따른 검파 임계값, 온도 오프셋이 있는 경우에는 오프셋값, 온도 특성에 따라 적정 범위의 상한값(HL), 상한 허용값(HH), 적정 범위의 하한값(LH), 하한 허용값(LL)을 각각 기억하고 있다.
구체적으로는, 메모리(21)에는, 상온인 경우의 검파 임계값(V), 고온인 경우의 검파 임계값(V-Vb), 저온인 경우의 검파 임계값(V+Va)이 기억되고, 또한, 이들 검파 임계값에 대응하여, 상온, 고온, 저온에서의 각각의 적정 범위의 상한값(HL), 상한 허용값(HH), 적정 범위의 하한값(LH), 하한 허용값(LL)이 기억되어 있다.
또한, 본 회로에 있어서, 외부 기준 신호의 입력 이상에 대해서는, 검파 회로(17) 및 증폭기(18)로부터 출력되는 외부 REF의 검출 레벨에 의해 CPU(20)가 인식할 수 있기 때문에, 위상 비교기(12)로부터의 언록 검출 신호는 이용하고 있지 않다.
[외부 REF 레벨 검출: 도 2]
다음으로, CPU(20)에서의 외부 REF 레벨 검출 처리에 대해서 도 2를 참조하 면서 설명한다. 도 2는 외부 기준 신호 레벨 검출의 개요를 도시하는 도면이다.
도 2에서는, 외부 기준 신호 입력 레벨[dBm]에 대한 외부 REF 레벨 검출 전압[V]의 곡선을 나타내고 있으며, 상기 곡선의 특성에 대하여 시뮬레이션 및 실험 등에 의해 외부 REF 검파 전압의 적정 범위 내 및 적정 범위 외가 설정된다. 이 적정 범위의 상한값을 전압 HL로 하고, 하한값을 전압 LH로 하며, 적정 범위 외의 경계선이 되는 상한 허용값을 전압 HH로 하고, 하한 허용값을 전압 LL로 한다.
기본적으로는, 상기 적정 범위 내에서는, 외부 기준 동기 모드(B)를 채용하여, 외부 기준 신호에 동기시키는 것이고, 적정 범위 외에서는, 고정 전압 모드(A)를 채용하여, 고정 전압으로 전환하도록 되어 있다.
여기서, 적정 범위 주변에서, 외부 기준 동기 모드(B)와 고정 전압 모드(A)의 전환이 빈번하게 발생하지 않도록, 전환 동작을 안정시키기 위해서, 적정 범위의 상한값(HL)보다 큰 전압 HH(상한 허용값)와 적정 범위의 하한값(LH)보다 작은 전압 LL(하한 허용값)을 마련하고, 전압 HH보다 외부 REF 레벨 검출 전압이 큰 경우에는 적정 범위 외로 하고, 전압 LL보다 외부 REF 레벨 검출 전압이 작은 경우에도 적정 범위 외로 한다.
CPU(20)는, 외부 REF 레벨 검출 전압이 적정 범위 내에 있는 경우에, 상기 검출 전압이 상승해서 전압 HL을 넘어, 전압 HH가 될 때까지는, 또한, 상기 검출 전압이 하강해서 전압 LH를 넘어, 전압 LL이 될 때까지는, CPU(20)는 외부 기준 동기 모드(B)를 유지한다.
그리고, 외부 REF 레벨 검출 전압이 전압 HH를 상회한 경우에는, 또는, 전압 LL을 하회한 경우에는, CPU(20)는 적정 범위 외로서 고정 전압 모드(A)로 전환한다.
또한, CPU(20)는, 외부 REF 레벨 검출 전압이 전압 HH 이상이며, 서서히 하강하여 전압 HH가 되어도 고정 전압 모드(A)를 유지하고, 전압 HL까지 하강하면 외부 기준 동기 모드(B)로 전환한다.
또한, CPU(20)는, 외부 REF 레벨 검출 전압이 전압 LL 이하이며, 서서히 상승하여 전압 LL이 되어도 고정 전압 모드(A)를 유지하고, 전압 LH까지 상승하면 외부 기준 동기 모드(B)로 전환한다.
본 회로에서는, 적정 범위의 상한값(HL)과 하한값(LH), 적정 범위 외의 하한값(상한 허용값) HH와 적정 범위 외의 상한값(하한 허용값) LL을 이용하고, 외부 기준 동기 모드(B)에서 고정 전압 모드(A)로의 전환은, 상한 허용값(HH)과 하한 허용값(LL)을 이용하며, 고정 전압 모드(A)로부터 외부 기준 동기 모드(B)로의 전환은, 적정 범위의 상한값(HL)과 하한값(LH)을 이용하고 있다.
[외부 REF 검파 전압의 온도 특성: 도 3]
여기서, 본 회로에 있어서, 적정 범위의 하한값(LH)과 하한 허용값(LL), 적정 범위의 상한값(HL)과 상한 허용값(HH)을 특정하는 방법에 대해서 도 3을 참조하면서 설명한다. 도 3은 저입력 시의 외부 기준 신호 검파 전압의 온도 특성을 도시하는 도면이다.
또한, 상기 각 값을 얻기 위해서는, 저입력 시와 고입력 시의 양방에 대해서 값을 특정할 필요가 있는데, 도 3에서는, 저입력 시의 예를 기초로 설명한다.
외부 REF 검파 전압의 온도 특성은, 도 3에 도시하는 바와 같이, 저온 시, 상온 시, 고온 시의 순으로 3개의 사선으로 나타낼 수 있다. 또한, 온도 센서(22)에 의해 검출되는 온도에 대해서, 미리, 저온 시, 상온 시, 고온 시에 해당하는 온도 범위가 정해져 있다.
온도 센서(22)에 의해 검출된 온도가 상온 시의 온도 범위에 있는 경우, 외부 REF 입력 레벨의 적정 범위가 되는 상온 시 임계값(V)을 구하고, 그 상온 시 임계값(V)을 적정 범위의 하한값(LH)으로 하며, 또한 하한 허용값(LL)을 특정한다.
온도 센서(22)에 의해 검출된 온도가 저온 시의 온도 범위에 있는 경우, 외부 REF 입력 레벨의 적정 범위가 되는 저온 시 임계값(V+Va)을 구하고, 그 저온 시 임계값(V+Va)을 적정 범위의 하한값(LH)으로 하며, 또한 하한 허용값(LL)을 특정한다.
도 3에서는, 외부 REF 입력 레벨이 약 -22 dBm일 때의 외부 REF 레벨 검출 전압, 약 2.25 V가 적정 범위의 하한값(LH)이고, 외부 REF 입력 레벨이 약 -23 dBm일 때의 외부 REF 레벨 검출 전압, 약 2.10 V가 하한 허용값(LL)이다.
온도 센서(22)에 의해 검출된 온도가 고온 시의 온도 범위에 있는 경우, 외부 REF 입력 레벨의 적정 범위가 되는 고온 시 임계값(V-Vb)을 구하고, 그 고온 시 임계값(V-Vb)을 적정 범위의 하한값(LH)으로 하며, 또한 하한 허용값(LL)을 특정한다.
도 3에서는, 외부 REF 입력 레벨이 약 -22 dBm일 때의 외부 REF 레벨 검출 전압, 약 1.65 V가 적정 범위의 하한값(LH)이고, 외부 REF 입력 레벨이 약 -23 dBm 일 때의 외부 REF 레벨 검출 전압, 약 1.50 V가 하한 허용값(LL)이다.
이와 같이, 온도 센서(22)에 의해 검출된 온도가, 저온, 상온, 고온인 경우에 따른 온도 특성에 따라, 각각의 적정 범위의 하한값(LH)과 하한 허용값(LL)을 특정하여, 도 2에 도시한 적정 범위 내외를 특정하는 적정 범위의 하한값(LH)과 하한 허용값(LL)으로서 이용한다.
도 3의 예에서는, 저입력 시의 예에 대해서 설명하였으나, 동일하게 하여 고입력 시라도, 적정 범위의 상한값(HL)과 상한 허용값(HH)을 특정하여 이용하도록 되어 있다.
상기 도 3의 예에서는, 저온 시, 상온 시, 고온 시의 3가지의 온도 특성으로 유형화하여 LL, LH, HL, HH의 4개의 값을 특정하고 있었으나, 더 세분화하거나, 또는 온도마다 산출한 온도 특성에 따라, 검출 온도마다의 상기 4개의 값을 특정하도록 해도 좋다.
이 경우, 메모리(21)에 온도마다의 상기 4개의 값을 테이블(적정 범위 특정 테이블)로 기억하고, CPU(20)는 검출된 온도의 값에 따라, 적정 범위 특정 테이블을 참조하여 상기 4개의 값을 취득하도록 해도 좋다.
[본 회로의 동작]
본 회로에서의 동작에 대해서 설명한다.
본 회로는, 기동 시, CPU(20)는, 고정 전압 모드(A)를 선택하도록 전환 제어 신호를 선택 스위치(13)에 출력하고, 선택 스위치(13)는, 고정 전압 공급 회로(23)와 루프 필터(14)를 접속한 상태로 한다. 이에 따라, 고정 전압 공급 회로(23)로 부터 공급되는 고정 전압이 루프 필터(14)를 통해 전압 제어 발진기(15)에 입력되고, 전압 제어 발진기(15)에 의해 발진 동작을 행한다.
그리고, CPU(20)는, AD 컨버터(25)로부터의 온도 정보와 AD 컨버터(24)로부터의 외부 REF 레벨 검출 전압의 정보로부터 외부 기준 신호가 적정 범위 내가 되었는지의 여부를 판정하고, 적정 범위 내가 되었다면, 외부 기준 동기 모드(B)를 선택하도록 전환 제어 신호를 선택 스위치(13)에 출력하며, 선택 스위치(13)는, 위상 비교기(12)와 루프 필터(14)를 접속한 상태로 한다. 이에 따라, 위상 비교기(12)는, 외부 기준 신호와 분주기(16)로부터의 신호의 위상차 신호를, 루프 필터(14)를 통해 전압 제어 발진기(15)에 출력하고, 전압 제어 발진기(15)에서의 발진 주파수를 제어한다.
또한, 본 회로에 있어서, 외부 기준 신호는, 검파 회로(17)에 의해 검파되고, 증폭기(18)에 의해 증폭되며, 외부 REF의 레벨이 검출되어, AD 컨버터(24)를 통해 CPU(20)에 출력된다.
CPU(20)에서는, 입력된 외부 REF의 검출 레벨이, 온도 센서(22)에 의해 검출된 온도에 따라 특정되는 적정 범위 내인지의 여부를 판정한다.
구체적으로는, CPU(20)는, 메모리(21)에 기억된 온도 특성에 따른 적정 범위를 나타내는 상한값(HL)과 하한값(LH), 상한 허용값(HH)과 하한 허용값(LL)을 판독하여, 상한값(HL)과 하한값(LH) 사이에 외부 REF의 검출 레벨의 값이 있으면 적정 범위 내라고 판정하고, 외부 REF의 검출 레벨의 값이 상한 허용값(HH)보다 큰 경우, 하한 허용값(LL)보다 작은 경우에는 적정 범위 외라고 판정한다.
판정 결과, CPU(20)는, 적정 범위 내이면, 정상 상태로서, 외부 기준 동기 모드(B)를 선택하는 전환 제어 신호를 선택 스위치(13)에 출력하여, 위상 비교기(12)와 루프 필터(14)와의 접속을 행하고, 적정 범위 외이면, 이상 상태로서, 고정 전압 모드(A)를 선택하는 전환 제어 신호를 선택 스위치(13)에 출력하여, 고정 전압 공급 회로(23)와 루프 필터(14)와의 접속을 행한다.
이에 따라, 외부 기준 신호에 이상이 발생한 경우, 특히, 외부 기준 신호의 입력이 없어진 경우(프리 러닝인 경우) 등에, CPU(20)는, 검파 회로(17), 증폭기(18)로부터의 출력에 의해 즉시 이상을 검출하여, 위상 비교기(12)의 출력을 절단하고, 고정 전압 공급 회로(23)로부터 공급되는 고정 전압으로 전압 제어 발진기(15)를 제어한다.
즉, 기동 시 및 이상 시에, 위상 비교기(12)의 출력을 대신하여, 고정 전압 공급 회로(23)로부터의 출력을 이용함으로써, 전압 제어 발진기(15)에서의 주파수 발진을 적정화할 수 있는 것이다.
[스테이터스 특정 처리: 도 4]
다음으로, 온도 특성에 따른 스테이터스(상태) 특정 처리에 대해서 도 4를 참조하면서 설명한다. 도 4는 온도 특성에 따른 스테이터스 특정 처리의 흐름도이다.
CPU(20)는, 도 4에 도시하는 바와 같이, 온도 센서(22)에 의해 검출된 온도의 값을 AD 컨버터(25)가 디지털값으로 변환하여 CPU(20)에 출력하고, 그 온도 정보를 판정한다(S11).
CPU(20)는, 온도가 상온 시(Ta≤, ≤Tb)인 경우, 메모리(21)에 기억된 상온 시의 검파 임계값(V)(온도 오프셋 없음)을 설정하고(S13), 온도가 저온 시(<Ta)인 경우, 메모리(21)에 기억된 저온 시의 검파 임계값(V+Va)(온도 오프셋 +Va)을 설정하며(S14), 온도가 고온 시(Tb<)인 경우, 메모리(21)에 기억된 고온 시의 검파 임계값(V-Vb)(온도 오프셋 -Vb)을 설정한다(S12).
다음으로, CPU(20)는, AD 컨버터(24)로부터 입력되는 외부 REF 레벨 검출 전압의 값을 입력하고, 처리 S12∼S14에서 설정한 검파 임계값에 대응하는 적정 범위의 상한값(HL), 하한값(LH), 상한 허용값(HH), 하한 허용값(LL)을 메모리(21)로부터 취득한다(S16).
그리고, CPU(20)는, 입력한 외부 REF 레벨 검출 전압(외부 REF 레벨 검파 전압)에 대해서, 적정 범위 내에 있는지의 여부, 즉, 적정 범위의 하한값(LH)≤외부 REF 레벨 검파 전압≤적정 범위의 상한값(HL)의 관계에 있는지의 여부를 판정한다(S16).
적정 범위의 하한값(LH)≤외부 REF 레벨 검파 전압≤적정 범위의 상한값(HL)의 관계에 있으면(Yes인 경우), 상태를 적정 범위 내로 하는 「스테이터스 2」로 특정한다(S17).
적정 범위의 하한값(LH)≤외부 REF 레벨 검파 전압≤적정 범위의 상한값(HL)의 관계에 없으면(No인 경우), 다음으로, 적정 범위 외에 있는지의 여부, 즉, 상한 허용값(HH)<외부 REF 레벨 검파 전압, 또는, 외부 REF 레벨 검파 전압<하한 허용값(LL)의 관계에 있는지의 여부를 판정한다(S18).
그리고, 상한 허용값(HH)<외부 REF 레벨 검파 전압, 또는, 외부 REF 레벨 검파 전압<하한 허용값(LL)의 관계에 있으면(Yes인 경우), 상태를 적정 범위 외로 하는 「스테이터스 3」으로 특정한다(S20).
또한, 상한 허용값(HH)<외부 REF 레벨 검파 전압, 또는, 외부 REF 레벨 검파 전압<하한 허용값(LL)의 관계에 없으면(No인 경우), 상태를 적정 범위는 아니지만 허용 범위로 하는 「스테이터스 1」로 특정한다(S19).
또한, 도 4의 처리는, 항상, 또는 정기적으로 행해지고 있으며, 스테이터스는 수시로 특정되어, 온도 변화에 따라 변화하도록 되어 있다.
[선택 스위치 전환 제어 처리: 도 5]
다음으로, 상기 특정된 스테이터스에 따른 선택 스위치 전환 제어 처리에 대해서 도 5를 참조하면서 설명한다. 도 5는 선택 스위치 전환 제어 처리의 흐름도이다.
도 5에 도시하는 바와 같이, CPU(20)는, 본 회로의 기동 시에는, 고정 전압 모드(A)를 선택하는 전환 제어 신호를 선택 스위치(13)에 출력하여, 고정 전압 공급 회로(23)로부터 공급되는 고정 전압을 루프 필터(14)에 출력시킨다(S21).
CPU(20)는, 도 4에서 특정된 스테이터스의 정보에 기초하여, 우선, 적정 범위 외로 하는 「스테이터스 3」인지의 여부를 판정하고(S22), 「스테이터스 3」이면(Yes인 경우), 처리 S21로 되돌아간다.
「스테이터스 3」이 아니면(No인 경우), CPU(20)는, 적정 범위는 아니지만 허용 범위로 하는 「스테이터스 1」인지의 여부를 판정하고(S23), 「스테이터스 1 」이면(Yes인 경우), 처리 S21로 되돌아간다.
「스테이터스 1」이 아니면(No인 경우), CPU(20)는, 적정 범위 내로 하는 「스테이터스 2」인지의 여부를 판정하고(S24), 「스테이터스 2」가 아니면(No인 경우), 판정 처리 S22로 되돌아간다.
또한, 「스테이터스 2」이면(Yes인 경우), CPU(20)는, 외부 기준 동기 모드(B)를 선택하는 전환 제어 신호를 선택 스위치(13)에 출력하여, 위상 비교기(12)로부터의 전압을 루프 필터(14)에 출력시킨다(S25).
그리고, CPU(20)는, 또한, 적정 범위 내로 하는 「스테이터스 2」인지의 여부를 판정하고(S24), 「스테이터스 2」이면(Yes인 경우), 처리 S25로 되돌아간다.
「스테이터스 2」가 아니면(No인 경우), CPU(20)는, 적정 범위는 아니지만 허용 범위로 하는 「스테이터스 1」인지의 여부를 판정하고(S27), 「스테이터스 1」이면(Yes인 경우), 처리 S25로 되돌아간다.
「스테이터스 1」이 아니면(No인 경우), CPU(20)는, 적정 범위 외로 하는 「스테이터스 3」인지의 여부를 판정하고(S22), 「스테이터스 3」이 아니면(No인 경우), 판정 처리 S26으로 되돌아간다.
그리고, CPU(20)는, 「스테이터스 3」이면(Yes인 경우), 처리 S21로 되돌아간다.
이상과 같이 하여, CPU(20)는, 선택 스위치(13)의 전환 제어 처리를 행하는 것이다.
[실시형태의 효과]
본 회로에 따르면, 온도 센서(22)에 의해 검출된 온도에 대응하는 온도 특성으로부터 구해지는 임계값에 기초하여 적정 범위 내 및 적정 범위 외를 변화시켜, 기동 시 또는 적정 범위 외에서는 고정 전압 모드(A)를 선택하고, 적정 범위 내에서는 외부 기준 동기 모드(B)를 선택하도록 하고 있기 때문에, 전압 제어 발진기(15)를 안정적으로 발진 제어할 수 있다는 효과가 있다.
또한, 본 회로에 따르면, 적정 범위 내 및 적정 범위 외의 판정에, 적정 범위의 상한값(HL), 하한값(LH), 상한 허용값(HH), 하한 허용값(LL)을 이용하여 선택 스위치(13)를 전환하도록 하고 있기 때문에, 선택 스위치(13)가 빈번하게 전환되는 일이 없어, 안정적인 전환 동작을 행할 수 있다는 효과가 있다.
본 발명은, 자기의 주파수를 보정하여, 외부 기준 신호의 검파에서의 온도 특성에 따라 외부 기준 신호의 입력 레벨의 적정 범위 내를 특정하고, 그 적정 범위의 내외에 대하여 전압 제어 발진기의 제어 전압을 제어하여 안정도가 높은 발진 주파수 제어 회로에 적합하다.

Claims (5)

  1. 전압 제어 발진기와, 상기 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 상기 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 상기 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호의 입력 레벨을 검파하는 검파 회로와, 상기 검파 회로 근방의 온도를 검출하는 온도 센서와, 외부 기준 신호의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값을 기억하는 메모리와, 고정 전압을 공급하는 고정 전압 공급 회로와, 외부 기준 동기 모드로서 상기 위상 비교기와 상기 루프 필터를 접속하거나, 또는 고정 전압 모드로서 상기 고정 전압 공급 회로와 상기 루프 필터를 접속하는 선택 스위치와, 상기 검파 회로에 의해 검출된 외부 기준 신호 레벨의 검파 전압이 상기 온도 센서에 의해 검출된 온도의 온도 특성에 따른 상기 적정 범위 내이면 상기 외부 기준 동기 모드로서 상기 선택 스위치를 전환하는 제어 신호를 출력하고, 상기 검파 전압이 상기 온도 센서에 의해 검출된 온도의 온도 특성에 따른 상기 적정 범위 외이면 상기 고정 전압 모드로서 상기 선택 스위치를 전환하는 제어 신호를 출력하는 제어부를 포함하는 발진 주파수 제어 회로.
  2. 제1항에 있어서, 상기 제어부는, 기동 시에 고정 전압 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하고, 검파 회로에 의해 검파된 외부 기준 신 호 레벨의 검파 전압이 적정 범위 내가 되면, 외부 기준 동기 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하는 것인 발진 주파수 제어 회로.
  3. 제1항 또는 제2항에 있어서, 상기 외부 기준 신호 레벨의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값은, 온도 특성에 따른 검파 임계값을 기초로 그 온도 특성마다 메모리에 기억되는 것인 발진 주파수 제어 회로.
  4. 제3항에 있어서, 상기 외부 기준 신호 레벨의 검파 전압에 대하여 온도 특성에 따른 적정 범위 내 및 적정 범위 외를 특정하기 위한 전압값은, 온도 특성마다, 적정 범위의 상한값(HL), 적정 범위의 하한값(LH), 적정 범위 외와의 경계선에서 허용할 수 있는 상한 허용값(HH), 적정 범위 외와의 경계선에서 허용할 수 있는 하한 허용값(LL)을 메모리에 기억하는 것인 발진 주파수 제어 회로.
  5. 제4항에 있어서, 상기 제어부는, 외부 기준 신호 레벨의 검파 전압의 값이 적정 범위 내에 있는 경우에, 상기 검파 전압의 값이 상승하여 상한값(HL) 이상이 되고, 상한 허용값(HH)을 상회했을 때, 또는, 상기 검파 전압의 값이 하강하여 하한값(LH) 이하가 되고, 하한 허용값(LL)을 하회했을 때, 고정 전압 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하고,
    외부 기준 신호 레벨의 검파 전압의 값이 적정 범위 외에 있는 경우에, 상기 검파 전압의 값이 상승하여 하한 허용값(LL)을 상회하고, 적정 범위의 하한값(LH) 이상이 되었을 때, 또는, 상기 검파 전압의 값이 하강하여 상한 허용값(HH)을 하회하고, 적정 범위의 상한값(HL) 이하가 되었을 때, 외부 기준 동기 모드가 되도록 선택 스위치를 전환하는 제어 신호를 출력하는 것인 발진 주파수 제어 회로.
KR1020097017906A 2007-11-16 2008-10-10 발진 주파수 제어 회로 KR101025522B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007298548A JP4355350B2 (ja) 2007-11-16 2007-11-16 発振周波数制御回路
JPJP-P-2007-298548 2007-11-16

Publications (2)

Publication Number Publication Date
KR20090117756A KR20090117756A (ko) 2009-11-12
KR101025522B1 true KR101025522B1 (ko) 2011-04-04

Family

ID=40638445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017906A KR101025522B1 (ko) 2007-11-16 2008-10-10 발진 주파수 제어 회로

Country Status (7)

Country Link
US (1) US8044722B2 (ko)
EP (1) EP2128987B1 (ko)
JP (1) JP4355350B2 (ko)
KR (1) KR101025522B1 (ko)
CN (1) CN101652928B (ko)
BR (1) BRPI0820375A2 (ko)
WO (1) WO2009063589A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5027265B2 (ja) 2010-03-09 2012-09-19 日本電波工業株式会社 Pll装置
TWI465032B (zh) * 2011-01-28 2014-12-11 Nihon Dempa Kogyo Co 振盪裝置
JP5748132B2 (ja) 2013-03-23 2015-07-15 ヤマハ株式会社 Pll回路
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10069498B2 (en) * 2016-07-01 2018-09-04 Greenray Industries, Inc. Simultaneous multi-effect oscillator compensation using piecewise interdependent polynomials
US10508755B2 (en) 2017-07-21 2019-12-17 International Business Machines Corporation Fluid delivery device with hydrophobic surface
CN107733430A (zh) * 2017-11-10 2018-02-23 深圳市华芯电子科技有限公司 一种基于2.4GHz的RF电路
US10693474B1 (en) 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222519A (ja) * 1988-03-01 1989-09-05 Toyo Commun Equip Co Ltd 発振回路の制御方式
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
US6148187A (en) 1997-06-09 2000-11-14 Nec Corporation Automatic frequency control method and circuit
JP2005101956A (ja) 2003-09-25 2005-04-14 Mitsubishi Electric Corp Pll周波数シンセサイザ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882412A (en) * 1974-03-29 1975-05-06 North Electric Co Drift compensated phase lock loop
FI91821C (fi) 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
CN1154184A (zh) * 1995-05-22 1997-07-09 摩托罗拉公司 用于电介质吸收补偿的方法和装置
FI101437B1 (fi) * 1996-09-25 1998-06-15 Nokia Telecommunications Oy Jännitesäätöisen oskillaattorin ohjaus
JP2880971B2 (ja) 1996-11-15 1999-04-12 埼玉日本電気株式会社 周波数安定化回路
US5912595A (en) * 1997-12-16 1999-06-15 Ma; John Y. Digitally temperature compensated voltage-controlled oscillator tunable to different frequency channels
DE69823162T2 (de) * 1998-02-26 2004-08-26 Motorola Semiconducteurs S.A. Energiesparanordnung für ein elektronisches tragbares Gerät
JP2000083003A (ja) 1998-09-04 2000-03-21 Tif:Kk フリーラン周波数調整方式
DE69932262T2 (de) 1998-12-22 2007-05-31 Xilinx, Inc., San Jose Phasenregelschleife und verstärkungsregelung zur taktrückgewinnung
JP2003133950A (ja) * 2001-10-24 2003-05-09 Nippon Dempa Kogyo Co Ltd 入力切替電圧制御発振器及びpll制御発振器
JP3674850B2 (ja) 2001-12-11 2005-07-27 ソニー株式会社 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222519A (ja) * 1988-03-01 1989-09-05 Toyo Commun Equip Co Ltd 発振回路の制御方式
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
US6148187A (en) 1997-06-09 2000-11-14 Nec Corporation Automatic frequency control method and circuit
JP2005101956A (ja) 2003-09-25 2005-04-14 Mitsubishi Electric Corp Pll周波数シンセサイザ

Also Published As

Publication number Publication date
EP2128987A1 (en) 2009-12-02
CN101652928B (zh) 2011-11-30
WO2009063589A1 (ja) 2009-05-22
BRPI0820375A2 (pt) 2015-05-19
US20100060365A1 (en) 2010-03-11
JP2009124600A (ja) 2009-06-04
KR20090117756A (ko) 2009-11-12
EP2128987B1 (en) 2012-08-01
CN101652928A (zh) 2010-02-17
JP4355350B2 (ja) 2009-10-28
US8044722B2 (en) 2011-10-25
EP2128987A4 (en) 2011-05-04

Similar Documents

Publication Publication Date Title
KR101025522B1 (ko) 발진 주파수 제어 회로
US7884657B2 (en) Oscillation frequency control circuit
US8791734B1 (en) Cascaded PLL for reducing low-frequency drift in holdover mode
KR101077730B1 (ko) 발진 주파수 제어 회로
US8013682B2 (en) Frequency synthesizer and method for controlling same
WO2013060608A2 (en) Temperature compensation in a pll
EP1547249B1 (en) Voltage-controlled oscillator presetting circuit
EP2797235B1 (en) Phase-locked loop device with managed transition to random noise operation mode
US8115527B2 (en) PLL apparatus
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
JPWO2010134287A1 (ja) Pll周波数シンセサイザ
JP5145398B2 (ja) 発振周波数制御回路
US10727844B1 (en) Reference clock frequency change handling in a phase-locked loop
KR101364843B1 (ko) 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치
US6801093B2 (en) Frequency synchronous apparatus and frequency synchronous control method
JP2004172686A (ja) 基準信号発生器
JP2005236601A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 9