CN1154184A - 用于电介质吸收补偿的方法和装置 - Google Patents
用于电介质吸收补偿的方法和装置 Download PDFInfo
- Publication number
- CN1154184A CN1154184A CN 96190512 CN96190512A CN1154184A CN 1154184 A CN1154184 A CN 1154184A CN 96190512 CN96190512 CN 96190512 CN 96190512 A CN96190512 A CN 96190512A CN 1154184 A CN1154184 A CN 1154184A
- Authority
- CN
- China
- Prior art keywords
- filtering capacitor
- capacitor
- impedance
- current
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种电介质吸收补偿电路(300)提供和外部电容性负载(414)的寄生阻抗相等且相反的阻抗。电介质吸收补偿电路(300)减少了锁相环路(400)(使用包括有电容性负载(414)RC滤波器(410))的锁定时间。
Description
本发明一般涉及电子电路,尤其涉及电子电路的电介质吸收补偿。
电介质吸收可以模拟为如附图1所示与一个理想电容器并联的寄生RC阶梯电路。等效的电路模型100包括理想电容器102,Rp寄生电阻,104,以及Cp寄生电容器106。
现有技术负阻抗变换器,例如图2中所示的电路图,能够减少电介质吸收的影响。现有技术负阻抗变换器200包括一个运算放大器(opamp)202,在运算放大器的正极端子206和它的输出端口208之间有一个反馈阻抗204。这种类型的负阻抗变换器的缺点是输入电压一般为输出端口的2倍。另一种减少电介质吸收的方法是设计带有低电介质吸收电容的电路,但是这势必要增大体积和成本。
在使用滤波电容器(也叫做环路电容器)的锁相环路(PLL)中,电介质吸收可以导致原有的2-3毫秒(ms)锁定时间增加50-100%之多,PLL路中电解质吸收的影响主要是在滤波电容器上的电压跃变(与频率跃变相应)期间。比如,滤波电容器上的半伏特跃变电压可以与一个大约3MHz的跃变频率相应,当PLL的工作频率发生变化,跃变频率要花时间调整到最终所需的工作频率,并且把这称之为PLL的锁定时间。寄生电阻和寄生电容的长时间常数(与滤波电容器的电介质吸收有关)阻止PLL进行快速调整。对于小的频率跃变,(一般是2MHz或更小的跃变),电介质吸收的影响往往忽略不计。但是,对于大频率跃变(通常大于3MHz),更多的电荷必须转入或转出寄生电容器以致使锁定时间延长。
因此,在电子电路中特别是锁相环路中需要一种用于减少电介质吸收的装置和技术。
图1示出一个描述电容器的电介质吸收的现有技术模型。
图2是一个现有技术的负阻抗电路。
图3是根据本发明的一个电介质吸收补偿电路。
图4是根据本发明的锁相环路的方框图。
图5是比较带有和不带有根据本发明的电介质吸收补偿电路的锁相环路的模拟锁定时间与频率关系曲线的对照图。
参照图3,示出一个根据本发明的电介质吸收补偿电路300耦合到一个外部的电容性负载303,补偿电路300通过输入端口302接收一个DC电压,该电压系由带有一个与之关联的寄生电容和电阻的外部电容性负载303提供。补偿电路300包括运算放大器304,它具有倒相和非倒相输入端以及一个输出端,第一和第二晶体管Q1和Q2(示为NPN双极晶体管),通过它们的集电极耦合到电源306,通过它们的基极耦合到运算放大器304的输出端,并通过它们的发射极分别耦合到运算放大器的倒相和非倒相输入端。晶体管Q1和晶体管Q2的发射极也分别耦合到基本上相等的电流汇314和312,以形成第一和第二电流控制的电流源。一个负载阻抗311耦合到晶体管Q1的发射极而且最好组成一个包括电阻器308和电容器310的RC负载。电阻器308和电容器310的数值选得基本上和与外部电容性负载303相关连的寄生电容与电阻一样。外部电容性负载303耦合到进入晶体管Q2发射极的第二电流源。
运算放大器304和第一电流控制的电流源(晶体管Q1和电流汇314)形成一个单位增益缓冲器电路316,第二电流控制的电流源(晶体管Q2和电流汇312)则耦合到运算放大器304的非倒相端和输出端之间的缓冲器电路的反馈支路。缓冲器316的倒相和非倒相输入端恰好与运算放大器304的倒相和非倒相输入端一致。耦合到单位增益缓冲电路316的非倒相输入端及外部电容性负载303的第二电流控制的电流源(Q2和电流汇312)定位于通过阻容性阻抗308/310的电流。若在运算放大器304的不倒相端检测到一个瞬变,则该瞬变通过晶体管Q1反馈到倒相输入端,迫使运算放大器304的倒相和非倒相输入端电压基本相等。若在外部电容性负载303上出现个电压变化(瞬变),这种变化将通过运算放大器的负反馈反射并且通过电阻器308和电容器310感测出来。
当外部电容性负载303上的DC电压从低电压变向高电压时,发生正瞬变。出现正瞬变时,电流将通过晶体管Q1的发射极流向RC负载308/310。当检测到正瞬变时,通过晶体管Q1提供的总电流源包括由电流汇314取出的电流和通过RC负载308/310取出的电流。然后这个电流从晶体管Q1映射到晶体管Q2。晶体管Q2接着向外部电容性负载303供给基本上与由阻容负载308/310取出的电流相同的电流。
若外部电容性负载303上的DC电流从高电压变向低电压时,则发生负瞬变。当检测到负瞬变时,电流将从外部电容性负载303通过电流汇312放出。
若在外部电容性负载303上检测到一个正瞬变,电流将只通过RC负载308/310供给。在非瞬变工作期间,晶体管Q2供给基本上与晶体管Q1同样的电流,以避免电流转入或转出外部电容性负载303。
因此,电介质吸收补偿电路300,正如本发明所述,在检出正瞬变时供出电流并在外部电容性负载303检测到负瞬变时吸收电流,电介质吸收补偿电路300产生一个负阻抗来补偿与外部电容性负载303上寄生电容和寄生电阻关联的正阻抗。
现在参考图4,示出了一个根据本发明的锁相环路400。检相器接收到第一和第二输入频率404,406,并对它们进行相位比较,以产生一个正比于两个输入频率之间的相位差的电流信号408。一个低通滤波器410耦合到检相器402的输出端,形成一个二阶环路。低通滤波器410滤掉与检相器402输出相关的噪声。低通滤波器410包括串联到滤波电容器414的滤波电阻器412。一个寄生电阻和寄生电容(没有示出)与滤波电容器414的电介质吸收相关。根据本发明,电介质吸收补偿电路300与滤波电容器414并联。一个电压控制振荡器416产生一个响应电流信号408的输出频率。输出频率反馈到环路分频器分频,并作为第二输入频率信号406回供给检相器402。
当环路分频器418改变以重置输出频率fo时,回路电容器414的DC电压也将发生变化。最初第二输入频率406,比如从120MHz改变到140MHz,使输出频率fo产生一个初始瞬态响应。输出频率fo的瞬态响应通过滤波电容器414上的DC电压的变化检测。与滤波电容器414关联的寄生电阻和寄生电容的长时间常数现在被通过电介质吸收补偿电路300所提供的负阻抗补偿。滤波电容器414快速地进行充电(对于正瞬变)或放电(对于负瞬变),这样就有效地缩短了瞬态响应。锁相环路400由此可以更快地锁住所需要的工作频率fo。当环路稳定时,输出频率fo等于环路分频比n乘以输入频率fr。
在本发明的优选实施例中,检相器402和环路分频器418被集成在一个单个的集成化合成器电路中。除去电阻器308和电容器310以外,电介质吸收补偿电路300的线路也可以集成到这同一个合成器IC中。这就缓解了无线电设备的线路板上任何附加部件的数目,同时降低了整体成本。
现在参考图5,示出一个带有和不带有本发明所述电介质吸收补偿电路的锁相环路的模拟瞬态响应时间的比较曲线图,瞬态响应展示了所需的工作频率fo(以KHz为单位)的变化与时间(以ms为单位)的关系曲线。对于这个模拟,一个从9伏特到6伏特的电压跃变,相当于一个15MHz频率改变加到1微法的滤波电容器上。这个滤波电容器具有一个大约1.4兆欧姆的寄生电阻和一个20毫微法的寄生电容的特性。根据本发明模拟的电介质吸收补偿电路使用各为10微安培的电流汇尾和一个基本上与那些寄生RC等值的RC阻抗。波形702表示不带有电介质吸收补偿电路的PLL,而波形704则表示带有本发明所述电介质吸收补偿电路的PLL,这个特殊模拟证实了根据本发明的补偿电路对克服负瞬变706的效果。波形702(没有补偿)达到fo-100Hz的频率精确度的锁定时间测出约为4。5ms,波形704(带有补偿)达到fo+100Hz的频率精确度的锁定时间测出约为2ms。因此,在使用根据本发明的电介质吸收补偿电路这个特殊模拟中获得了40%多的总体改善。从而,通过使用电介质吸收补偿电路可以获得改善的锁定时间。
Claims (16)
1.一种减少锁相环路中滤波电容器的电介质吸收的方法,包括以下步骤:
产生一个负阻抗,以及
当在滤波电容器上检测到正瞬变时,电流从负阻抗流向滤波电容器。
2.根据权利要求1中叙述的减少锁相环路中滤波电容器的电介质吸收的方法,其中产生一个负阻抗的步骤包括以下步骤:
确定与滤波电容器关联的寄生阻抗;
产生基本上等同于与滤波电容器关联的寄生阻抗的负阻抗;以及
将负阻抗与所述的滤波电容器并联。
3.根据权利要求1中叙述的减少锁相环路中滤波电容器的电介质吸收的方法,还包括在滤波电容器上检测到一个负瞬变时,从滤波电容器吸收电流到负阻抗的步骤。
4.一种用于带有一个与之关联的寄生电阻和一个寄生电容的电容器的电介质吸收补偿电路,包括:
一个与电容器并联的负阻抗电路,用于向电容器供给和吸收电流,所述的负阻抗电路包括:
一个单位增益缓冲器电路,带有倒相和不倒相输入端以及一个输出端,所述的电容器耦合到不倒相输入端;
一个基本上等同于与电容器相关的寄生电阻和电容的阻容性阻抗,所述的阻容性阻抗耦合到单位增益缓冲器电路的输出端及单位增益缓冲器电路的倒相输入端;以及
一个第一电流控制的电流源耦合到单位增益缓冲器电路的非倒相输入端和电容器,第一电流控制的电流源定位于阻容性阻抗。
5.根据权利要求4中叙述的,用于一个电容器的电介质吸收补偿电路,其中单位增益缓冲器电路包括:
一个具有倒相和非倒相端子以及一个输出端子的运算放大器,非倒相端子耦合到第一电流控制的电流源;以及
一个第二电流控制的电流源与运算放大器的倒相端和输出端相连结,第二电流控制的电流源把它的电流映射到第一电流源。
6.根据权利要求4中叙述的,用于一个电容器的电介质吸收补偿电路,其中在电容器上检测到一个正瞬变时,负阻抗电路通过第一电流控制的电流源向电容器供给电流。
7.根据权利要求5中叙述的用于一个电容器的电介质吸收补偿电路,其中在电容器上检测到一个负瞬变时,负阻抗电路通过第二电流源从电容器吸收电流。
8.一种锁相环路包括:
一个用于接收第一和第二输入频率信号并提供一个相位检波信号的检相器;
一个耦合到检相器的输出端的低通滤波器,所述的低通滤波器包括一个带有与之关联的寄生阻抗的滤波电容器;
电介质吸收补偿电路,该电路与滤波电容器并联并且提供一个基本上等于和滤波电容器关联的寄生阻抗的负阻抗;
一个产生输出频率的电压控制振荡器;以及
一个用于将输出频率分频并将被分频的输出频率反馈回来做为检相器的第二输入频率信号的环路分频器。
9.根据权利要求8中叙述的锁相环路,其中所述的电介质吸收补偿电路包括:
一个带有倒相和非倒相输入端以及一个输出端的缓冲器电路,所述的滤波电容器耦合到非倒相输入端;以及
耦合到缓冲器电路的不倒相输入端和滤波电容器的第一电流控制的电流源;以及
一个基本上等于与寄生电容相关的寄生阻抗的预定的阻抗,所述的预定阻抗耦合到缓冲器电路的输出端和缓冲器电路的倒相输入端。
10.根据权利要求9中叙述的锁相环路,其中缓冲器电路包括:
一个带有倒相和非倒相端子以及一个输出端子的运算放大器,运算放大器的非倒相端被连结到第一电流控制的电流源上;以及
耦合到运算放大器的倒相端和输出端的第二电流控制的电流源,所述的第二电流控制的电流源将其电流映射到第一电流控制的电流源。
11.根据权利要求8中叙述的锁相环路,其中在滤波电容器检测到负瞬变时,电介质吸收补偿电路通过负阻抗从滤波电容器吸收电流,而在滤波电容器上检测到正瞬变时,电介质吸收补偿电路则向滤波电容器供给电流。
12.一种用于减少锁相环路中滤波电容器的电介质吸收的方法,包括以下步骤:
确定一个与滤波电容器关联的寄生阻抗;
产生一个基本上等于与滤波电容器关联的寄生阻抗的负阻抗;以及
将负阻抗与所述的滤波电容器并联。
13.根据权利要求12中叙述的用于减少锁相环路中滤波电容器的电介质吸收的方法,还包括步骤:
确定通过寄生阻抗的电流;以及
其中产生一个负阻抗的步骤还包括步骤:
产生一个第一电流源,提供一个电流基本上等于在寄生阻抗中确定的电流;
将该电流映射到第二电流源;
用滤波电容器给第二电流源加载;
在滤波电容器上检测一个正瞬变;以及
当检测到一个正瞬变时,通过第二电流源给滤波电容器充电。
14.根据权利要求13中叙述的用于减少锁相环路中滤波电容器的电介质吸收的方法,还包括步骤:
在滤波电容器上检测一个负瞬变;以及
电流从滤波电容器上吸收电流到第一电流源。
15.一种用于减少带有一个滤波电容器的锁相环路的锁定时间的方法,包括以下步骤:
减少与滤波电容器关联的电介质吸收,包括以下步骤:
确定一个与滤波电容器关联的阻抗;
产生一个基本上等于与滤波电容器关联的阻抗的负阻抗;
将基本上等效的负阻抗与滤波电容器并联;
在滤波电容器上检测一个正瞬变;以及
当检测到正瞬变时,从负阻抗向滤波电容器供给电流。
16.根据权利要求15中叙述的用于减少带有一个滤波电容器的锁相环路减少锁定时间的方法,还包括步骤:
在滤波电容器上检测一个负瞬变;以及
当检测到负瞬变时,从滤波电容器将电流吸收到负阻抗。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 96190512 CN1154184A (zh) | 1995-05-22 | 1996-05-06 | 用于电介质吸收补偿的方法和装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/445,484 | 1995-05-22 | ||
CN 96190512 CN1154184A (zh) | 1995-05-22 | 1996-05-06 | 用于电介质吸收补偿的方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1154184A true CN1154184A (zh) | 1997-07-09 |
Family
ID=5128064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 96190512 Pending CN1154184A (zh) | 1995-05-22 | 1996-05-06 | 用于电介质吸收补偿的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1154184A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652928B (zh) * | 2007-11-16 | 2011-11-30 | 日本电波工业株式会社 | 振荡频率控制电路 |
CN101421928B (zh) * | 2006-01-26 | 2012-05-23 | 日本电波工业株式会社 | Vco驱动电路以及频率合成器 |
CN105190325A (zh) * | 2013-03-04 | 2015-12-23 | 德克萨斯仪器股份有限公司 | 基于受控负阻抗的谐振阻抗感测 |
-
1996
- 1996-05-06 CN CN 96190512 patent/CN1154184A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101421928B (zh) * | 2006-01-26 | 2012-05-23 | 日本电波工业株式会社 | Vco驱动电路以及频率合成器 |
CN101652928B (zh) * | 2007-11-16 | 2011-11-30 | 日本电波工业株式会社 | 振荡频率控制电路 |
CN105190325A (zh) * | 2013-03-04 | 2015-12-23 | 德克萨斯仪器股份有限公司 | 基于受控负阻抗的谐振阻抗感测 |
CN105190325B (zh) * | 2013-03-04 | 2019-07-26 | 德克萨斯仪器股份有限公司 | 基于受控负阻抗的谐振阻抗感测 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5557242A (en) | Method and apparatus for dielectric absorption compensation | |
EP1511174B1 (en) | Charge pump phase locked loop with improved power supply rejection | |
JP2001119296A (ja) | Pll回路 | |
US5623523A (en) | Method and apparatus for increasing voltage in a charge pump used in a phase locked loop | |
CN1294785A (zh) | 能进行平滑环路带宽转换的锁相环 | |
CN104137420A (zh) | 用于pll环路滤波器电容器的电容器漏泄补偿 | |
US6466069B1 (en) | Fast settling charge pump | |
US5315623A (en) | Dual mode phase-locked loop | |
US20060273835A1 (en) | Charge pump bias network | |
CN1154184A (zh) | 用于电介质吸收补偿的方法和装置 | |
CN1236226A (zh) | 具有频率合成器的电子装置,以及控制频率合成器的方法 | |
US7120217B2 (en) | Phase-locked loop circuit | |
US6380810B1 (en) | Reduced lock time for a phase locked loop | |
US6563389B1 (en) | Phase locked loop with charge injection cancellation | |
US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
US6980038B2 (en) | Circuit for compensating charge leakage in a low pass filter capacitor of PLL systems | |
EP2169828A1 (en) | Variable capacitance circuit and method for providing a variable capacitance | |
US4048582A (en) | Phase locked loop synthesizer | |
US6765446B2 (en) | Frequency lock loop having a reloadable counter without rollover | |
CN113452366B (zh) | 一种pll电路及电子设备 | |
US6949980B2 (en) | Phase-locked loop with high frequency adjustment of the operating range of the oscillator | |
CN111697966B (zh) | 时钟产生电路以及产生时钟信号的方法 | |
WO2023000245A1 (zh) | 一种pll电路及电子设备 | |
CN117713810A (zh) | 锁相环电路以及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |