CN104137420A - 用于pll环路滤波器电容器的电容器漏泄补偿 - Google Patents

用于pll环路滤波器电容器的电容器漏泄补偿 Download PDF

Info

Publication number
CN104137420A
CN104137420A CN201380011486.2A CN201380011486A CN104137420A CN 104137420 A CN104137420 A CN 104137420A CN 201380011486 A CN201380011486 A CN 201380011486A CN 104137420 A CN104137420 A CN 104137420A
Authority
CN
China
Prior art keywords
capacitor
charge pump
current
voltage
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380011486.2A
Other languages
English (en)
Other versions
CN104137420B (zh
Inventor
S·朴
S·王
Y·G·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104137420A publication Critical patent/CN104137420A/zh
Application granted granted Critical
Publication of CN104137420B publication Critical patent/CN104137420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Abstract

电荷泵的输出部分从相位频率检测器接收控制信号并且作为响应向环路滤波器输出正电流脉冲和负电流脉冲。该电荷泵的电流控制部分控制该输出部分，以使得正和负电流脉冲的幅值是相同的。在电流控制部分内，存在“电荷泵输出电压副本节点”(CPOVRN)。这一CPOVRN上的电压被维持成与电荷泵输出节点上的电压相同。电容器漏泄补偿电路通过感测CPOVRN上的电压来间接感测跨环路滤波器的漏泄电容器的电压补偿电路跨副本电容器施加所感测到的电压，对通过该副本漏泄的电流进行镜像，并将所镜像出的电流以补偿电流的形式提供给漏泄电容器。

Description

用于PLL环路滤波器电容器的电容器漏泄补偿
背景信息
技术领域
本公开涉及锁相环(PLL)中的电容器漏泄补偿电路。
背景信息
锁相环(PLL)的环路滤波器可涉及具有相对大的电容的电容器。以集成电路的形式来实现这一电容器对该集成电路上的面积量的消耗可能大到不可取。该电容器可以用不同的方式来实现。如果该电容器按一种方式来实现，则该电容器将占据更大量的集成电路面积，但将只漏泄到很小的程度。另一方面，如果该电容器以另一种方式来实现，则该电容器可占据较小量的集成电路面积，但将漏泄到较大程度。在一些情况下，该电容器被实现为相对小但有漏泄的电容器，但随后提供电容器漏泄补偿电路。电容器漏泄补偿电路包括被称为“副本”电容器的、该漏泄电容器的小型版本。该较大电容器和副本电容器如何作为电压的函数来漏泄的方式是相同的，只是副本电容器与它比该较大电容器小多少成比例地漏泄得更少。该电容器漏泄补偿电路操作来在环路滤波器工作时维持跨副本电容器的电压与跨环路滤波器的漏泄电容器的电压相同。然而，电容器漏泄补偿电路检测通过副本电容器漏泄的电流。因为副本电容器与环路滤波器中的漏泄电容器之间的大小关系是已知的，所以补偿电路操作以将检测到的漏泄电流量的倍数提供到环路滤波器中的漏泄电容器上。理想情况下，这一补偿电流的幅值与通过环路滤波器的漏泄电容器漏泄的电流的幅值相同。这样的电容器漏泄电流补偿电路允许环路滤波器的电容器被实现为相对有漏泄的较小型的电容器，从而与在环路滤波器是使用漏泄较少的较大型电容器来实现的情况下该环路滤波器将具有的大小相比节省了集成电路面积。所消耗的集成电路面积总量、电流消耗总量、以及漏泄电容器和补偿电路的组合的性能应当优于在用较大型但较少漏泄的电容器实现环路滤波器的情况下的该环路滤波器的替换集成电路面积量、电流消耗量、以及环路滤波器性能。
电容器漏泄补偿电路的第一示例在美国专利号6,956,417的图10中阐明。这一电容器漏泄补偿电路190可以是涉及相位检测器、电荷泵、环路滤波器、压控振荡器(VCO)以及环路分频器的锁相环的一部分。电阻器RREF和电容器C1构成环路滤波器。电容器C1是漏泄电容器。电容器C4是副本电容器。电压VC是跨漏泄电容器的电压。电容器漏泄补偿电路190感测这一电压并将补偿电流回供到同一节点VC上。这一电路是有时被称为“直接感测”电路的示例，因为它自己感测漏泄电容器上的电压。
电容器漏泄补偿电路的第二示例在美国专利号6,963,232的图4中阐明。附图标记54标识了漏泄电容器。电流57是通过电容器54漏泄的电流。电容器59是副本电容器。漏泄补偿电路39在VCO 42的输入处间接感测跨漏泄电容器的电压，跨副本电容器施加这一电压，检测通过副本电容器漏泄的电流70，并以补偿电流58的形式将检测到的漏泄电流的倍数提供到节点67上。补偿电流58对通过电容器54漏泄到地的电流57进行补偿。这一电路是“间接感测”的示例，因为漏泄补偿电路间接地感测漏泄电容器上的电压。
发明内容
锁相环(PLL)包括相位频率检测器(PFD)、电荷泵(CP)、环路滤波器、压控振荡器(VCO)、环路分频器、以及电容器漏泄补偿电路。电荷泵包括电流控制部分和输出部分。输出部分从PFD接收控制信号并且作为响应来经由电荷泵输出节点向环路滤波器输出正电流脉冲和负电流脉冲。电流控制部分控制输出部分，以使得正电流脉冲的幅值和负电流脉冲的幅值相同。在电流控制部分内，存在在本文中被称为“电荷泵输出电压副本节点”(CPOVRN)的节点。电荷泵输出节点上的电压的副本呈现于CPOVRN上。在一个示例中，电流控制部分内的运算放大器操作来将这一CPOVRN上的电压保持得基本上等于电荷泵输出节点上的电压。
环路滤波器从电荷泵输出节点接收正电流脉冲和负电流脉冲，对这些脉冲进行滤波，并将结果所得的控制电压信号VTUNE提供在VCO的控制输入引线上。环路滤波器中存在相对大的电容器。当PLL在工作时，这一大型电容器经历了显著漏泄。在一个示例中，环路滤波器的这一漏泄电容器是薄氧化层金属氧化物半导体电容器(MOSCAP)。电容器漏泄补偿电路通过感测电荷泵的电流控制部分内的CPOVRN上的电压来间接检测跨这一漏泄电容器的电压。电容器漏泄补偿电路跨副本电容器施加所感测到的电压，其中副本电容器是环路滤波器的漏泄电容器的副本，但区别在于该副本电容器具有显著更小的大小和电容。电流通过副本电容器漏泄。这一漏泄电流被提供给电容器漏泄补偿电路的电流镜，以使得电流镜按补偿电流的形式输出多倍的副本电容器漏泄电流。补偿电流被提供在环路滤波器的漏泄电容器的极板处的节点上。被提供在环路滤波器的漏泄电容器的极板上的补偿电流基本上等于通过环路滤波器的漏泄电容器漏泄的电流。
环路滤波器进一步包括两个无源低通滤波器。这两个低通滤波器在漏泄电容器的极板处的节点与VCO的控制输入引线之间串联耦合。从电容器漏泄补偿电路的电流镜穿过环路滤波器到达VCO的控制输入引线的不想要的噪声由于必须穿过这两个低通滤波器而被衰减。还可能存在从电容器漏泄补偿电路的输入往回穿过电荷泵、穿过电荷泵输出节点、穿过环路滤波器并到达VCO的控制输入的不想要的噪声。在一个示例中，这一路径中的噪声由电荷泵的运算放大器(运算放大器操作以将CPOVRN上的感测电压保持成与电荷泵输出节点上的电压相同)以及由环路滤波器的各低通滤波器之一来衰减。
前述内容是概要并因此必然包含对细节的简化、泛化和省略；因此，本领域技术人员将领会，本概要仅是解说性的而非意在以任何方式构成限定。正如仅由权利要求书定义的在本文中所描述的设备和/或过程的其他方面、发明性特征、以及优点将从本文中阐述的非限定性详细描述中变得明了。
附图简述
图1是根据一个新颖方面的模拟锁相环(PLL)的示图。
图2是更详细地示出图1的PLL的电荷泵、环路滤波器、以及电容器漏泄补偿电路的示图。.
图3是图1的PLL的电荷泵和电容器漏泄补偿电路的另一示图。
图4是示出噪声从电容器漏泄补偿电路中的噪声源传递到图1的PLL中的VCO的输入引线时可能取道的两条可能路径的示图。
图5是将在环路滤波器的电容器被实现为不带任何电容器漏泄补偿电路的厚氧化层MOSCAP时与在电容器被实现为带有图2的电容器漏泄补偿电路的有漏泄薄氧化层MOSCAP时所占据的集成电路面积量进行比较的示图。
图6是示出与使用厚氧化层MOSCAP且没有电容器漏泄补偿电路相比，在使用图2的电容器漏泄补偿电路时实现的百分比面积节省的示图。
图7是示出在PLL是使用不带有电容器漏泄补偿电路的厚氧化层MOSCAP的实现的情况下的VTUNE的频率分量的示图。
图8是示出PLL是图1的PLL且涉及图2的电容器漏泄补偿电路的情况下的VTUNE的频率分量的示图。
图9是示出PLL的VCO输出信号中的闭环相位噪声的示图，其中PLL使用厚氧化层MOSCAP电容器并且不具有电容器漏泄补偿电路。
图10是示出图1的PLL的VCO输出信号中的闭环相位噪声的示图，其中PLL使用薄氧化层MOSCAP并且涉及图2的电容器漏泄补偿电路。
图11是根据一个新颖方面的方法的流程图。
详细描述
图1是根据一个新颖方面的集成在单个集成电路上的模拟锁相环(PLL)100的示图。PLL 100在导体102上接收参考时钟信号FREF 101并在导体104上输出一输出信号VCO_OUT 103。输出信号VCO_OUT的频率是输入信号FREF 101的频率的期望整数倍。通过改变反馈分频器105进行分频的整数，输出信号VCO-OUT103的频率可在从大约1GHz到大约3GHz的范围中变化。PLL 100包括相位频率检测器(PFD)106、电荷泵(CP)107、环路滤波器108、压控振荡器(VCO)109、反馈分频器105、以及电容器漏泄补偿电路110。PFD 106将反馈信号FDIV 111的边沿的时间比对输入信号FREF 101的边沿的时间并输出控制信号UP、UPB、DN以及DNB。这些控制信号指示这两个边沿之间的相对时间差。
例如，如果PFD 106检测到反馈信号FDIV 111的边沿在输入信号FREF 101的边缘之后，则在这些边沿之间的时间期间控制信号UP、UPB、DN以及DNB被断言。FDIV 111与FREF 101的边沿之间的时间差越长，控制信号UP、UPB、DN以及DNB被断言的时间也越长。电荷泵107将被断言的控制信号转换成对应的正电流脉冲ICP 112，该对应的正电流脉冲ICP 112被输出到电荷泵输出节点113上。
例如，如果PFD 106检测到反馈信号FDIV 111的边沿在输入信号FREF 101的边沿之前，则在FDIV 111与FREF 101的边沿之间的时间期间生成控制信号UP、UPB、DN以及DNB，以使得电荷泵107被控制以从电荷泵输出节点113汲取电流脉冲ICP 112。从节点113汲取电流脉冲与将负电流脉冲提供到节点113上是一回事。
这些正电流脉冲和负电流脉冲在环路滤波器108的电容器114(以及电容器130和131)上被积分，以使得向环路滤波器的输出处的节点116上生成相对慢变的控制信号VTUNE 115。VTUNE 115被提供到VCO 109的控制输入引线117上。VCO 109将振荡输出信号VCO_OUT 103生成到输出引线118上。信号VCO_OUT的频率由VTUNE 115的电平来决定。升高VTUNE的电平使得VCO提高信号VCO_OUT 103的频率，而降低VTUNE的电平使得VCO降低信号VCO_OUT 103的频率。信号VCO_OUT 103被提供给反馈分频器105的输入引线119。反馈分频器105将VCO_OUT 103信号以整除数来分频并从其输出引线120输出结果所得的较低频率信号FDIV 111。反馈信号FDIV 111经由导体121提供给PFD 106的第二输入引线122。PFD 106在PFD 106的第一输入引线123上接收输入参考信号FREF101。在PLL 100处于锁定中时，FDIV信号111的频率和相位被锁定到FREF信号101的频率和相位。
环路滤波器108经由电荷泵输出节点113从电荷泵107接收正和负电流脉冲ICP 112并将结果所得的经滤波的信号VTUNE 115输出到节点116上。除大电容器114之外，环路滤波器108还包括两个电阻器128和129以及两个较小电容器130和131。在一个示例中，PLL具有小于100kHz的环路带宽，电容器114、130以及131分别具有500pF、20pF以及10pF的电容，且电阻器128和129分别具有40k欧姆和20k欧姆的电阻。如图所示，电阻器128耦合在电荷泵输出节点113与大电容器114之间。电阻器128具有直接连接到电荷泵输出节点113的第一引线且它具有直接连接到大电容器114的第二引线。
在本示例中，大电容器114被实现为具有薄氧化层的片上金属氧化物半导体电容器(MOSCAP)。电容形成在MOSCAP的栅极金属与底下的半导体材料中的空间电荷耗尽区之间。另一方面，电容器130和131是具有比电容器114小得多的电容的电容器。这些电容器130和131也被实现为MOSCAP电容器，但由于它们较小的电容，它们被实现为厚氧化层MOSCAP而不会牺牲过多集成电路面积。在本示例中，给定电容的薄氧化层MOSCAP将消耗具有相同电容的厚氧化层MOSCAO所将消耗的集成电路面积的大约一半，但与厚氧化层MOSCAP电容器相比，薄氧化层MOSCAP电容器将显现出较高的电流漏泄。随着PLL控制环路操作以保持FDIV信号111的相位呈锁定到FREF信号101的相位，跨电容器114的电压V1增加和降低。然而，对于跨电容器114的给定电压，电容器114将从其第一极板133向其第二极板134漏泄一漏泄电流132。随着跨电容器114的电压V1改变，这一漏泄电流132也改变，但电容器114总是漏泄。在没有漏泄补偿的情况下，通过电容器114的恒定的电流漏泄可因使得VTUNE不当地低而不利地影响PLL操作。但随着PLL控制环路操作，控制环路尝试补偿这一漏泄并且这一补偿以增大的VTUNE电压的形式来表现其自己。看到了VTUNE围绕妥当的VTUNE值增加和降低，而非是期望的固定值。VTUNE上结果所得的变化(称为波动)造成PLL输出信号上有对应的不期望的附加频率分量。电容器漏泄补偿电路110因此操作来将补偿电流135提供到节点136上，以补偿从节点136通过电容器114漏泄到地的漏泄电流132。电容器漏泄补偿电路110通过感测电荷泵107内的“电荷泵输出电压副本节点”(CPOVRN)上呈现的电压137来间接检测跨电容器114的电压，如下文进一步详细解释的。来自CPOVRN的感测电压137指示跨电容器114的电压V1。电容器漏泄补偿电路110将感测电压137接收到它的输入138上并使用感测电压137来控制经由输出139提供到节点136上的补偿电流135的幅值。
图2是更详细地示出电荷泵107、环路滤波器108以及电容器漏泄补偿电路110的示图。电荷泵107包括电流控制部分141和输出部分142。电荷泵107分别经由输入引线124-127从PFD 106接收控制信号UP、UPB、DN以及DNB。电荷泵107从电荷泵输出引线140输出电流脉冲。
在PFD 106没有断言这些控制信号的时候，信号UP将处于数字逻辑低，信号UPB将处于数字逻辑高，信号DN将处于数字逻辑低，以及信号DNB将处于数字逻辑高。P沟道场效应晶体管143因此将呈导通，并且N沟道场效应晶体管144将呈导通。P沟道晶体管145将呈截止。N沟道晶体管146将呈截止。从VDD供电电压导体147穿过晶体管145到达电荷泵输出节点113的任何电流路径将被断开，从接地导体148穿过晶体管146到达电荷泵输出节点113的任何电流路径也是一样。电荷泵107在这些时间期间对节点113上的电容既不充电也不放电。
在PFD 106正断言着控制信号以生成正电流脉冲ICP的时候，信号UP将处于数字逻辑高，信号UPB将处于数字逻辑低，信号DN将处于数字逻辑低，以及信号DNB将处于数字逻辑高。P沟道晶体管145将因此呈导通且N沟道晶体管146将呈截止。晶体管143将呈截止。因此，建立了从供电导体147穿过晶体管145、穿过晶体管149并到达节点113的电流路径。P沟道晶体管149呈导通及导电的程度决定了正电流脉冲ICP的幅值。P沟道晶体管149导电的程度是由晶体管149的栅极、源极以及漏极上的电压来决定的，并且这些电压由电流控制部分141控制。正电流脉冲ICP的历时由信号FDIV 111和信号FREF 101的边沿之间的时间差来决定，该时间差造成了对控制信号UP、UPB、DN以及DNB的断言。
在PFD 106正在断言控制信号以生成负电流脉冲ICP的时候，信号DN将处于数字逻辑高，信号DNB将处于数字逻辑低，信号UP将处于数字逻辑低，以及信号UPB将处于数字逻辑高。N沟道晶体管146将呈导通且P沟道晶体管145将呈截止。晶体管144将呈截止。因此，建立了从节点113穿过晶体管150、穿过晶体管146并到达接地导体148的电流路径。N沟道晶体管150导电的程度决定了负电流脉冲ICP的幅值。N沟道晶体管150导电的程度是由晶体管150的栅极、源极以及漏极上的电压来决定的，并且这些电压由电流控制部分141来控制。负电流脉冲ICP的历时由信号FDIV 111和信号FREF 101的边沿之间的时间差来决定，该时间差造成了对控制信号UP、UPB、DN以及DNB的断言。
电荷泵107的电流控制部分141包括晶体管151-154以及运算放大器156。晶体管151-154形成从VDD导体147、穿过“电荷泵输出电压副本节点”(CPOVRN)159并到达接地导体148的电流路径。晶体管151-154与输出部分142的晶体管145、149、150以及146相对应，除了P沟道晶体管151被连接成总是导通并且N沟道晶体管154被连接成总是导通之外。电流控制部分141的晶体管153的栅极以及输出部分142的N沟道晶体管150的栅极被提供有偏置电压VBIAS。这一VBIAS电压在很大程度上决定了晶体管150的导电性，并且因此设定了由电荷泵生成的负电流脉冲的幅值。
存在非常小的电流流入或流出运算放大器156的高阻抗输入引线158。穿过P沟道晶体管152的源极到漏极电流因此与流过N沟道晶体管153的电流相同。期望将这一电流复制到输出部分142上，以使得在晶体管145导通的情况下这一相同量的电流将流过P沟道晶体管149，并且使得在晶体管146导通的情况下这一相同量的电流将流过N沟道晶体管150。如果P沟道晶体管149的源极、栅极以及漏极电压与P沟道晶体管152的对应源极、栅极以及漏极电压相同，则这一电流复制将会发生。晶体管152和149的栅极因此耦合在一起并被耦合至运算放大器156的输出引线155，以使得它们的栅极电压是相同的。跨完全导通的P沟道晶体管151的压降非常小，而在晶体管145被控制为呈导通时跨完全导通的P沟道晶体管145的压降也非常小。因此，晶体管152和149的源极电压基本上相同(处于接近供电电压VDD的电压)。运算放大器156操作以维持晶体管149上的漏极电压与晶体管152上的漏极电压相同。当运算放大器156正在负反馈环路中操作时，其反相输入引线157及其非反相输入引线158上的电压基本上相同。因为晶体管149的源极、栅极和漏极电压与晶体管152的源极、栅极和漏极电压相同，所以这两个晶体管152和149被相同地偏置，并且流过电流控制部分141的电流被复制以流过输出部分142中的晶体管149。以相同的方式，N沟道晶体管150的栅极、源极和漏极电压与N沟道晶体管153的对应栅极、源极和漏极电压相同。因此，在晶体管146呈导通时，流过电荷泵的输出部分142的晶体管150的电流与流过电荷泵的电流控制部分141的晶体管153的电流相同。电荷泵的电流控制部分141因此控制晶体管149和150，以使得正电流脉冲ICP的幅值与负电流脉冲ICP的幅值相同。增加VBIAS就提高了正和负脉冲ICP 112两者的幅值。降低VBIAS就减小了正和负脉冲ICP 112两者的幅值。在本示例中，VBIAS是固定电压，但在其他示例中它可以是可变的。
环路滤波器108被认为具有两个输入160和161以及一个输出162。如图所示，环路滤波器108包括两个无源RC低通滤波器177和178。电阻器128和电容器130形成第一无源RC低通滤波器177。电阻器129和电容器131形成第二无源RC低通滤波器178。这两个无源RC低通滤波器177和178在节点136和VCO 109的输入引线177之间串联耦合在一起。电容器漏泄补偿电路110生成到节点136上的噪声必须通过这两个无源RC低通滤波器177和178才能到达VCO 109的控制输入引线117。
电容器漏泄补偿电路110具有输入138，它通过此输入138接收来自电荷泵107中的CPOVRN节点159的感测电压137。电容器漏泄补偿电路110具有输出139，它从该输出139将补偿电流135提供到环路滤波器的电容器114的极板133上。如图所示，电容器漏泄补偿电路110包括互连的运算放大器163、两个P沟道场效应晶体管164和165、以及副本电容器166。运算放大器163的输出引线167被耦合至晶体管164的栅极168并被耦合至晶体管165的栅极169。晶体管164的源极170和晶体管165的源极171两者都被耦合至VDD供电导体147。晶体管164的漏极172被耦合至副本电容器166的极板173并被耦合至运算放大器163的非反相输入引线174，以使得运算放大器163的反相输入引线175上的电压将跨副本电容器166被维持。跨副本电容器166施加的电压记为电压V2。晶体管164和165形成电流镜。流过晶体管165的电流被镜像成流经晶体管164的电流的N倍那样大。N在大约20到大约30的范围中，并且在本示例中是21。副本电容器166是环路滤波器的漏泄电容器114的N分之一大小，所以在跨这两个电容器呈现相同电压的前提下并且在这两个电容器具有相同的薄氧化层MOSCAP结构的前提下，副本电容器166漏泄的电流是电容器114所漏泄电流的N分之一。漏泄通过副本电容器166的电流被传导通过电流镜的晶体管164。由于电流镜的操作，使得这一副本电容漏泄电流的N倍以补偿电流135的形式从晶体管165的漏极176流到节点136。
图3是电荷泵107、电容器漏泄补偿电路110、以及环路滤波器108的一部分的另一示图。图3的示图示出了电流ICP 112的正电流脉冲179。正电流脉冲179流经箭头180所指示的电流路径。如以上解释的，这一电流脉冲179的幅值181由电荷泵的电流控制部分141来确定。该示图还示出了电流ICP 112的负电流脉冲182。虽然箭头183指示这一脉冲的路径从接地导体148延伸到节点113，但可以理解，该脉冲是负电流脉冲。实际电流流动的方向是从节点113到接地导体148。如以上解释的，负电流脉冲182的幅值186由电荷泵的电流控制部分141来确定。
电容器漏泄补偿电路110如下地间接感测跨电容器114的电压V1。在稳态操作期间，存在非常小的电流跨电阻器128流动。电荷泵输出节点113上的电压因此非常接近节点136上的电压。当运算放大器156在稳态操作中操作时，运算放大器156的两个输入引线157和158上的电压之间存在非常小的电压差。运算放大器操作来将它的非反相输入引线158上的电压维持成与其反相输入引线157上呈现的电压相同的电压。节点159因此被称为“电荷泵输出电压副本节点”(CPOVRN)159，因为这一节点上的电压是电荷泵输出节点113上的电压的副本。根据一个新颖方面，CPOVRN 159直接连接到电容器漏泄补偿电路110的运算放大器163的反相输入引线175。电容器漏泄补偿电路110通过感测CPOVRN 159上的感测电压137来间接感测跨电容器114的电压V1。电容器漏泄补偿电路110的运算放大器163的感测输入引线没有直接连接到VCO 109的控制输入引线117，它也没有直接连接到漏泄电容器134处的节点136，它也没有直接连接到环路滤波器中的任何其他节点，它也没有直接连接到节点113处电荷泵的输出。通过对电荷泵107的电流控制部分141中的CPOVRN 159上呈现的电压进行感测来对跨漏泄电容器114的电压V1进行间接感测具有优于美国专利号6,956,417和6,963,232的现有技术电路的优势。
图4是示出噪声在从电容器漏泄补偿电路110中的噪声源传递而来并传递到VCO 109的控制输入引线117时可能取道的两个可能路径的示图。噪声可能例如由运算放大器163的输入级生成。这一噪声可能出现在电容器漏泄补偿电路110所输出的补偿电流信号135中。另外，来自导体147的电源噪声也可呈现于由电容器漏泄补偿电路110所输出的补偿电流信号135中。箭头184指示这样的噪声要到达VCO 109的控制输入引线117将必须取道的路径。噪声将必须穿过无源低通滤波器177和178两者。滤波器177和178有利地衰减这样的噪声。另一方面，在美国专利号6,956,417的电路中，漏泄补偿电路的电流镜的漏极直接连接到VCO的输入。没有通过居间滤波器对噪声进行衰减。噪声被直接注入到VCO的输入上。
还存在来自电容器漏泄补偿电路110的噪声可到达VCO 109的控制输入引线117的第二路径。在运算放大器163的输入级生成的噪声可传递出感测运算放大器的反相输入引线175，并且可沿由箭头185所指示的路径传递到VCO 109的控制输入引线117。运算放大器156和第二无源低通滤波器178两者位于这一路径185中。这一路径185中的电路系统(包括运算放大器156和第二低通滤波器178)提供期望的衰减措施，以帮助防止CPOVRN节点159上的噪声到达VCO输入。并非如美国专利号6,963,232的现有技术那样将感测运算放大器的反相输入引线直接连接到VCO的输入，图4的电路中的感测运算放大器163的反相输入引线175是连接到CPOVRN节点159。
图3的电路因其使用无源环路滤波器而类似于美国专利号6,956,417的电路，但它因其补偿电路(其输入和输出路径两者)在它的噪声被被耦合至VCO输入之前被滤波而与之不同。图3的电路因补偿电路的输出被滤波而类似于美国专利号6,963,232的电路，但它因其输出被更高效地滤波(在美国专利号6,956,417的电路中，补偿电路的输出没有看到显式的低通滤波)、其输入噪声被滤波、并且它涉及无源滤波器(美国专利号6,963,232的电路具有有源滤波器)而与之不同。
图5是将在电容器114被实现为不带任何电容器漏泄补偿电路的厚氧化层MOSCAP时与在电容器114被实现为带有图2的电容器漏泄补偿电路110的薄氧化层MOSCAP时所占据的集成电路面积量进行比较的示图。线200指示在电容器114被实现为厚氧化层MOSCAP且在不提供电容器漏泄补偿电路的情况下所消耗的集成电路面积量。线201指示在电容器114被实现为薄氧化层MOSCAP且在提供了图2的电容器漏泄补偿电路110的情况下所消耗的总集成电路面积，其中N＝21并且其中电容器114的电容是500pF。在这一情景中，电容器漏泄补偿电路110占据大约70微米乘70微米的集成电路面积。电容器漏泄补偿电路110的电流消耗是50微安。通过电阻器128的平均漏泄电流是大约0.03微安。相位裕量是89度(在PVT上是60度到127度)。低频率环路增益是25dB(在PVT上是2dB到53dB)。2dB环路增益值是针对漏泄最小的慢工艺角的，而53dB环路增益值则是针对漏泄较大的快工艺角的。在百分比漏泄校正误差较大时具有小环路增益是可以的，因为实际漏泄电流值很小。如果电容器漏泄补偿电路110被禁用，则由流过电阻器128的平均电流所指示的漏泄电流132将是大约4.5微安。
线202指示以下两种情况之间的集成电路面积差：1)将厚氧化层MOSCAP用于电容器114且不带有任何电容器漏泄补偿电路，以及2)将薄氧化层MOSCAP用于电容器114且带有图2的电容器漏泄补偿电路。在图5的示例中，所考虑的每一MOSCAP实际上包括直接布置在MOSCAP结构上方的侧壁电容RTMOM电容器结构，其中由该附加RTMOM电容器结构所提供的侧壁电容在紧密间隔的各列金属(涉及一到四层金属)之间。
图6是示出与使用厚氧化层MOSCAP且不使用电容器漏泄补偿电路的情况相比在使用图2的电容器漏泄补偿电路110时实现的百分比面积节省的示图。线203指示节省的百分比面积对于小电容器114值而言很小。这是因为需要相对固定量的集成电路面积来实现电容器漏泄补偿电路110，而不管电容器114的大小如何。
图7是示出VTUNE的频率分量的示图，其中PLL处于稳态，其中FREF信号101是20MHz，其中PLL是将厚氧化层MOSCAP用于电容器114的实现，并且其中没有电容器漏泄补偿电路。理想情况下，VTUNE将是不具有非零频率分量的DC信号，但现实中，由于VTUNE信号中因电容器漏泄和其他因素所造成的波动，存在较高频率分量。图7示出了在20MHz处信号VTUNE的电压峰值(波动的峰到峰电压的一半)最差情形是负117dBVp。
图8是示出当图1的PLL在稳态中操作时VTUNE的频率分量的示图，其中FREF信号101是20MHz。在20MHz处信号VTUNE的电压峰值(波动的峰到峰电压的一半)最差情形是负112dBVp。因此，图8指示与图7所示的将厚氧化层MOSCAP用于电容器114的情况相比，图1的PLL中在VTUNE中存在稍多的波动，但波动增加的量是微小的。
图9是示出PLL的VCO输出信号中的闭环相位噪声的示图，其中PLL将厚氧化层MOSCAP用于电容器114，并且其中PLL不具有电容器漏泄补偿电路。
图10是示出图1的PLL的VCO输出信号VCO_OUT 103中的闭环相位噪声的示图，其中PLL 100将薄氧化层MOSCAP用于电容器114，并且其中PLL 100涉及图2的电容器漏泄补偿电路110。图10中所指示的相位噪声只比图9中指示的相位噪声稍差。图9和图10的图表中呈现的比较数据是通过模拟具有无噪声VCO的PLL电路来获取的。图9和图10两者中指示的少量相位噪声非常小，以至于在真实PLL中，由VCO所生成的噪声将占主导地位。因此，将图2的电容器漏泄补偿电路110添加到PLL不会增加总体PLL相位噪声。
图11是根据一个新颖方面的方法300的流程图。经由电荷泵输出节点从电荷泵向环路滤波器提供正电流脉冲和负电流脉冲(步骤301)。在一个示例中，正电流脉冲和负电流脉冲一起即为图2中记为ICP的电流信号112。这些电流脉冲被用环路滤波器滤波(步骤302)，其中环路滤波器包括有漏泄电容器。在一个示例中，环路滤波器是图2的环路滤波器108，且有漏泄电容器是图2的电容器114。电荷泵内“电荷泵输出电压副本节点”(CPOVRN)上的感测电压被感测(步骤303)。在一个示例中，感测电压是图2的感测电压137且CPOVRN是图2中的节点159。感测电压由图2的电容器漏泄补偿电路110的运算放大器163来感测。电荷泵中的电路系统用于维持CPOVRN上的感测电压与电荷泵输出节点上的电压相同。在一个示例中，维持CPOVRN上的电压与电荷泵输出节点上的电压相同的电路系统是运算放大器156。跨副本电容器施加感测电压(步骤304)。副本电容器漏泄电流漏泄通过副本电容器。在一个示例中，副本电容器是图2的电容器166。副本电容器漏泄电流被镜像(步骤305)，由此生成补偿电流。在一个示例中，镜像是由图2的涉及晶体管164和165的电流镜来执行的。补偿电流被提供到有漏泄电容器上(步骤306)。在一个示例中，补偿电流是图2的电流135。这一电流135被提供到图2中的节点136上。在一个示例中，步骤303-306由图2的电容器漏泄补偿电路110来执行。虽然图11的方法的各步骤在流程图中被示出，但这些步骤的操作实际上全部同时执行。
尽管以上出于指导目的描述了某些具体实施例，但本专利文献的教导具有普遍适用性并且不被限定于以上描述的具体实施例。相应地，可实践对所描述的具体实施例的各种特征的各种修改、适应、以及组合而不会脱离所阐述的权利要求书的范围。

Claims (22)

1.一种电路，包括：
包括电容器的环路滤波器；
包括电荷泵输出节点和电荷泵输出电压副本节点(CPOVRN)的电荷泵，其中所述电荷泵输出节点被耦合至所述环路滤波器；以及
感测所述CPOVRN上呈现的感测电压并跨副本电容器施加这一感测电压的电容器漏泄补偿电路，其中所述电容器漏泄补偿电路将补偿电流提供到所述电容器的极板上，并且其中跨所述副本电容器的感测电压基本上等于跨所述电容器的电压。
2.如权利要求1所述的电路，其特征在于，所述电荷泵包括输出部分和电流控制部分，其中所述CPOVRN是所述电流控制部分内的节点，其中所述输出部分经由所述电荷泵输出节点将正电流脉冲和负电流脉冲提供给所述环路滤波器，并且其中所述电流控制部分控制所述输出部分以使得所述正电流脉冲与所述负电流脉冲基本上是相同幅值。
3.如权利要求2所述的电路，其特征在于，所述电容器漏泄补偿电路进一步包括：
具有栅极、源极、以及漏极的第一晶体管，其中该漏极被耦合至所述副本电容器；
具有栅极、源极、以及漏极的第二晶体管，其中该漏极被耦合至所述环路滤波器的所述电容器的所述极板；以及
具有非反相输入引线、反相输入引线以及输出引线的运算放大器，其中所述运算放大器的所述输出引线被耦合至所述第一晶体管的栅极并被耦合至所述第二晶体管的栅极，其中所述非反相输入引线被耦合至所述副本电容器，并且其中所述反相输入引线被耦合至所述电荷泵的所述控制部分内的所述CPOVRN。
4.如权利要求2所述的电路，其特征在于，所述环路滤波器进一步包括：
耦合在所述电荷泵输出节点与所述电容器的所述极板之间的电阻器。
5.如权利要求2所述的电路，其特征在于，所述环路滤波器进一步包括：
耦合在所述电荷泵输出节点与压控振荡器(VCO)的输入引线之间的无源低通滤波器。
6.如权利要求2所述的电路，其特征在于，所述电荷泵的所述电流控制部分包括运算放大器，其中所述电流控制部分的所述运算放大器具有第一输入引线和第二输入引线，其中所述电流控制部分的所述运算放大器的第一输入引线被耦合至所述电荷泵输出节点，并且其中所述电流控制部分的所述运算放大器的第二输入引线被耦合至所述CPOVRN。
7.如权利要求2所述的电路，其特征在于，所述环路滤波器的所述电容器的所述极板经由至少一个无源低通滤波器被耦合至压控振荡器(VCO)的输入引线。
8.如权利要求2所述的电路，其特征在于，所述环路滤波器的所述电容器的所述极板经由两个串联连接的无源低通滤波器被耦合至压控振荡器(VCO)的输入引线。
9.如权利要求2所述的电路，其特征在于，所述电荷泵的电流控制部分包括第一P沟道晶体管、第二P沟道晶体管、以及第一N沟道晶体管和第二N沟道晶体管，其中所述第一和第二P沟道晶体管以及所述第一和第二N沟道晶体管串联耦合在一起以建立从供电电压导体穿过所述CPOVRN并到达接地导体的电流路径。
10.如权利要求9所述的电路，其特征在于，所述第一P沟道晶体管的栅极是接地的，其中供电电压呈现于所述第二N沟道晶体管的栅极上，其中偏置电压呈现于所述第一N沟道晶体管的栅极上，并且其中所述第一N沟道晶体管的漏极被耦合至所述CPOVRN。
11.如权利要求10所述的电路，其特征在于，所述电流控制部分进一步包括运算放大器，其中所述电流控制部分的所述运算放大器具有被耦合至所述第二P沟道晶体管的栅极的输出引线、被耦合至所述电荷泵输出节点的第一输入引线、以及被耦合至所述CPOVRN的第二输入引线。
12.一种方法，包括：
(a)将正电流脉冲和负电流脉冲从电荷泵经由电荷泵输出节点提供给环路滤波器；
(b)使用所述环路滤波器对所述正电流脉冲和所述负电流脉冲进行滤波，其中所述环路滤波器包括电容器；
(c)感测所述电荷泵内的电荷泵输出电压副本节点(CPOVRN)上呈现的感测电压；
(d)跨副本电容器施加所述感测电压以使得副本电流漏泄通过所述副本电容器，其中所述副本电容器是所述环路滤波器的所述电容器的副本，但具有比所述环路滤波器的所述电容器小的电容；
(e)对所述副本电流进行镜像并由此生成补偿电流；以及
(f)将所述补偿电流提供到所述环路滤波器的所述电容器的极板上。
13.如权利要求12所述的方法，其特征在于，第一运算放大器通过将所述感测电压接收到所述第一运算放大器的输入引线上来执行(c)的所述感测，其中所述第一运算放大器的输出引线被耦合至电流镜，并且其中所述电流镜生成所述补偿电流。
14.如权利要求13所述的方法，其特征在于，进一步包括：
(g)使用第二运算放大器来将所述CPOVRN上的所述感测电压维持成基本上等于所述电荷泵输出节点上呈现的电压，其中所述第二运算放大器的第一输入引线被耦合至所述电荷泵输出节点，并且其中所述第二运算放大器的第二输入引线被耦合至所述CPOVRN。
15.如权利要求14所述的方法，其特征在于，进一步包括：
(h)从供电导体传导电流穿过所述CPOVRN并到达接地导体。
16.如权利要求12所述的方法，其特征在于，所述环路滤波器进一步包括耦合在所述电荷泵输出节点与所述环路滤波器的所述电容器的所述极板之间的电阻器。
17.如权利要求12所述的方法，其特征在于，所述环路滤波器进一步包括串联耦合在所述环路滤波器的所述电容器的所述极板与压控振荡器(VCO)的输入引线之间的两个无源低通滤波器。
18.如权利要求12所述的方法，其特征在于，所述电荷泵包括电流控制部分和输出部分，其中所述方法进一步包括：
(g)将正电流脉冲和负电流脉冲从所述输出部分经由所述电荷泵输出节点提供给所述环路滤波器；以及
(h)控制所述输出部分以使得所述正电流脉冲与所述负电流脉冲的幅值相同，其中所述电流控制部分至少部分地通过将所述CPOVRN上的所述感测电压维持成基本上等于所述电荷泵输出节点上呈现的电压来执行所述控制。
19.一种电路，包括：
包括电容器的环路滤波器；
包括输出部分和电流控制部分的电荷泵，其中所述输出部分将正电流脉冲和负电流脉冲经由电荷泵输出节点提供给所述环路滤波器，并且其中所述电流控制部分控制所述输出部分以使得所述正电流脉冲与所述负电流脉冲是相同幅值；以及
用于感测所述电荷泵的所述电流控制部分内的电荷泵输出电压副本节点(CPOVRN)上呈现的感测电压并跨副本电容器施加这一感测电压的装置，其中所述装置还用于将补偿电流提供到所述电容器的极板上，以使得跨所述副本电容器的所述感测电压基本上等于跨所述电容器的电压。
20.如权利要求19所述的电路，其特征在于，所述电流控制部分包括第一P沟道晶体管、第二P沟道晶体管、第一N沟道晶体管、以及第二N沟道晶体管，其中所述第一和第二P沟道晶体管以及所述第一和第二N沟道晶体管串联耦合在一起以建立从供电电压导体穿过所述CPOVRN并到达接地导体的电流路径，并且其中所述电流控制部分进一步包括具有第一输入引线和第二输入引线的运算放大器，其中所述运算放大器的所述第一输入引线被耦合至所述电荷泵输出节点，并且其中所述第二输入引线被耦合至所述CPOVRN。
21.如权利要求19所述的电路，其特征在于，所述环路滤波器进一步包括串联耦合在所述环路滤波器的所述电容器的所述极板与压控振荡器(VCO)的输入引线之间的两个无源低通滤波器。
22.如权利要求19所述的电路，其特征在于，所述环路滤波器进一步包括耦合在所述环路滤波器的所述电容器的所述极板与所述电荷泵输出节点之间的电阻器。
CN201380011486.2A 2012-03-01 2013-03-01 用于pll环路滤波器电容器的电容器漏泄补偿 Active CN104137420B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/409,348 2012-03-01
US13/409,348 US9166607B2 (en) 2012-03-01 2012-03-01 Capacitor leakage compensation for PLL loop filter capacitor
PCT/US2013/028711 WO2013131027A1 (en) 2012-03-01 2013-03-01 Capacitor leakage compensation for pll loop filter capacitor

Publications (2)

Publication Number Publication Date
CN104137420A true CN104137420A (zh) 2014-11-05
CN104137420B CN104137420B (zh) 2017-08-08

Family

ID=47892031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380011486.2A Active CN104137420B (zh) 2012-03-01 2013-03-01 用于pll环路滤波器电容器的电容器漏泄补偿

Country Status (6)

Country Link
US (1) US9166607B2 (zh)
EP (1) EP2820759B1 (zh)
JP (1) JP6273216B2 (zh)
KR (1) KR102026371B1 (zh)
CN (1) CN104137420B (zh)
WO (1) WO2013131027A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784177A (zh) * 2018-07-25 2020-02-11 哉英电子股份有限公司 电压控制振荡器、pll电路和cdr装置
CN114063700A (zh) * 2020-07-30 2022-02-18 株式会社索思未来 漏电流补偿电路、锁相环电路和集成电路系统

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441381B2 (en) * 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
EP2600544B1 (en) 2011-11-30 2014-10-15 Telefonaktiebolaget L M Ericsson (publ) Technique for crosstalk reduction
TWI499215B (zh) * 2012-10-17 2015-09-01 Mstar Semiconductor Inc 充放電電路以及使用此充放電電路的鎖相迴路電路
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US9397673B2 (en) 2014-04-23 2016-07-19 Telefonaktiebolaget L M Ericsson (Publ) Oscillator crosstalk compensation
US9407274B2 (en) 2014-04-29 2016-08-02 Telefonaktiebolaget L M Ericsson (Publ) Local oscillator interference cancellation
US9257999B1 (en) * 2014-08-01 2016-02-09 Telefonaktiebolaget L M Ericsson (Publ) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop
US9455723B2 (en) * 2015-02-27 2016-09-27 Qualcomm Incorporated Leakage compensation circuit for phase-locked loop (PLL) large thin oxide capacitors
KR102527676B1 (ko) 2018-07-13 2023-05-03 삼성전자주식회사 위상 고정 루프 회로
US10700688B1 (en) * 2018-12-14 2020-06-30 Intel Corporation Low power and low jitter phase locked loop with digital leakage compensation
EP3832323B1 (en) * 2019-12-04 2024-03-20 Nxp B.V. A leakage compensation circuit for a capacitive or resistive measurement device
KR20220110902A (ko) 2021-02-01 2022-08-09 에스케이하이닉스 주식회사 전원 노이즈를 보상하는 위상 고정 루프
US20220361833A1 (en) * 2021-05-11 2022-11-17 Analog Devices, Inc. Baseline restoration technique for photon counting computed tomography using active reference

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659588A (en) * 1996-08-15 1997-08-19 Lsi Logic Corporation Phase-locked loop having filter leakage cancellation circuit
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
US20100001771A1 (en) * 2008-07-01 2010-01-07 National Taiwan University Phase locked loop with leakage current calibration
CN101855831A (zh) * 2007-11-13 2010-10-06 高通股份有限公司 快速切换低噪声电荷泵
US20110018597A1 (en) * 2007-07-30 2011-01-27 Mediatek Inc. Phase Locked Loop and Phase-Frequency Detector

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
JP4608153B2 (ja) * 2001-09-10 2011-01-05 ルネサスエレクトロニクス株式会社 チャージポンプ電流補正回路
US7078977B2 (en) * 2002-09-06 2006-07-18 True Circuits, Inc. Fast locking phase-locked loop
TW574781B (en) 2002-09-30 2004-02-01 Mediatek Inc Loop filter and compensation current adjusting method for the same
US6956417B2 (en) * 2003-11-21 2005-10-18 International Business Machines Corporation Leakage compensation circuit
US7161401B2 (en) * 2004-02-27 2007-01-09 Broadcom Corporation Wide output-range charge pump with active biasing current
US7132865B1 (en) 2004-03-03 2006-11-07 Atheros Communications, Inc. Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
US7049866B2 (en) 2004-03-24 2006-05-23 Agere Systems Inc. Compensating for leakage currents in loop filter capacitors in PLLs and the like
US6980038B2 (en) 2004-05-06 2005-12-27 International Business Machines Corporation Circuit for compensating charge leakage in a low pass filter capacitor of PLL systems
US7310021B2 (en) * 2005-12-29 2007-12-18 Intel Corporation Phase-locked loop with tunable-transfer function
US7365593B1 (en) * 2006-01-11 2008-04-29 Xilinx, Inc. Output equalized charge pump
US7742554B2 (en) 2006-07-10 2010-06-22 Mediatek Inc. PLL device with leakage current compensation unit
US7557625B1 (en) * 2006-11-30 2009-07-07 Marvell Israel (M.I.S.L.) Ltd. Phase locked loop charge pump reference current bootstrapping
US7642814B2 (en) 2006-12-06 2010-01-05 Texas Instruments Incorporated Leakage compensation circuit using limiting current inverter
GB2473179A (en) 2009-07-24 2011-03-09 Texas Instruments Ltd Phase locked loop with leakage current compensation circuit
US8125254B1 (en) * 2009-11-05 2012-02-28 Altera Corporation Techniques for configuring multi-path feedback loops
US9570975B2 (en) 2009-12-14 2017-02-14 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump with leaky capacitive load
JP2012034212A (ja) * 2010-07-30 2012-02-16 Fujitsu Semiconductor Ltd 位相ロックループ回路
US8362848B2 (en) * 2011-04-07 2013-01-29 Qualcomm Incorporated Supply-regulated VCO architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659588A (en) * 1996-08-15 1997-08-19 Lsi Logic Corporation Phase-locked loop having filter leakage cancellation circuit
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
US20110018597A1 (en) * 2007-07-30 2011-01-27 Mediatek Inc. Phase Locked Loop and Phase-Frequency Detector
CN101855831A (zh) * 2007-11-13 2010-10-06 高通股份有限公司 快速切换低噪声电荷泵
US20100001771A1 (en) * 2008-07-01 2010-01-07 National Taiwan University Phase locked loop with leakage current calibration

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784177A (zh) * 2018-07-25 2020-02-11 哉英电子股份有限公司 电压控制振荡器、pll电路和cdr装置
CN114063700A (zh) * 2020-07-30 2022-02-18 株式会社索思未来 漏电流补偿电路、锁相环电路和集成电路系统
CN114063700B (zh) * 2020-07-30 2023-12-08 株式会社索思未来 漏电流补偿电路、锁相环电路和集成电路系统

Also Published As

Publication number Publication date
EP2820759A1 (en) 2015-01-07
EP2820759B1 (en) 2015-12-30
US9166607B2 (en) 2015-10-20
KR20140140565A (ko) 2014-12-09
CN104137420B (zh) 2017-08-08
JP6273216B2 (ja) 2018-01-31
KR102026371B1 (ko) 2019-11-26
WO2013131027A1 (en) 2013-09-06
US20130229213A1 (en) 2013-09-05
JP2015508983A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
CN104137420A (zh) 用于pll环路滤波器电容器的电容器漏泄补偿
US8558592B2 (en) Charge pump and active filter for a feedback circuit
EP3556018B1 (en) Differential pll with charge pump chopping
US7777577B2 (en) Dual path phase locked loop (PLL) with digitally programmable damping
US20060125535A1 (en) Phase-locked loop circuitry using charge pumps with current mirror circuitry
US10951164B2 (en) Voltage-controlled oscillator, PLL circuit, and CDR device
US7154352B2 (en) Clock generator and related biasing circuit
US20120146692A1 (en) Differential controlled phase locked loop circuit
US7701271B1 (en) High linearity charge pump method and apparatus
US6717446B1 (en) High speed programmable charge-pump with low charge injection
US8248123B2 (en) Loop filter
US7567133B2 (en) Phase-locked loop filter capacitance with a drag current
US7639070B2 (en) Switching circuit in a phase locked loop (PLL) to minimize current leakage in integrated circuits
US20090289674A1 (en) Phase-locked loop
KR20100001696A (ko) 개선된 루프 필터를 포함하는 위상 동기 루프
JP2012034212A (ja) 位相ロックループ回路
US6980038B2 (en) Circuit for compensating charge leakage in a low pass filter capacitor of PLL systems
US10819350B2 (en) Clock signal generating circuit and method for generating clock signal
CN111697966B (zh) 时钟产生电路以及产生时钟信号的方法
TWI690141B (zh) 電荷泵和鎖相環
JP2003298414A (ja) 半導体集積回路
CN112840570B (zh) 用于锁相环路的环路滤波器
Hur et al. A low jitter phase-lock loop based on a new adaptive bandwidth controller
IES84232Y1 (en) Phase locked loop with a switch capacitor resistor in the loop filter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant