JP6322867B2 - Ｐｌｌ回路 - Google Patents

Description

本発明は、ＰＬＬ(Phase Locked Loop)回路に関する。

従来、ＰＬＬ回路の一種として、参照信号周波数である比較周波数の小数倍の所望の設定周波数（目標周波数）を発生させる小数分周型ＰＬＬ回路が知られている（例えば、特許文献１参照）。小数分周型ＰＬＬ回路によれば、比較周波数を高く設定すると同時に、設定周波数の分解能を改善することができ、設定周波数を細かく設定することができる。一方、小数分周型ＰＬＬ回路によれば、回路特性上、比較周波数に応じた各種のスプリアスが発生する。

図６は、従来技術による小数分周型ＰＬＬ回路が発生させるスプリアスを説明するための図である。図６に示すように、設定周波数Ｆｏの周辺には、ＰＬＬ回路が発生させるスプリアスとして、比較周波数の整数倍の比較スプリアスＦＳ１、小数分周型ＰＬＬ回路が備える小数分周器が発生させる小数分周スプリアスＦＳ２、比較周波数の２分の１の整数倍の整数境界スプリアスＦＳ３が存在する。

このうち、比較スプリアスＦＳ１は、通常、ＰＬＬ回路が備えるループフィルタのフィルタ特性ＬＦＣにより示されるループ帯域の外側に存在するため、そのフィルタ特性ＬＦＣを利用して抑圧することができる。また、小数分周スプリアスＦＳ２は、ＰＬＬ回路が備える小数分周器のΔΣモジュレータによって広範囲に拡散させることにより抑圧することができる。

特開２０１３−７７８６８号公報

しかしながら、比較周波数の２分の１の整数倍の整数境界スプリアスＦＳ３は、ＰＬＬ回路のループフィルタのフィルタ特性ＬＦＣにより示されるループ帯域の内側に存在するため、フィルタ特性ＬＦＣを利用して抑圧することは困難である。このため、ＰＬＬ回路のループ帯域内部の設定周波数Ｆｏの近傍に整数境界スプリアスが出現するという問題がある。

本発明は、上記の事情に鑑み成されたものであって、整数境界スプリアスの影響を受けることなく、所望の設定周波数を設定することができるＰＬＬ回路を提供することを目的とする。

上記目的を達成するため、本発明の一態様に係るＰＬＬ回路は、複数の比較周波数を選択的に発生させる比較周波数発生部と、前記比較周波数の２分の１の整数倍にあたる整数境界スプリアスがＰＬＬ回路のループフィルタのループ帯域外に存在するように設定された前記複数の比較周波数と前記複数の比較周波数に対応する複数の周波数領域とが対応づけられて規定されたテーブルを格納する記憶部と、前記比較周波数発生部により発生された比較周波数を用いて所望の設定周波数を発生させる設定周波数発生部と、前記テーブルを参照して、前記比較周波数発生部が発生すべき比較周波数を設定する比較周波数設定部と、を備える。

上記ＰＬＬ回路において、例えば、前記複数の周波数領域のそれぞれは、対応する比較周波数によるスプリアスを含まない周波数領域であり、前記比較周波数設定部は、前記テーブルに規定された複数の周波数領域のうち、前記設定周波数が属する周波数領域に対応した比較周波数を前記比較周波数発生部が発生すべき比較周波数として設定する。

上記ＰＬＬ回路において、例えば、前記比較周波数発生部は、基準比較周波数信号とフィードバック信号とを位相比較して、前記基準比較周波数信号と前記フィードバック信号との間の位相差を示す信号を出力する位相比較器と、前記位相比較器の出力信号によって示される前記位相差を縮小させる周波数信号を出力する電圧制御発振器と、前記比較周波数設定部により設定された比較周波数に応じた分周比で前記電圧制御発振器の出力信号を小数分周して前記フィードバック信号として前記位相比較器に供給する小数分周器と、前記小数分周器の分周比に応じて前記電圧制御発振器が発生し得る複数の周波数信号に対応した複数の水晶フィルタと、前記比較周波数設定部により設定された比較周波数に応じて前記複数の水晶フィルタを択一的に選択するスイッチと、を備える。

上記ＰＬＬ回路において、例えば、前記複数の周波数領域のそれぞれは、当該ＰＬＬ回路のループフィルタのループ帯域内に、対応する比較周波数のスプリアスが存在しないように設定される。

本発明によれば、整数境界スプリアスの影響を受けることなく、所望の設定周波数を設定することができる。

本発明の実施形態によるＰＬＬ回路の構成例を示す図である。 本発明の実施形態によるＰＬＬ回路のループ帯域外での抑圧効果の一例を説明するための図である。 本発明の実施形態によるＰＬＬ回路の記憶部に格納されたテーブルを説明するための図である。 本発明の実施形態によるＰＬＬ回路が発生させる整数境界スプリアスを説明するための図である。 本発明の実施形態によるＰＬＬ回路による比較周波数の選定方法を説明するための図である。 従来技術による小数分周型ＰＬＬ回路が発生させるスプリアスを説明するための図である。

以下、図面を参照しながら本発明の実施形態を説明する。
概略的には、本実施形態では、ＰＬＬ回路の比較周波数の２分の１の整数倍に出現する整数境界スプリアスがＰＬＬ回路のループフィルタのループ帯域外に存在するように、所望の設定周波数に応じて比較周波数を切り替える。これにより、ＰＬＬ回路のループフィルタのループ帯域内における整数境界スプリアスの出現を防止すると共に、ＰＬＬ回路のループ帯域外での抑圧特性を利用することにより、ループ帯域外における整数境界スプリアスを抑圧する。本実施形態では、説明の便宜上、比較周波数として、第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂの２つの比較周波数を導入し、第１比較周波数Ｆｐｄａを９２ＭＨｚとし、第２比較周波数Ｆｐｄｂを９１．２ＭＨｚとする。

（構成の説明）
図１は、本実施形態に係るＰＬＬ回路１００の構成例を示す図である。
ＰＬＬ回路１００は、小数分周型ＰＬＬ回路であり、基準周波数発生部１１０、比較周波数発生部１２０、設定周波数発生部１３０、記憶部１４０、比較周波数設定部１５０を備えている。ここで、基準周波数発生部１１０は、図示しない例えば水晶発振器により発生された基準周波数Ｆｃｒから基準比較周波数Ｆｐｄを発生させるものであり、分周器１１１、位相比較器１１２、電圧制御発振器(VCO; Voltage Controlled Oscillator)１１３、分周器１１４、帯域通過フィルタ１１５を備えている。本実施形態では、理解の容易化のために、基準周波数Ｆｃｒは１０ＭＨｚであるものとするが、この例に限定されない。

基準周波数発生部１１０に備えられた分周器１１１は、基準周波数Ｆｃｒの入力信号を１分の１分周するものである。即ち、分周器１１１の分周比は「１」である。位相比較器１１２は、分周器１１１により分周された信号と分周器１１４から入力される後述のフィードバック信号とを位相比較するものである。電圧制御発振器１１３は、位相比較器１１２の出力信号に応じた周波数信号を出力するものである。図１には示されていないが、位相比較器１１２と電圧制御発振器１１３との間にはループフィルタが備えられている。

分周器１１４は、電圧制御発振器１１３の出力信号を１０分周してフィードバック信号として位相比較器１１２に供給するものである。即ち、分周器１１４の分周比は「１０」である。帯域通過フィルタ１１５は、電圧制御発振器１１３の出力信号を帯域制限して基準比較周波数Ｆｐｄを有する周波数信号として出力するものである。本実施形態では、分周器１１４の分周比は「１０」であるから、基準比較周波数Ｆｐｄは１００ＭＨｚとなるが、この例に限定されない。

比較周波数発生部１２０は、複数の比較周波数、即ち、第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂを選択的に発生させるものであり、分周器１２１，１２４，１２５、位相比較器１２２、電圧制御発振器１２３、スイッチ１２６，１２９、水晶フィルタ１２７，１２８を備えている。ここで、分周器１２１は、基準周波数発生部１１０から供給される基準比較周波数Ｆｐｄの周波数信号を１分の１分周するものである。即ち、分周器１２１の分周比は「１」である。位相比較器１２２は、分周器１２１から供給される基準比較周波数Ｆｐｄの周波数信号と分周器１２４から供給されるフィードバック信号とを位相比較して、基準比較周波数Ｆｐｄの周波数信号と上記フィードバック信号との間の位相差を示す信号を出力するものである。

電圧制御発振器１２３は、位相比較器１２２の出力信号によって示される上記位相差を縮小させる周波数信号を出力するものである。図１には示されていないが、位相比較器１２２と電圧制御発振器１２３との間にはループフィルタが備えられている。分周器１２４は、小数分周器であり、比較周波数設定部１５０により設定される比較周波数に応じた分周比で電圧制御発振器１２３の出力信号を小数分周して上記フィードバック信号として位相比較器１２２に供給するものである。本実施形態では、分周器１２４の分周比は、比較周波数設定部１５０により、「２５．７６」および「２３．７１２」の何れかに設定可能となっている。分周器１２４の分周比が「２５．７６」の場合、電圧制御発振器１２３の周波数は２５７６ＭＨｚに設定され、分周器１２４の分周比が「２３．７１２」の場合、電圧制御発振器１２３の周波数は２３７１．２ＭＨｚに設定される。

分周器１２５は、整数分周器であり、電圧制御発振器１２３の出力信号を整数分周するものである。本実施形態では、分周器１２５の分周比は、上述の分周器１２４の分周比に対応して、比較周波数設定部１５０により「２８」および「２６」の何れかに設定される。即ち、上述の分周器１２４の分周比が「２５．７６」であれば、分周器１２５の分周比は「２８」に設定され、上述の分周器の分周比が「２３．７１２」であれば、分周器１２５の分周比は「２６」に設定される。

スイッチ１２６は、分周器１２５の出力信号を水晶フィルタ１２７，１２８の何れかに選択的に伝送するものである。スイッチ１２６の接続状態は比較周波数設定部１５０により設定される。水晶フィルタ１２７，１２８は、分周器１２４の分周比に応じて電圧制御発振器１２３が発生し得る複数の周波数信号に対応して備えられ、スイッチ１２６を介して伝送された分周器１２５の出力信号を帯域制限するものである。本実施形態では、水晶フィルタ１２７は、第１比較周波数Ｆｐｄａである９２ＭＨｚ帯の周波数成分を選択的に通過させ、その他の周波数帯域を抑圧するフィルタ特性を有している。また、水晶フィルタ１２８は、第２比較周波数Ｆｐｄｂである９１．２ＭＨｚ帯の周波数成分を選択的に通過させ、その他の周波数帯域を抑圧するフィルタ特性を有している。本実施形態では、水晶フィルタ１２７，１２８を用いたことにより、位相雑音をカットすることができる。

ここで、図２を参照して、ＰＬＬ回路のループ帯域外での抑圧効果を説明する。
図２は、ＰＬＬ回路のループ帯域外での抑圧効果の一例を説明するための図であり、（Ａ）は、設定周波数を「比較周波数Ｆｐｄｘの整数倍＋２００ｋＨｚ」に設定した場合に発生する整数境界スプリアスの一例を示し、（Ｂ）は、設定周波数を「比較周波数Ｆｐｄｘの整数倍＋４００ｋＨｚ」に設定した場合に発生する整数境界スプリアスの一例を示し、（Ｃ）は、設定周波数を「比較周波数Ｆｐｄｘの整数倍＋６００ｋＨｚ」に設定した場合に発生する整数境界スプリアスの一例を示している。

図２（Ａ）の場合、抑圧比として約−７７ｄＢｃが得られ、図２（Ｂ）の場合、抑圧比として約−８２ｄＢｃが得られ、図２（Ｃ）の場合、抑圧比として約−８７ｄＢｃが得られている。この例では、比較周波数Ｆｐｄｘは５０ＭＨｚに設定されている。図２（Ａ）〜（Ｃ）は、設定周波数が比較周波数Ｆｐｄｘの整数倍の周波数から離れる程、整数境界スプリアスが抑圧される傾向にあることを示している。本実施形態では、このようなＰＬＬ回路のループ帯域外での抑圧効果を利用して整数境界スプリアスを抑圧する。

説明を図１に戻す。スイッチ１２９は、上述のスイッチ１２６と連動して、水晶フィルタ１２７，１２８の何れかの出力信号を選択するためのものである。スイッチ１２９の接続状態は比較周波数設定部１５０により設定される。本実施形態では、スイッチ１２９は、スイッチ１２６が分周器１２５の出力信号を水晶フィルタ１２７に伝送する場合、水晶フィルタ１２７の出力信号を選択して出力し、スイッチ１２６が分周器１２５の出力信号を水晶フィルタ１２８に伝送する場合、水晶フィルタ１２８の出力信号を選択して出力する。従って、上述のスイッチ１２６，１２９は、比較周波数設定部１５０により設定された第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂに応じて水晶フィルタ１２７，１２８を択一的に選択するためのスイッチとして機能する。これにより、比較周波数発生部１２０は、第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂを選択的に発生させる。

設定周波数発生部１３０は、比較周波数発生部１２０により発生された第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂを用いて所望の設定周波数Ｆｏを発生させるものであり、分周器１３１，１３４、位相比較器１３２、電圧制御発振器１３３を備えている。ここで、分周器１３１は、第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂの周波数信号を１分の１分周して波形整形するものである。即ち、分周器１３１の分周比は「１」である。位相比較器１３２は、分周器１３１から供給される第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂの周波数信号と分周器１３４から供給されるフィードバック信号とを位相比較して、分周器１３１から供給される周波数信号と分周器１３４から供給されるフィードバック信号との間の位相差を示す信号を出力するものである。

電圧制御発振器１３３は、位相比較器１３２の出力信号によって示される上記位相差を縮小させる周波数信号を出力するものである。この電圧制御発振器１３３の出力信号の周波数は設定周波数Ｆｏとなる。分周器１３４は、小数分周器であり、電圧制御発振器１３３から出力される周波数信号は、分周器１３４により小数分周されて位相比較器１３２にフィードバック信号として供給される。分周器１３４の分周比は、所望の設定周波数Ｆｏが得られるように可変となっている。分周器１３４の分周比は、比較周波数設定部１５０により所望の設定周波数に応じて設定される。図１には示されていないが、位相比較器１３２と電圧制御発振器１３３との間にはループフィルタが備えられている。

記憶部１４０は、上述の第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂと、これら第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂに対応する複数の周波数領域とが対応づけられて規定された後述のテーブルを格納する。比較周波数設定部１５０は、記憶部１４０に格納された上記テーブルを参照して、比較周波数発生部１２０が発生すべき比較周波数として、第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂの何れかを設定するものである。本実施形態では、比較周波数設定部１５０は、所望の設定周波数Ｆｏを示す指令Ｓに基づき、上述の比較周波数発生部１２０の分周器１２４，１２５の分周比およびスイッチ１２６，１２９の接続状態と、設定周波数発生部１３０の分周器１３４の分周比を設定する。

なお、ＰＬＬ回路１００に備えられた分周器１１１，１１４，１２１，１２４，１２５，１３１，１３４の各分周比は、上述の例に限定されるものではなく、必要とする比較周波数や設定周波数に応じて任意に設定し得る。また、水晶フィルタ１２７，１２８のフィルタ特性についても、必要とする比較周波数に応じて任意に設定し得る。また、基準周波数発生部１１０については、基準比較周波数Ｆｐｄが外部から供給される状況にあれば、省略することが可能である。また、記憶部１４０は、比較周波数設定部１５０の構成要素としてもよく、比較周波数設定部１５０が記憶部１４０に格納されたテーブルを備えるものとしてもよい。

次に、図３を参照して、記憶部１４０に格納されたテーブルに規定された周波数領域について説明する。
図３は、本発明の実施形態によるＰＬＬ回路１００の記憶部１４０に格納されたテーブルを説明するための図である。

図３の下段に示す周波数スペクトルのうち、実線は、第１比較周波数Ｆｐｄａによる整数境界スプリアスを表し、点線は、第２比較周波数Ｆｐｄｂによる整数境界スプリアスを表している。図３に示すように、第１比較周波数Ｆｐｄａによる整数境界スプリアスは、第１比較周波数Ｆｐｄａの２分の１の整数倍の位置、即ち、（ｎ−１）Ｆｐｄａ／２，ｎＦｐｄａ／２，（ｎ＋１）Ｆｐｄａ／２,…の各周波数位置に出現する。また、第２比較周波数Ｆｐｄｂによる整数境界スプリアスは、第２比較周波数Ｆｐｄｂの２分の１の整数倍の周波数位置、即ち、（ｎ−１）Ｆｐｄｂ／２，ｎＦｐｄｂ／２，（ｎ＋１）Ｆｐｄｂ／２,…の各位置に出現する。ここで、ｎは任意の整数である。

図３において、周波数領域Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆのそれぞれは、記憶部１４０のテーブルに規定された複数の周波数領域に相当する。本実施形態では、周波数領域Ａ〜Ｆは、対応する比較周波数（第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂの何れか）による整数境界スプリアスを含まない周波数領域である。具体的には、周波数領域Ａ，Ｃ，Ｅは、第２比較周波数Ｆｐｄｂによる整数境界スプリアスを含まない領域に設定されている。また、周波数領域Ｂ，Ｄ，Ｆは、第１比較周波数Ｆｐｄａによる整数境界スプリアスを含まない領域に設定されている。また、複数の周波数領域Ａ〜Ｆのそれぞれは、ＰＬＬ回路１００のループフィルタのループ帯域内に、対応する比較周波数の整数境界スプリアスが存在しないように設定されている。本実施形態では、比較周波数設定部１５０は、記憶部１４０のテーブルに規定された複数の周波数領域Ａ〜Ｆのうち、設定周波数Ｆｏが属する周波数領域に対応した第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂの何れかを比較周波数発生部１２０が発生すべき比較周波数として設定する。

図３の例では、周波数（ｎ−１）Ｆｐｄｂ／２の整数境界スプリアスを含む周波数Ｆ１以上周波数Ｆ２未満の領域が周波数領域Ａとして設定されている。また、周波数（ｎ−１）Ｆｐｄａ／２の整数境界スプリアスを含む周波数Ｆ２以上周波数Ｆ３未満の領域が周波数領域Ｂとして設定されている。また、周波数ｎＦｐｄｂ／２の整数境界スプリアスを含む周波数Ｆ３以上周波数Ｆ４未満の領域が周波数領域Ｃとして設定されている。また、周波数ｎＦｐｄａ／２の整数境界スプリアスを含む周波数Ｆ４以上周波数Ｆ５未満の領域が周波数領域Ｄとして設定されている。また、周波数（ｎ＋１）Ｆｐｄｂ／２の整数境界スプリアスを含む周波数Ｆ５以上周波数Ｆ６未満の領域が周波数領域Ｅとして設定されている。また、周波数（ｎ＋１）Ｆｐｄａ／２の整数境界スプリアスを含む周波数Ｆ６以上周波数Ｆ７未満の領域が周波数領域Ｆとして設定されている。

本実施形態では、周波数領域Ａ〜Ｆの境界を規定する周波数Ｆ１〜Ｆ７は、第１比較周波数Ｆｐｄａによる整数境界スプリアスと第２比較周波数による整数境界スプリアスのうち、相互に隣り合う２つの整数境界スプリアスの概ね中間に位置するように設定される。記憶部１４０に格納されたテーブルには、第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂと図３に示す複数の周波数領域Ａ〜Ｆとが対応づけられて規定されている。ただし、この例に限らず、周波数領域の個数は任意である。

ここで、図３から理解されるように、周波数領域Ａ，Ｃ，Ｅには、第１比較周波数Ｆｐｄａによる整数境界スプリアスは存在せず、周波数領域Ｂ，Ｄ，Ｆには、第２比較周波数Ｆｐｄｂによる整数境界スプリアスは存在しない。従って、設定周波数Ｆｏに応じて第１比較周波数Ｆｐｄａと第２比較周波数Ｆｐｄｂとを選択して用いることにより、周波数領域Ａ〜Ｆのうち、選択した比較周波数による整数境界スプリアスが存在しない周波数領域で設定周波数Ｆｏを発生させることができる。

例えば、比較周波数設定部１５０は、設定周波数Ｆｏが周波数領域Ｃの内部に設定された場合、この周波数領域Ｃに整数境界スプリアスが出現しない第１比較周波数Ｆｐｄａを用いて設定周波数Ｆｏを発生させる。この場合、周波数領域Ｃに最も近い整数境界スプリアスは、（ｎ−１）Ｆｐｄａ／２の整数境界スプリアスとｎＦｐｄａ／２の整数境界スプリアスであるが、これらの整数境界スプリアスは、周波数領域Ｃに設定された設定周波数Ｆｏを中心周波数とするループフィルタのループ帯域外に存在するため、このループフィルタのフィルタ特性により抑圧される。

上述の図３に示す例では、第１比較周波数Ｆｐｄａによる整数境界スプリアスと、第２比較周波数Ｆｐｄｂによる整数境界スプリアスの周波数間隔が充分に確保されているが、更に周波数が高い領域では、次に説明するように、第１比較周波数Ｆｐｄａによる整数境界スプリアスと、第２比較周波数Ｆｐｄｂによる整数境界スプリアスの周波数間隔とが接近する。

図４は、本発明の実施形態によるＰＬＬ回路１００が発生させる整数境界スプリアスを説明するための図であり、整数境界スプリアスの周波数間隔を説明するための図である。
図４に示す例では、第１比較周波数Ｆｐｄａによる整数境界スプリアスは、周波数Ｆｐｄａ／２，２Ｆｐｄａ／２，３Ｆｐｄａ／２，４Ｆｐｄａ／２，…，（ｎ−１）Ｆｐｄａ／２，ｎＦｐｄａ／２，（ｎ＋１）Ｆｐｄａ／２，…，ｍＦｐｄａ／２で出現している。また、第２比較周波数Ｆｐｄｂによる整数境界スプリアスは、周波数Ｆｐｄｂ／２，２Ｆｐｄｂ／２，３Ｆｐｄｂ／２，４Ｆｐｄｂ／２，…，（ｎ−１）Ｆｐｄｂ／２，ｎＦｐｄｂ／２，（ｎ＋１）Ｆｐｄｂ／２，…，ｍＦｐｄｂ／２で出現している。ここで、ｎ，ｍ（ｍ＞ｎ）は任意の整数である。

図４から理解されるように、周波数が低い領域Ｘに比較して、周波数が高い領域Ｙでは、例えば、第１比較周波数Ｆｐｄａにより周波数ｍＦｐｄａ／２で出現する整数境界スプリアスと、第２比較周波数Ｆｐｄｂにより周波数ｍＦｐｄｂ／２で出現する整数境界スプリアスとの間の周波数間隔が短くなっている。原理上、第１比較周波数Ｆｐｄａと第２比較周波数Ｆｐｄｂの最小公倍数の周波数では、各比較周波数による整数境界スプリアスの周波数間隔はゼロになる。

このように整数境界スプリアスの周波数間隔が接近した場合、各整数境界スプリアスに対応した周波数領域を有意に設定することが難しくなり、このため、図４の例では、例えば周波数ｍＦｐｄａ／２，ｍＦｐｄｂ／２の近傍の帯域に設定周波数Ｆｏを設定することが困難になる。このような問題は、周波数ｍＦｐｄａ／２，Ｆｐｄｂ／２の近傍の帯域に整数境界スプリアスを出現させない第３比較周波数Ｆｐｄｃ（第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂと異なる比較周波数）を導入することにより解消することができる。必要であれば、更に多くの個数の比較周波数を用いてもよく、その個数は任意である。例えば、比較周波数の個数は、ＰＬＬ回路が適用されるシンセサイザ回路等に要求される周波数範囲等によって決定することができる。

上述の周波数が高い領域Ｙに対し、第１比較周波数Ｆｐｄａと第２比較周波数Ｆｐｄｂの最小公倍数の２分の１付近の領域Ｚでは、第１比較周波数Ｆｐｄａによる整数境界スプリアスの周波数と第２比較周波数Ｆｐｄｂによる整数境界スプリアスの周波数との差がほぼ均等になる。このため、各比較周波数に対して、概ね同等の周波数幅を有する周波数領域を設定することができる。この場合の周波数領域は、整数境界スプリアスを最も効果的に抑圧することができる。

次に、図５を参照して、上述した第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂの選定方法の一例について説明する。
図５は、本発明の実施形態によるＰＬＬ回路１００による比較周波数の選定方法を説明するための図である。第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂは、次の手順１〜３により選定することができる。ただし、この例に限定されず、第１比較周波数Ｆｐｄａおよび第２比較周波数Ｆｐｄｂは、所望の設定周波数Ｆｏを阻害しないことを限度として、任意に設定することができる。

（手順１）基準比較周波数Ｆｐｄの暫定値を決める。
基準比較周波数Ｆｐｄの暫定値は、ＰＬＬ回路１００の各構成要素（例えば、電圧制御発振器１２３、ループフィルタ、位相比較器１２２）の雑音特性等を基に、ＰＬＬ回路１００のループ帯域内雑音が最も低くなる周波数に決定する。

（手順２）続いて、整数境界周波数ｎ（Ｆｐｄａ／２）と整数境界周波数ｎ（Ｆｐｄｂ／２）との差の２分の１を計算する。具体的には、（ｎＦｐｄｂ）／（Ｆｐｄａ／２）の剰余ＦＤ１（図５）と、Ｆｐｄａ／２−（ｎＦｐｄｂ）／（Ｆｐｄａ／２）の剰余ＦＤ２（図５）の小さい方の数値を求める。その後、第１比較周波数Ｆｐｄａと第２比較周波数Ｆｐｄｂの整数境界周波数の差の２分の１を求める。これにより、比較周波数の切換ポイントが第１比較周波数Ｆｐｄａと第２比較周波数Ｆｐｄｂの整数境界周波数間隔の中間周波数付近に設定される。所望の設定周波数領域にて必要な整数境界周波数と設定周波数Ｆｏとの差ＦＤ３が確保できるまで、上記手順１および手順２を繰り返す。所望の設定周波数領域にて必要な整数境界周波数と設定周波数Ｆｏとの差ＦＤ３が確保できない場合は、次の手順３に進み、第３比較周波数Ｆｐｄｃを検討する。

（手順３）上述の手順１および手順２と同様にして、第２比較周波数Ｆｐｄｂと第３比較周波数Ｆｐｄｃの整数境界周波数の差の２分の１を求める。即ち、（ｎＦｐｄｃ）／（Ｆｐｄｂ／２）の剰余と、Ｆｐｄｂ／２−（ｎＦｐｄｃ）／（Ｆｐｄｂ／２）の剰余の小さい方の数値を求める。そして、第２比較周波数Ｆｐｄｂと第３比較周波数Ｆｐｄｃの整数境界周波数との差の２分の１を求める。これにより、比較周波数の切換ポイントが第２比較周波数Ｆｐｄｂと第３比較周波数Ｆｐｄｃの整数境界周波数間隔の中間周波数付近に設定される。

ここで、「ｎ（Ｆｐｄａ／２）とｎ（Ｆｐｄｂ／２）との差の２分の１」および「ｎ（Ｆｐｄｂ／２）とｎ（Ｆｐｄｃ／２）との差の２分の１」は、整数境周波数と設定周波数との差（例えば差ＦＤ３）に相当し、この差が大きいほど整数境界スプリアスを有効に抑圧することができる。確保すべき整数境周波数と設定周波数との差は、例えば個々の設計ケースを考慮して設定され、例えば６ＭＨｚ以上に設定される。

整数境周波数と設定周波数との差ＦＤ３を６ＭＨｚ以上に設定することの技術的根拠は次のとおりである。通常、ＰＬＬ回路のループ帯域外の抑圧特性により、整数境周波数と設定周波数の差をループ帯域の概ね２０倍以上に離せば整数境界スプリアスを有効に抑圧することができる。また、一般にＰＬＬ回路のループ帯域は３００ｋＨｚ程度を上限として設計されることが多い。上記２点を考慮して、整数境周波数と設定周波数との差（ＦＤ３）は、ループ帯域の上限（３００ｋＨｚ）の２０倍に相当する６ＭＨｚ以上に設定される。ただし、この例に限定されず、整数境界スプリアスを抑圧することができることを限度として、整数境周波数と設定周波数の差は任意に設定し得る。

（動作の説明）
次に、本実施形態によるＰＬＬ回路の動作を説明する。
ここでは、説明の便宜上、所望の設定周波数Ｆｏは、図３に示す周波数領域Ｃに属するものとする。
基準周波数発生部１１０は、図示しない水晶発振器から出力される基準周波数Ｆｃｒの信号を整数分周して基準比較周波数Ｆｐｄの周波数信号を発生させる。この例では、基準周波数Ｆｃｒは１０ＭＨｚであり、分周比は「１０」であるから、基準周波数発生部１１０は基準比較周波数Ｆｐｄとして１００ＭＨｚの周波数信号を発生させて比較周波数発生部１２０に供給する。

比較周波数設定部１５０は、例えばＰＬＬ回路１００が組み込まれた任意のシステムからの指令Ｓ（図１）により所望の設定周波数Ｆｏが指定されると、比較周波数発生部１２０が発生すべき比較周波数として、設定周波数Ｆｏが属する周波数領域Ｃに対応する第１比較周波数Ｆｐｄａを設定する。

具体的には、比較周波数設定部１５０は、記憶部１４０に格納されたテーブルを参照して、設定周波数Ｆｏが属する周波数領域Ｃを特定する。この場合、比較周波数設定部１５０は、比較周波数発生部１２０の分周器１２４の分周比として「２５．７６」を設定する。また、比較周波数設定部１５０は、比較周波数発生部１２０の分周器１２５の分周比として「２８」を設定する。

また、比較周波数設定部１５０は、分周器１２５の出力信号が水晶フィルタ１２７に供給されるようにスイッチ１２６の接続状態を設定すると共に、水晶フィルタ１２７の出力信号が設定周波数発生部１３０に供給されるようにスイッチ１２９の接続状態を設定する。これにより、比較周波数発生部１２０の分周器１２５の出力部と、設定周波数発生部１３０の分周器１３１の入力部との間に、９２ＭＨｚ帯の周波数を選択的に通過させる水晶フィルタ１２７が電気的に接続された状態になる。また、比較周波数設定部１５０は、比較周波数発生部１２０から出力される周波数信号の周波数が所望の設定周波数Ｆｏとなるように、分周器１３４の分周比を設定する。

上述のように比較周波数発生部１２０と設定周波数発生部１３０の各回路状態が設定されると、比較周波数発生部１２０は、基準周波数発生部１１０から供給される基準比較周波数Ｆｐｄの周波数信号を用いて第１比較周波数Ｆｐｄａまたは第２比較周波数Ｆｐｄｂを選択的に発生させる。詳細には、基準周波数発生部１１０から比較周波数発生部１２０に供給される基準比較周波数Ｆｐｄは１００ＭＨｚであり、比較周波数発生部１２０の分周器１２４の分周比が「２５．７６」に設定されているので、電圧制御発振器１２３は、２５７６ＭＨｚ（＝１００ＭＨｚ×２５．７６）の周波数信号を出力する。

また、電圧制御発振器１２３から周波数信号が入力される分周器１２５の分周比は「２８」に設定されているので、分周器１２５は、９２ＭＨｚ（＝２５７６ＭＨｚ／２８）、即ち第１比較周波数Ｆｐｄａの周波数信号を出力する。分周器１２５から出力された第１比較周波数Ｆｐｄａの周波数信号は、スイッチ１２６を介して水晶フィルタ１２７に供給され、水晶フィルタ１２７により帯域制限された後、スイッチ１２９を介して出力される。これにより、比較周波数発生部１２０は、第１比較周波数Ｆｐｄａの周波数信号を発生させて設定周波数発生部１３０に供給する。

設定周波数発生部１３０は、比較周波数発生部１２０から供給される第１比較周波数Ｆｐｄａの周波数信号を用いて所望の設定周波数Ｆｏを発生させる。具体的には、設定周波数発生部１３０の分周器１３１は、比較周波数発生部１２０から供給される第１比較周波数Ｆｐｄａの周波数信号を整数分周する。ここで、分周器１３１の分周比は「１」であるから、分周器１３１は、第１比較周波数Ｆｐｄａの周波数信号を出力する。

位相比較器１３２は、分周器１３１から出力された第１比較周波数Ｆｐｄａの周波数信号と分周器１３４から供給されるフィードバック信号との間の位相差を示す信号を出力する。電圧制御発振器１３３は、位相比較器１３２の出力信号によって示される位相差を縮小させる周波数信号を出力する。電圧制御発振器１３３から出力される周波数信号は、分周器１３４に供給される。分周器１３４は、電圧制御発振器１３３から出力される周波数信号の周波数が所望の設定周波数Ｆｏとなるように、電圧制御発振器１３３の出力信号を分周して位相比較器１３２にフィードバック信号として供給する。この結果、設定周波数発生部１３０から所望の設定周波数Ｆｏの周波数信号が出力される。

ここで、図５において、所望の設定周波数Ｆｏが属する周波数領域Ｃには整数境界スプリアスは出現せず、また、周波数領域Ｃの両側に位置する周波数領域Ｂ，Ｄの各整数境界す周波数は、周波数領域Ｃから離間して出現する。このため、周波数領域Ｂ，Ｄに出現する整数境界スプリアスは、ＰＬＬ回路１００のループフィルタのループ帯域外となり、ループフィルタのフィルタ特性により抑圧される。従って、周波数領域Ｃに設定された所望の設定周波数Ｆｏは、整数境界スプリアスの影響を受けることがない。

次に、指令Ｓにより所望の設定周波数Ｆｏが周波数領域Ｂに設定された場合を説明する。この場合も、所望の設定周波数Ｆｏを上述の周波数領域Ｃに設定した場合と基本的な動作は同様であるが、分周器１２４，１２５，１３４の各分周比や、スイッチ１２６，１２９の接続状態等が異なる。

具体的に説明すると、基準周波数発生部１１０は、基準周波数Ｆｃｒの信号を整数分周して基準比較周波数Ｆｐｄ（１００ＭＨｚ）の周波数信号を発生させる。比較周波数発生部１２０は、基準比較周波数Ｆｐｄの周波数信号を用いて第２比較周波数Ｆｐｄｂを発生させる。比較周波数設定部１５０は、記憶部１４０に格納されたテーブルを参照して、設定周波数Ｆｏが属する周波数領域Ｂを特定する。この場合、比較周波数設定部１５０は、比較周波数発生部１２０の分周器１２４の分周比として「２３．７１２」を設定する。また、比較周波数設定部１５０は、比較周波数発生部１２０の分周器１２５の分周比として「２６」を設定する。また、比較周波数設定部１５０は、分周器１２５の出力信号が水晶フィルタ１２８に供給されるようにスイッチ１２６の接続状態を設定すると共に、水晶フィルタ１２８の出力信号が設定周波数発生部１３０に供給されるようにスイッチ１２９の接続状態を設定する。また、比較周波数設定部１５０は、比較周波数発生部１２０から出力される周波数信号の周波数が所望の設定周波数Ｆｏとなるように、分周器１３４の分周比を設定する。

上述のように比較周波数発生部１２０と設定周波数発生部１３０の各回路状態が設定されると、比較周波数発生部１２０の分周器１２４の分周比が「２３．７１２」に設定されているので、電圧制御発振器１２３は、２３７１．２ＭＨｚ（＝１００ＭＨｚ×２３．７１２）の周波数信号を出力する。

また、電圧制御発振器１２３から周波数信号が入力される分周器１２５の分周比は「２６」に設定されているので、分周器１２５は、９１．２ＭＨｚ（＝２３７１．２ＭＨｚ／２６）、即ち第２比較周波数Ｆｐｄｂの周波数信号を出力する。分周器１２５から出力された第２比較周波数Ｆｐｄｂの周波数信号は、スイッチ１２６を介して水晶フィルタ１２８に供給され、水晶フィルタ１２８により帯域制限された後、スイッチ１２９を介して出力される。これにより、比較周波数発生部１２０は、第２比較周波数Ｆｐｄｂの周波数信号を発生させる。設定周波数発生部１３０は、第２比較周波数Ｆｐｄｂの周波数信号を用いて周波数領域Ｂの内部に所望の設定周波数Ｆｏを発生させる。

上述した本発明の実施形態によれば、所望の設定周波数Ｆｏに応じて比較周波数を選択するようにしたので、比較周波数による整数境界スプリアスを避けて所望の設定周波数Ｆｏを発生させることができる。従って、整数境界スプリアスの影響を受けることなく、所望の設定周波数Ｆｏを設定することが可能になる。
また、上述した実施形態によれば、比較周波数発生部１２０に狭帯域通過フィルタとして水晶フィルタ１２７，１２８を切り替え可能に備えたので、例えば、比較周波数から約１０ｋＨｚ以上離れた周波数帯域おける位相雑音をカットすることができ、低スプリアスの周波数シンセサイザを実現することができる。

また、上述した実施形態によれば、比較周波数発生部１２０を小数分周型ＰＬＬ回路とし、水晶フィルタ１２７，１２８を用いて比較周波数発生部１２０を構成したので、回路の小型化と設計の自由度を確保しつつ、例えば１０ｋＨｚ程度以上の離れた周波数帯域における比較スプリアス及び位相雑音を抑圧することができる。
また、上述の実施形態によれば、ＨＦ帯からＸ帯にわたる広い周波数範囲において、周波数設定分解能、低位相雑音、低スプリアスを実現することができる。
なお、本発明者らは、従来技術によるスプリアス抑圧比が−６０ｄＢｃ程度であるのに対し、本発明によれば、−８０ｄＢｃ以上に改善されることを実験的に検証した。

なお、比較周波数発生部１２０の出力にスプリアスが存在すると、設定周波数発生部１３０の出力にもスプリアスが含まれる場合がある。そのような場合、上述した実施形態によるスプリアスの抑圧手法と同様の手法を、比較周波数発生部１２０の分周器１２４の少数分周比と分周器１２５の分周比を選定する際にも適用すればよい。即ち、比較周波数発生部１２０の出力（即ち、第１比較周波数Ｆｐｄａ、第２比較周波数Ｆｐｄｂ）に含まれるスプリアスが比較周波数発生部１２０のループフィルタのループ帯域外に存在するように、基準比較周波数Ｆｐｄを切り替えるように構成すればよい。また、他の公知の手法を用いて、比較周波数発生部１２０の出力に含まれるスプリアスを抑圧してもよい。

以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、上述の実施形態では、第１比較周波数Ｆｐｄａと第２比較周波数Ｆｐｄｂの２つの比較周波数を用いる場合を例としたが、その選定方法は任意である。比較周波数の選定については、例えば、比較周波数の２分の１の整数倍の周波数がＰＬＬ回路のループ帯域から充分に離れた周波数になるように比較周波数を選定すればよく、表計算ソフト等を用いて容易に計算することができる。
また、上述の実施形態では、整数境界スプリアスを例として説明したが、本発明は、図６に示した比較スプリアスＦＳ１や小数分周スプリアスＦＳ２など、他の任意のスプリアスに適用することが可能である。

１００ ＰＬＬ回路
１１０ 基準周波数発生部
１１１，１２１，１２４，１２５，１３１，１３４ 分周器
１１２，１２２，１３２ 位相比較器
１１３，１２３，１３３ 電圧制御発振器
１１４ 分周器（１０分周）
１１５ 帯域通過フィルタ
１２０ 比較周波数発生部
１２６，１２９ スイッチ
１２７，１２８帯域通過フィルタ
１３０ 設定周波数発生部
１４０ 記憶部（テーブル）
１５０ 比較周波数設定部

Claims (4)

1. 複数の比較周波数を選択的に発生させる比較周波数発生部と、
   前記比較周波数の２分の１の整数倍にあたる整数境界スプリアスがＰＬＬ回路のループフィルタのループ帯域外に存在するように設定された前記複数の比較周波数と前記複数の比較周波数に対応する複数の周波数領域とが対応づけられて規定されたテーブルを格納する記憶部と、
   前記比較周波数発生部により発生された比較周波数を用いて所望の設定周波数を発生させる設定周波数発生部と、
   前記テーブルを参照して、前記比較周波数発生部が発生すべき比較周波数を設定する比較周波数設定部と、
   を備えたＰＬＬ回路。
2. 前記複数の周波数領域のそれぞれは、対応する比較周波数によるスプリアスを含まない周波数領域であり、
   前記比較周波数設定部は、
   前記テーブルに規定された複数の周波数領域のうち、前記設定周波数が属する周波数領域に対応した比較周波数を前記比較周波数発生部が発生すべき比較周波数として設定する、請求項１に記載のＰＬＬ回路。
3. 前記比較周波数発生部は、
   基準比較周波数信号とフィードバック信号とを位相比較して、前記基準比較周波数信号と前記フィードバック信号との間の位相差を示す信号を出力する位相比較器と、
   前記位相比較器の出力信号によって示される前記位相差を縮小させる周波数信号を出力する電圧制御発振器と、
   前記比較周波数設定部により設定された比較周波数に応じた分周比で前記電圧制御発振器の出力信号を小数分周して前記フィードバック信号として前記位相比較器に供給する小数分周器と、
   前記小数分周器の分周比に応じて前記電圧制御発振器が発生し得る複数の周波数信号に対応した複数の水晶フィルタと、
   前記比較周波数設定部により設定された比較周波数に応じて前記複数の水晶フィルタを択一的に選択するスイッチと、
   を備えた請求項１または２に記載のＰＬＬ回路。
4. 前記複数の周波数領域のそれぞれは、
   当該ＰＬＬ回路のループフィルタのループ帯域内に、対応する比較周波数のスプリアスが存在しないように設定された、請求項１から３の何れか１項に記載のＰＬＬ回路。

Images