JP5598561B2 - Δς変調器及び通信装置 - Google Patents

Description

本発明は、ΔΣ変調器及び通信装置に関するものである。

ΔΣ変調器は、ループフィルタと量子化器とを有して構成されている（非特許文献１参照）。ループフィルタは、２入力システムであり、一方の入力にはΔΣ変調器への入力信号が入力され、他方の入力には、量子化器の出力がフィードバックされる。
ループフィルタの出力は、量子化器に与えられる。量子化器は、ループフィルタの出力を量子化して出力信号（量子化信号）を生成し、出力する。

和保 孝雄、安田 明 監訳（原著者 Richard Schreier, Gabor C. Temes）ΔΣ型アナログ／デジタル変換器入門（Understanding Delta-Sigma Data Converters）、丸善株式会社、２００７

ΔΣ変調器は、デジタル回路だけで無線信号を出力させるための技術として有用である。
ここで、本発明者は、コンカレントデュアルバンドなどのように複数の帯域を同時に使用して通信が行われる場合に、ΔΣ変調方式を利用するという着想を得た。この場合、一つのΔΣ変調器から出力された単一の出力信号に、周波数の異なる複数の信号を含めることができるのが望ましい。
しかし、従来のΔΣ変調器は、一つの入力信号に対してΔΣ変調を行って、一つの出力信号を出力する一入力一出力システムにすぎず、複数の入力信号を扱うことはできない。

そこで、本発明は、周波数の異なる複数の信号が含まれた出力信号を出力することができるΔΣ変調器を提供することを目的とする。

（１）一の観点からみた本発明は、周波数の異なる複数の入力信号がそれぞれ入力される複数の入力ポートと、複数の前記入力ポートそれぞれに対応して設けられた複数のループフィルタと、複数の前記ループフィルタの出力を加算する加算器と、前記加算器の出力を量子化する量子化器と、を備え、複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号の周波数付近の雑音を阻止する特性を有するΔΣ変調器である。

上記本発明によれば、量子化器は、周波数の異なる複数の信号が含まれた出力信号を出力することができる。

（２）複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号と前記量子化器の出力のフィードバック信号との差を求める差分器と、前記差分器の出力が入力される内部フィルタと、を備えているのが好ましい。

（３）複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号を前記内部フィルタの出力に加算するフィードフォワード経路を更に備えているのが好ましいこの場合、ループフィルタを経由することなく入力信号を量子化器側に与えることができるため、ループフィルタの設計が容易になる。

（４）他の観点からみた本発明は、前記（１）〜（３）ののいずれか１項に記載の前記ΔΣ変調器と、前記ΔΣ変調器の前記量子化器から出力された出力信号が通過する１又は複数のバンドパスフィルタと、を備え、一又は複数の前記バンドパスフィルタは、前記ΔΣ変調器への複数の前記入力信号それぞれを通過させる通過帯域を有する通信装置である。

（５）一又は複数の前記バンドパスフィルタを通過した複数の前記入力信号が入力される周波数混合器を更に備え、前記ΔΣ変調器への複数の前記入力信号には、前記周波数混合器による周波数変換に用いられるローカル信号が含まれるのが好ましい。この場合、ΔΣ変調器の出力信号に含まれるローカル信号を用いて周波数変換を行うことができる。

本発明によれば、周波数の異なる複数の信号が含まれた出力信号を出力することができる。

デュアルバンドΔΣ変調器のブロック図である。 ＣＲＦＢ構造のΔΣ変調器のブロック図である。 図２の等価回路のブロック図である。 （ａ）はＮＴＦ_１の零点と極の位置を示し、（ｂ）はＮＴＦ_２の零点と極の位置を示す図である。 ＮＴＦの周波数応答を示す図である。 ＳＴＦ_１及びＳＴＦ_２の周波数応答を示す図である。 デュアルバンドΔΣ変調器の出力をシミュレーションしたパワースペクトラムである。 デュアルバンドΔΣ変調器の出力の８００ＭＨｚにおけるパワースペクトラムである。 デュアルバンドΔΣ変調器の出力の１．５ＧＨｚにおけるパワースペクトラムである。 デュアルバンドΔΣ変調器の出力の実測結果を示すパワースペクトラムである。 一般化したデュアルバンドΔΣ変調器のブロック図である。 マルチバンドΔΣ変調器のブロック図である。 マルチバンドΔΣ変調器の出力のパワースペクトラムである。 第１例に係る通信機のブロック図である。 第２例に係る通信機のブロック図である。 第３例に係る通信機のブロック図である。 第４例に係る通信機のブロック図である。 第５例に係る通信機のブロック図である。 第５例に係るΔΣ変調器の出力のパワースペクトラムである。 ランレングスの大きさを示すグラフである。

以下、本発明の好ましい実施形態について図面を参照しながら説明する。

［１．第１実施形態：デュアルバンドΔΣ変調器］
図１は、本実施形態に係るΔΣ変調器１を示している。このΔΣ変調器１には、周波数の異なる２つの入力信号Ｕ_１，Ｕ_２を入力可能である。ΔΣ変調器１は、２つの入力信号Ｕ_１，Ｕ_２がそれぞれ入力される２つの入力ポート（第１入力ポート１０ａ及び第２入力ポート１０ｂ）と、単一の出力ポート１０ｄと、を有している。
ΔΣ変調器１の出力ポート１０ｄは、２つの入力信号が含まれる単一の出力信号（量子化信号；ΔΣ変調信号）を出力する。

図１に示すΔΣ変調器１は、複数のループフィルタ（第１ループフィルタ１１及び第２ループフィルタ１２）と、加算器１５と、量子化器１６と、を備えている。
ループフィルタ１１，１２は、入力ポート１０ａ，１０ｂの数に対応した数（２つ）ほど設けられている。
複数のループフィルタ１１，１２は、それぞれ、対応する入力ポート１０ａ，１０ｂに接続された第１入力部１１ａ，１２ａと、フィードバック経路１８ａ，１８ｂを介して量子化器１６の出力側に接続された第２入力部１１ｂ，１２ｂと、を備えている。

第１入力部１１ａ，１２ａには、対応する入力ポート１０ａ，１０ｂに入力された入力信号Ｕ_１，Ｕ_２が入力される。第２入力部１１ｂ，１２ｂには、量子化器１の出力Ｖのフィードバック信号Ｖが入力される。

複数のループフィルタ１１，１２は、それぞれ、差分器１１０ａ，１２０ａを備えている。差分器１１０ａ，１２０ａには、それぞれ、第１入力部１１ａ，１２ａに接続された第１経路１１０ｄ，１２０ｄと、第２入力部１１ｂ，１２ｂに接続された第２経路１１０ｅ，１２０ｅと、が接続されている。差分器１１０ａ，１２０ａは、それぞれ、入力信号Ｕ_１，Ｕ_２と、量子化器１６からのフィードバック信号Ｖとの差分Ｕ_１−Ｖ，Ｕ_２−Ｖを求める。

差分器１１０ａ，１２０ａによって求められた差分Ｕ_１−Ｖ，Ｕ_２−Ｖは、各ループフィルタ１１，１２に設けられた内部フィルタ１１０ｂ，１２０ｂに入力される。なお、第１ループフィルタ１１の内部フィルタ１１０ｂの伝達関数をＬ_１（ｚ）と表現し、第２ループフィルタ１１の内部フィルタ１２０ｂの伝達関数をＬ_２（ｚ）と表現する。

各内部フィルタ１１０ｂ，１２０ｂの出力Ｌ_１（ｚ）（Ｕ_１（ｚ）−Ｖ（ｚ）），Ｌ_２（ｚ）（Ｕ_２（ｚ）−Ｖ（ｚ））は、各ループフィルタ１１，１２に設けられた加算器１１０ｃ，１２０ｃに与えられる。
各加算器１１０ｃ，１２０ｃには、第１入力部１１ａ，１２ａに入力される入力信号Ｕ_１，Ｕ_２を加算器１１０ｃ，１２０ｃに入力させるためのフィードフォワード経路１１０ｆ，１２０ｆが接続されている。したがって、各加算器１１０ｃ，１２０ｃは、入力信号Ｕ１，Ｕ２と、内部フィルタ１１０ｂ，１２０ｂの出力Ｌ_１（ｚ）（Ｕ_１（ｚ）−Ｖ（ｚ）），Ｌ_２（ｚ）（Ｕ_２（ｚ）−Ｖ（ｚ））と、を加算する。

各加算器１１０ｃ，１２０ｃの出力（各ループフィルタ１１，１２の出力）Ｙ_１，Ｙ_２は、加算器１５によって加算される。なお、本実施形態では、２入力加算器１５，１１０ｃ，１２０ｃを３つ用いているが、３つの２入力加算器１５，１１０ｃ，１２０ｃに代えて、１つの４入力加算器を用いてもよい。

加算器１５の出力Ｙは、量子化器１６に与えられる。本実施形態の量子化器１６は、２レベル量子化器であり、１ｂｉｔのパルス列を量子化信号（ΔΣ変調信号）Ｖとして出力する。この量子化信号ＶがΔΣ変調器１の出力信号となる。なお、出力信号Ｖは、フィードバック経路１８ａ，１８ｂを介して各ループフィルタ１１，１２に与えられる。

さて、図１に示すΔΣ変調器１（複数入力一出力システム）の理解を容易にするため、従来のΔΣ変調器（一入力一出力システム）を説明する。
従来のΔΣ変調器には、ローパスΔΣ変調器とバンドパス（Band-pass Delta-Sigma Modulator）とがある。ローパスΔΣ変調器は、量子化雑音阻止帯域の中心が周波数ゼロにあるものをいい、バンドパスΔΣ変調器は、ゼロ以外の所望の周波数帯域に量子化雑音阻止帯域の中心があるものをいう。バンドパスΔΣ変調器の雑音伝達関数ＮＴＦは、所望の周波数帯域における量子化雑音をバンドストップフィルタによって抑制する特性を持つ。

ローパスΔΣ変調器は、雑音伝達関数ＮＴＦ（ｚ）（Noise Transfer Function）の零点が単位円上の周波数ゼロ（ｚ＝１）付近にあり、バンドパス型ΔΣ変調器は、雑音伝達関数ＮＴＦの零点が単位円上の周波数ゼロ（ｚ＝１）以外の位置にある。
したがって、所望の帯域の入力信号に対して動作するバンドパスΔΣ変調器を得るには、ローパスΔΣ変調器の雑音伝達関数ＮＴＦにおける零点及び極を、所望の帯域に対応する単位円上の位置へ回転させればよい。

そこで、以下では、まず、ローパスΔΣ変調器について説明する。図２は、２次のＣＲＦＢ（cascade of resonators with distributed feedback）構造のローパスΔΣ変調器（Low-Pass Delta-Sigma Modulator）を示している（非特許文献１参照）。
ＣＲＦＢ構造のローパスΔΣ変調器は、低歪モード（low distortion mode）を持つ。この低歪モードでは、図２において、ａ１＝ｂ１，ａ２＝ｂ２，ｂ３＝１となり、ΔΣ変調器の信号伝達関数（Signal Transfer Function）ＳＴＦ（ｚ）＝１となる。したがって、図２に示すΔΣ変調器の出力Ｖ（ｚ）は、下記の式（１）のように簡単化される。なお、Ｕ（ｚ）はΔΣ変調器の入力であり、Ｅ（ｚ）はΔΣ変調器の量子化雑音である。

ここで、

図３は、図２に示すΔΣ変調器の等価回路を示している。したがって、図３のΔΣ変調器の出力Ｖ（ｚ）も前述の式（１）式（２）で表される。
図３に示すΔΣ変調器は、図２に示す回路よりも簡単化されている。図３に示すΔΣ変調器では、差分器１０１によって入力信号Ｕ（ｚ）と出力信号Ｖ（ｚ）との差分Ｕ（ｚ）−Ｖ（ｚ）が求められ、その差分Ｕ（ｚ）−Ｖ（ｚ）が、伝達関数Ｌ（ｚ）で示されるフィルタ１０２に与えられる。フィルタ１０２の出力Ｌ（ｚ）（Ｕ（ｚ）−Ｖ（ｚ））は、加算器１０３に与えられる。加算器１０３には、入力信号Ｕ（ｚ）が直接入力される。

図３におけるフィルタ１０２の伝達関数Ｌ（ｚ）は、下記の式（３）のようにΔΣ変調器の雑音伝達関数ＮＴＦ（ｚ）を用いて示される。雑音伝達関数ＮＴＦ（ｚ）は、ΔΣ変調器の入力信号の周波数帯域の量子化雑音を抑制する特性（バンドストップ特性又はハイパス特性）を有する。

図１に示す複数のループフィルタ１１，１２それぞれの構成は、図３において符号１００で示す点線で囲まれた範囲の構成（ループフィルタとしての構成）に対応している。
つまり、図１に示すΔΣ変調器１は、複数の従来のΔΣ変調器を、量子化器が共用されるように組み合わせたものである。なお、複数の従来のΔΣ変調器の組み合わせ方としては、雑音阻止帯域が異なる複数のバンドパスΔΣ変調器の組み合わせであってもよいし、バンドパスΔΣ変調器とローパスΔΣ変調器との組み合わせであってもよい。

図３のフィルタ１０２（伝達関数Ｌ（ｚ））に対応する第１ループフィルタ１１のフィルタ（内部フィルタ）１１０ｂは、第１雑音伝達関数ＮＴＦ_１（ｚ）を用いて示される伝達関数Ｌ_１（ｚ）を持つ。第１雑音伝達関数ＮＴＦ_１（ｚ）は、第１ループフィルタ１１に入力される第１入力信号Ｕ_１（ｚ）のキャリア周波数（第１周波数）ｆ１における量子化雑音を抑制する特性（バンドストップ特性）を有するものである。

同じく図３のフィルタ１０２（伝達関数Ｌ（ｚ））に対応する第２ループフィルタ１２のフィルタ（内部フィルタ）１２０ｂは、第２雑音伝達関数ＮＴＦ_２（ｚ）を用いて示される伝達関数Ｌ_２（ｚ）を持つ。第２雑音伝達関数ＮＴＦ_２（ｚ）は、第２ループフィルタ１２に入力される第２入力信号Ｕ_２（ｚ）のキャリア周波数（第１周波数）ｆ２における量子化雑音を抑制（バンドストップ特性）する特性を有するものである。

図１のΔΣ変調器１の出力信号Ｖ（ｚ）は、下記の式（４）のように表される。なお、式（４）において、ＳＴＦ_１（ｚ）は第１入力信号Ｕ_１（ｚ）についての第１信号伝達関数であり、ＳＴＦ_２（ｚ）は第２入力信号Ｕ_２（ｚ）についての第２信号伝達関数であり、ＮＴＦ（ｚ）はΔΣ変調器全体での雑音伝達関数である。

ここで、

以下では第１入力信号Ｕ_１（ｚ）の第１周波数ｆ１を８００ＭＨｚとし、第２入力信号Ｕ_２（ｚ）の第２周波数ｆ２を１．５ＧＨｚとした場合の実施例について説明する。なお、各ループフィルタ１１，１２は、それぞれ、６次（Ｍ＝６）のＣＲＦＢ構造とした。また、ΔΣ変調器１のサンプリング周波数ｆｓは、３．９ＧＨｚとした。

第１入力信号Ｕ_１（ｚ）の周波数ｆ１が８００ＭＨｚであるため、その第１入力信号Ｕ_１（ｚ）が入力される第１ループフィルタ１１の第１雑音伝達関数ＮＴＦ_１（ｚ）は、雑音阻止帯域の中心が、ほぼ８００ＭＨｚとなるように設定される。具体的には、図４（ａ）に示すように、零点（Ｚｅｒｏ）ｚ_ｘｉ及び極（Ｐｏｌｅ）ｐ_ｘｉが、単位円上の８００ＭＨｚ（ｆｓ／４＝約１ＧＨｚよりもやや手前）付近に存在するように設定した

また、第２入力信号Ｕ_２（ｚ）の周波数ｆ２が１．５ＧＨｚであるため、その第２入力信号Ｕ_２（ｚ）が入力される第２ループフィルタ１２の第２雑音伝達関数ＮＴＦ_２（ｚ）は、雑音阻止帯域の中心が、ほぼ１．５ＧＨｚとなるように設定される。具体的には、図４（ｂ）に示すように、零点（Ｚｅｒｏ）ｚ_ｘｉ及び極（Ｐｏｌｅ）ｐ_ｘｉが、単位円上の１．５ＧＨｚ付近（ｆｓ／４＝約１ＧＨｚとｆｓ／２＝約２ＧＨｚとの間）に存在するように設定した。
なお、ＮＴＦ_１（ｚ）、ＮＴＦ_２（ｚ）を決定するための全ての変数は、式（１０）に示すように、零点（Ｚｅｒｏ）ｚ_ｘｉ及び極（Ｐｏｌｅ）ｐ_ｘｉによって決定される（零点及び極の最適化については非特許文献１参照）。

以上のように第１雑音伝達関数ＮＴＦ_１（ｚ）及び第２雑音伝達関数ＮＴＦ_２（ｚ）が設定されると、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）は図５に示すようになる。
図５から明らかなように、雑音伝達関数ＮＴＦ（ｚ）は、８００ＭＨｚ及び１．５ＧＨｚという２つの周波数（デュアルバンド）に対応して、８００ＭＨｚ付近及び１．５ＧＨｚ付近の２ヶ所に阻止帯域（ノッチ）を有する。
したがって、量子化雑音はこれら２つの阻止帯域外に移行し、これら２つの阻止帯域内では量子化雑音が抑制される（ノイズシェイピング）。

図６は、以上のように第１雑音伝達関数ＮＴＦ_１（ｚ）及び第２雑音伝達関数ＮＴＦ_２（ｚ）が設定された場合の第１信号伝達関数ＳＴＦ_１（ｚ）及び第２信号伝達関数ＳＴＦ_２（ｚ）を示している。
図６から明らかなように、第１入力信号Ｕ_１（ｚ）＝８００ＭＨｚについての第１信号伝達関数ＳＴＦ_１（ｚ）は、８００ＭＨｚ付近の帯域（通過帯域）では、信号をほとんど減衰させない一方、第２入力信号Ｕ_２（ｚ）の周波数である１．５ＧＨｚ付近に阻止帯域（ノッチ）を持つ。
また、第２入力信号Ｕ_２（ｚ）＝１．５ＧＨｚについての第２信号伝達関数ＳＴＦ_２（ｚ）は、１．５ＧＨｚ付近の帯域（通過帯域）では、信号をほとんど減衰させない一方、第１入力信号Ｕ_１（ｚ）の周波数である８００ＭＨｚ付近に阻止帯域（ノッチ）を持つ。

図７は、図１のΔΣ変調器１の出力Ｖ（ｚ）のパワースペクトラム（simulated power spectrum）を示している。図７に示すように、８００ＭＨｚの信号と１．５ＧＨｚの信号が出力されており、８００ＭＨｚ付近及び１．５ＧＨｚ付近に阻止帯域が形成されている。これらの阻止帯域内では、量子化雑音が十分に抑制されている。

したがって、図１のΔΣ変調器１では、周波数の異なる複数の入力信号Ｕ_１（ｚ），Ｕ_２（ｚ）が同時に入力されても、各入力信号Ｕ_１（ｚ），Ｕ_２（ｚ）が互いに干渉することなく、複数の入力信号Ｕ_１（ｚ），Ｕ_２（ｚ）を、同時に単一の出力信号Ｖ（ｚ）に含めて出力することができる。

図８〜１０は、５ＭＨｚの帯域幅を持つ８００ＭＨｚ及び１．５ＧＨｚのＬＴＥ（Long Term Evolution）信号を、ΔΣ変調器１への２つの入力信号Ｕ_１，Ｕ_２とした場合の実測結果を示している。
図８は、ΔΣ変調器１の出力Ｖである１ビットデジタルデータストリーム（３．９Ｇｂｐｓ）における８００ＭＨｚ付近のパワースペクトラムであり、ＡＣＬＲが約５０ｄＢｍであることがわかる。
図９は、ΔΣ変調器１の出力Ｖである１ビットデジタルデータストリーム（３．９Ｇｂｐｓ）における１．５ＧＨｚ付近のパワースペクトラムであり、ＡＣＬＲが約４８ｄＢｍであることがわかる。
また、図１０は、ΔΣ変調器１の出力Ｖのパワースペクトラムの全体象を示している。

図７〜図１０から明らかなように、図１のΔΣ変調器１の出力Ｖのスペクトラムは、ＲＦ信号のスペクトラムとして良好なものである。
したがって、図１のΔΣ変調器１は、複数のＲＦ信号を１ビットデジタルデータストリームとして出力するのに適している。

［２．第２実施形態：一般化したΔΣ変調器の構造］
ΔΣ変調器１の各ループフィルタ１１，１２の構造は、一例であり、図１に示す構造に限定されるものではなく、従来の一入力一出力のΔΣ変調器におけるループフィルタが採り得る様々な構造を、ΔΣ変調器１の各ループ付いる多１１，１２の構造として採用することができる。
図１１に、ループフィルタ１１，１２を一般化したΔΣ変調器１を示す。

図１１の第１ループフィルタの特性は、図１のＬ１（ｚ）に代えて、ＬＡ_１（ｚ），ＬＢ_１（ｚ）を用いて表される。図１１の第２ループフィルタの特性は、図１のＬ_２（ｚ）に代えて、ＬＡ_２（ｚ），ＬＢ_２（ｚ）を用いて表される。これらの伝達関数ＬＡ_１（ｚ），ＬＢ_１（ｚ），ＬＡ_２（ｚ），ＬＢ_２（ｚ）については後述する。
その他の点は、図１と同様である。

［３．第３実施形態：マルチバンド対応ΔΣ変調器］
図１２は、周波数の異なる３つの入力信号Ｕ_１，Ｕ_２，Ｕ_３を入力可能なマルチバンド対応ΔΣ変調器１を示している。
図１２のΔΣ変調器１は、図１のΔΣ変調器１と同様の第１ループフィルタ１１及び第２ループフィルタ１２のほか、第３入力信号Ｕ_３に対応する第３ループフィルタ１３を備えている。第３ループフィルタは、第３入力信号Ｕ_３が入力される第３入力ポート１０ｃに対応して設けられており、基本的に、第１ループフィルタ１１及び第２ループフィルタ１２と同様の構成を有している。
つまり、第３ループフィルタ１３は、第３入力ポート１０ｃに接続された第１入力部１３ａと、第３フィードバック経路１８ｃを介して量子化器１６の出力側に接続された第２入力部１３ｂと、を備えている。
また、第３ループフィルタ１３は、差分器１３０ａ、内部フィルタ１３０ｂ、加算器１０３ｃ、フィードフォワード経路１３０ｆなどを有している。

図１２の加算器１５は、３つのループフィルタ１１，１２，１３の出力Ｙ_１，Ｙ_２，Ｙ_３を加算して量子化器１６に与える。
量子化器１６の出力Ｖは、３つのループフィルタ１１，１３，１３それぞれの第２入力部１１ｂ，１２ｂ，１３ｂにフィードバックされる。

図１２のΔΣ変調器１の出力Ｖは、下記の式（１１）のように表される（式（１１）においてＮ＝３の場合）。式（１１）において、ＳＴＦ_ｉ（ｚ）は第ｉ入力信号Ｕ_ｉ（ｚ）についての第ｉ信号伝達関数である。なお、ΔΣ変調器１に入力可能な入力信号の数Ｎは、２又は３に限定されず、４以上であってもよい。

ここで、

図１３は、５ＭＨｚの帯域幅を持つ８００ＭＨｚ、１．５ＧＨｚ、及び５００ＭＨｚのＬＴＥ（Long Term Evolution）信号を、ΔΣ変調器１への３つの入力信号Ｕ_１，Ｕ_２，Ｕ_３とした場合のΔΣ変調器１の出力Ｖ（ｚ）のパワースペクトラム（simulated power spectrum）を示している。
なお、第１ループフィルタ１１の第１雑音伝達関数ＮＴＦ_１（ｚ）は、第１入力信号Ｕ_１の周波数（８００ＭＨｚ）に対応させて、雑音阻止帯域の中心が、ほぼ８００ＭＨｚとなるように設定した。
また、第２ループフィルタ１２の第２雑音伝達関数ＮＴＦ_２（ｚ）は、第２入力信号Ｕ_２の周波数（１．５ＧＨｚ）に対応させて、雑音阻止帯域の中心が、ほぼ１．５ＧＨｚとなるように設定した。
また、第３ループフィルタ１３の第３雑音伝達関数ＮＴＦ_３（ｚ）は、第３入力信号Ｕ_３の周波数（５００ＭＨｚ）に対応させて、雑音阻止帯域の中心が、ほぼ５００ＭＨｚとなるように設定した。

図１３に示すように、５００ＭＨｚの信号と、８００ＭＨｚの信号と、１．５ＧＨｚの信号が出力されており、５００ＭＨｚ付近、８００ＭＨｚ付近及び１．５ＧＨｚ付近に阻止帯域が形成されている。これらの阻止帯域内では、量子化雑音が十分に抑制されている。
このように入力信号の数を３にした場合にも良好な結果が得られている。

［４．一般化したΔΣ変調器の出力］
以上のように、前述のΔΣ変調器１における複数のループフィルタの数は、特に限定されない。
したがって、図１１に示す一般化したΔΣ変調器１が、任意の数のループフィルタを持つようにした場合、そのようなΔΣ変調器１の出力は、各ループフィルタの伝達関数ＬＡ_ｉ，ＬＢ_ｉを用いて、次のように表される。なお、ＬＡ_ｉ，ＬＢ_ｉは、第ｉループフィルタ１１，１２の伝達関数であり、Ｎは入力信号（ループフィルタ）の数である。

上記式より、第ｉループフィルタ１１，１２の伝達関数ＬＡ_ｉ，ＬＢ_ｉは、対応する第ｉ入力信号それぞれについて所望される信号伝達関数ＳＴＦｉ雑音伝達関数ＮＴＦｉが決まれば、計算にて求めることができる。この計算は、従来の一入力一出力のΔΣ変調器におけるループフィルタにおける計算と同等のものとなるため、容易に計算することができる。

なお、図１のように、各ループフィルタ１１，１２が、内部フィルタ１１０ｂ，１２０ｂに入力信号Ｕ（ｚ）とフィードバック信号Ｖ（ｚ）との差分Ｕ（ｚ）−Ｖ（ｚ）だけが入力されるものであり、かつ、フィードフォワード経路１１０ｆ，１２０ｆを有するものである場合、伝達関数ＬＡ_ｉ，ＬＢ_ｉについては、
ＬＡ_ｉ（ｚ）＝Ｌ_ｉ（ｚ）＋１
ＬＢ_ｉ（ｚ）＝−Ｌ_ｉ（ｚ）
が成り立つ。

また、図１の各ループフィルタ１１，１２が、フィードフォワード経路１１０ｆ，１２０ｆを有していない場合、
ＬＡ_ｉ（ｚ）＝Ｌ_ｉ（ｚ）
ＬＢ_ｉ（ｚ）＝−Ｌ_ｉ（ｚ）
が成り立つ。

このように、入力信号Ｕ（ｚ）とフィードバック信号Ｖ（ｚ）との差分Ｕ（ｚ）−Ｖ（ｚ）だけが入力される内部フィルタ１１０ｂ，１２０ｂを持つ場合、各ループフィルタ１１，１２について一つの伝達関数Ｌ_ｉ（ｚ）を決定するだけでよいため、設計が容易となる。

また、図１のようにフィードフォワード経路１１０ｆ、１２０ｆを有していると、出力すべき入力信号Ｕ_ｉ（ｚ）を、内部フィルタ１１０ｂ，１２０ｂを経由することなく、直接、量子化器側に与えることができるため、設計が容易となる。

［５．通信装置］
［５．１ 通信装置の第１例］
図１４は、前述の実施形態に係るΔΣ変調器１を用いた通信機（無線通信機）２００の第１例を示している。
この通信機２００は、複数の直交変調部（一次変調器）２１，２２と、ΔΣ変調器（二次変調器）１と、バンドバスフィルタ２５と、を備えている。
複数の直交変調部２１，２２は、それぞれ、ベースバンド信号Ｉ_１，Ｑ_１，Ｉ_２，Ｑ_２に対して、一次変調として直交変調を行う。複数の直交変調部２１，２２は、ローカル発信器２１ａ，２２ａの周波数ｗ_１，ｗ_２がそれぞれ異なっているため、それぞれ異なる周波数の無線信号（ＲＦ信号）Ｕ_１，Ｕ_２を出力する。
複数の無線信号Ｕ_１，Ｕ_２は、ΔΣ変調器１への入力信号となる。

ΔΣ変調器１は、複数の無線信号Ｕ_１，Ｕ_２に対して、二次変調としてΔΣ変調を行い、複数の無線信号Ｕ_１，Ｕ_２を含むパルス信号を出力する。ΔΣ変調器１の出力信号は、伝送路２４を介して、バンドパスフィルタ２５に与えられる。このバンドパスフィルタ２５は、複数の無線信号Ｕ_１，Ｕ_２を共に通過させる通過帯域を持つ。バンドパスフィルタ２５によって、複数の無線信号Ｕ_１，Ｕ_２の帯域外の雑音が除去される。
複数の無線信号Ｕ_１，Ｕ_２の周波数が互いに近接している場合には、ΔΣ変調器１から複数の無線信号Ｕ_１，Ｕ_２が出力される場合であっても、バンドパスフィルタ２５は、図１４に示すように一つでもよい。

バンドパスフィルタ２５から出力された複数の無線信号Ｕ_１，Ｕ_２は、パワーアンプ３１によって増幅され、アンテナ３２から出力される。
この通信装置２００では、周波数の異なる複数の無線信号を同時に出力するデュアルバンドモード（マルチバンドモード）で動作することができる。
また、ΔΣ変調器１の出力はデジタル信号であるため、無線信号をデジタル信号として、光ファイバーなどの高速伝送路２４で遠方まで伝送することが可能である。
また、一つのデジタルデータストリーム中に複数の無線信号を含めることができるため、複数の無線信号を一本の伝送路２４で送信することができる。

［５．２ 通信装置の第２例］
図１５は、前述の実施形態に係るΔΣ変調器１を用いた通信機（無線通信機）２００の第２例を示している。
第２例に係る通信機２００では、バンドパスフィルタ２５，２６が、無線信号_１，Ｕ_２の数に対応して複数（２つ）設けられている。ΔΣ変調器１の出力は、伝送路２４を介して、複数のバンドパスフィルタ２５，２６それぞれに与えられる。

複数の無線信号Ｕ_１，Ｕ_２の周波数が離れている場合には、それぞれの無線信号Ｕ_１，Ｕ_２の周波数に対応した通過帯域を持つ複数のバンドパスフィルタ２５，２６を用いることで、無線信号Ｕ_１，Ｕ_２の帯域外の雑音を適切に除去することができる。
その他の点は、図１４と同様である。また、図１５においては、バンドパスフィルタ２５，２６以降の回路は省略した。

［５．３ 通信装置の第３例］
図１６は、前述の実施形態に係るΔΣ変調器１を用いた通信機（無線通信機）２００の第３例を示している。
第３例に係る通信機２００は、第２例に係る通信機２００の一方のバンドパスフィルタ２６の出力側に周波数混合器（周波数変換器）２８を設けたものである。第３例において、その他の点は第２例と同様である。

第３例では、第１直交変調部２１から出力される信号（周波数ｗ１）は、無線周波数信号（ＲＦ信号）であり、第２直交変調部２２から出力される信号（周波数ｗ２）は、比較的周波数の低い中間周波数信号（ＩＦ信号）である。

第３例では、バンドパスフィルタ２６から出力されたＩＦ信号に対して周波数混合器２８による周波数変換が行われ、ｗ２＋ｗ３（ｗ３はローカル発振器２９の周波数）のＲＦ信号に変換される。

ΔΣ変調器１への入力信号の周波数を低く抑えておいて、ΔΣ変調器１の出力側で周波数変換を行うことで、ΔΣ変調器１の動作周波数（サンプリング周波数）を低く抑えることができる。
なお、図１６では、複数の入力信号の一方だけがＩＦ信号であるが、両方ともＩＦ信号であってもよい。

［５．４ 通信装置の第４例］
図１７は、前述の実施形態に係るΔΣ変調器１を用いた通信機（無線通信機）２００の第４例を示している。
第４例では、ΔΣ変調器１の一方の入力ポートには、直交変調部２１の出力信号（ＩＦ信号；周波数ｗ１）が入力されるのに対し、他方の入力ポートには、周波数変換のためのローカル信号（ローカル発振信号；周波数ｗ２）が入力される。

第４例のΔΣ変調器１は、周波数ｗ１のＩＦ信号と周波数ｗ２のローカル信号とを含むデジタル信号を出力する。
これらの信号は、バンドパスフィルタ２５，２６によって雑音が除去された後に、周波数混合器（周波数変換器）２８に入力される。周波数混合器２８によって、周波数ｗ１のＩＦ信号は、周波数ｗ１＋ｗ２のＲＦ信号に変換される。

第４例の通信機２００のように、ΔΣ変調器１にＲＦ信号ではなくＩＦ信号が入力されるようにすることで、ΔΣ変調器１の動作周波数（サンプリング周波数）を低く抑えることができる。
しかも、デジタル信号であるΔΣ変調器１の出力に、周波数変換のためのローカル信号も含まれるため、ＢＰＦ２５，２６以降のアナログ回路は、ローカル発振器を具備する必要がなく、構成を簡素化することができる。

［５．５ 通信装置の第５例］
図１８は、前述の実施形態に係るΔΣ変調器１を用いた通信機（無線通信機）２００の第５例を示している。
第５例では、ΔΣ変調器１の一方の入力ポートには、直交変調部２１の出力信号（周波数ｗ１）が入力されるのに対し、他方の入力ポートには、何も入力されない。
ΔΣ変調器１の２つのループフィルタ１１，１２のうち、直交変調部２１の出力信号が入力される入力ポートに対応するループフィルタは、その雑音阻止帯域の中心が、その出力信号の周波数ｗ１となるように設定される。
一方、無入力となる入力ポートに対応するループフィルタは、雑音阻止帯域の中心が周波数ゼロ付近に設定される（ハイパスフィルタ）。

図１９は、図１８において、直交変調部２１の出力信号の周波数ｗ１が１．５Ｇである場合におけるΔΣ変調器１の出力のパワースペクトラムを示している。
図１９から明らかなように、ΔΣ変調器１の出力には１．５ＧＨｚの信号が含まれているが、周波数ゼロには信号が存在しない。ただし、１．５ＧＨｚ付近及び０Ｈｚ付近の双方で雑音が抑制されている。

このように、第５例によれば、ΔΣ変調器１は、特定の周波数の信号を含み、かつ、直流成分（周波数ゼロの信号）が少ない出力信号を出力することができる。
ΔΣ変調器１の出力信号において直流成分を低減すると、ランレングスを小さくすることができる。
つまり、図２０に示すように、パルス信号において０（図２０（ａ）参照）又は１（図２０（ｂ）参照）が連続する回数が２〜４程度に抑えられており、ランレングスが小さくなっていることがわかる。
ランレングスを小さくするとパルス信号の歪を抑制できる。したがって、第５例では、ΔΣ変調器１の出力信号（パルス信号）の歪を抑制することができる。

なお、第５例では、周波数ゼロ付近に信号も雑音も少ない信号を得たが、無入力となるループフィルタの雑音阻止帯域の中心を所望の周波数に設定することで、所望の周波数付近に信号も雑音も少ない信号を得ることができる。

［６．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。

１ ΔΣ変調器
１０ａ，１０ｂ，１０ｃ 入力ポート
１０ｄ 出力ポート
１１ 第１ループフィルタ
１１０ａ 差分器（加算器）
１１０ｂ 内部フィルタ（フィルタ）
１１０ｃ 加算器
１１０ｆ フィードフォワード経路
１２ 第２ループフィルタ
１２０ａ 差分器（加算器）
１２０ｂ 内部フィルタ（フィルタ）
１２０ｃ 加算器
１２０ｆ フィードフォワード経路
１３ 第３ループフィルタ
１３０ｂ 内部フィルタ（フィルタ）
１３０ｃ 加算器
１３０ｆ フィードフォワード経路
１５ 加算器
１６ 量子化器
１８ａ，１８ｂ，１８ｃ フィードバック経路

Claims (5)

1. 周波数の異なる複数の入力信号がそれぞれ入力される複数の入力ポートと、
   複数の前記入力ポートそれぞれに対応して設けられた複数のループフィルタと、
   複数の前記ループフィルタの出力を加算する加算器と、
   前記加算器の出力を量子化する量子化器と、
   を備え、
   複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、
   複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号の周波数付近の雑音を阻止する特性を有する
   ΔΣ変調器。
2. 複数の前記ループフィルタは、それぞれ、
   対応する前記入力ポートに入力される入力信号と前記量子化器の出力のフィードバック信号との差を求める差分器と、
   前記差分器の出力が入力される内部フィルタと、
   を備えている
   請求項１記載のΔΣ変調器。
3. 複数の前記ループフィルタは、それぞれ、対応する前記入力ポートに入力される入力信号を前記内部フィルタの出力に加算するフィードフォワード経路を更に備えている
   請求項２記載のΔΣ変調器。
4. 請求項１〜３のいずれか１項に記載の前記ΔΣ変調器と、
   前記ΔΣ変調器の前記量子化器から出力された出力信号が通過する一又は複数のバンドパスフィルタと、
   を備え、
   一又は複数の前記バンドパスフィルタは、前記ΔΣ変調器への複数の前記入力信号それぞれを通過させる通過帯域を有する
   通信装置。
5. 複数の前記バンドパスフィルタを通過した複数の前記入力信号が入力される周波数混合器を更に備え、
   前記ΔΣ変調器への複数の前記入力信号には、前記周波数混合器による周波数変換に用いられるローカル信号が含まれる
   請求項４記載の通信装置。