TWI477086B - 雙模態δ－△類比至數位轉換器與其電路 - Google Patents

雙模態δ－△類比至數位轉換器與其電路 Download PDF

Info

Publication number
TWI477086B
TWI477086B TW100136372A TW100136372A TWI477086B TW I477086 B TWI477086 B TW I477086B TW 100136372 A TW100136372 A TW 100136372A TW 100136372 A TW100136372 A TW 100136372A TW I477086 B TWI477086 B TW I477086B
Authority
TW
Taiwan
Prior art keywords
coupled
switching element
analog
output
digital converter
Prior art date
Application number
TW100136372A
Other languages
English (en)
Other versions
TW201316698A (zh
Inventor
Yi Lung Chen
Original Assignee
Issc Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Issc Technologies Corp filed Critical Issc Technologies Corp
Priority to TW100136372A priority Critical patent/TWI477086B/zh
Priority to CN201110332571.1A priority patent/CN103036571B/zh
Publication of TW201316698A publication Critical patent/TW201316698A/zh
Application granted granted Critical
Publication of TWI477086B publication Critical patent/TWI477086B/zh

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

雙模態δ-△類比至數位轉換器與其電路
本發明係有關於一種雙模態δ-△類比至數位轉換器(ADC)，更特別係有關於一種用以操作在接收屬於低中頻及/或近零中頻的雙模態δ-△類比至數位轉換器。
自1960年起，δ-△類比至數位轉換器已廣泛應用於電子工業上。該δ-△技術具有吸引力是因為它藉由精確時間之控制而不需精確匹配晶片上元件，從而實現了高解析度。因此，δ-△技術是許多積體電路應用的技術其中之一的選擇。
一種基本的δ-△類比至數位轉換器接收一類比輸入訊號且減去一個回饋訊號以提供一錯誤訊號。該錯誤訊號的處理是透過一低通濾波器然後經由量化以形成一數位輸出訊號。此一數位輸出訊號回饋至數位至類比轉換器(analog to digital converter，DAC)轉換該回饋數位訊輸出至類比訊號後，與前端接收類比訊號相減。除了該回饋數位至類比轉換器，該基本δ-△類比至數位轉換器可以傳統之類比元件實現，例如操作放大器、比較器及切換式電容濾波器等。由於積體電路時脈速度允許採用較高取樣率，因此一般δ-△類比至數位轉換器通常可提供高解析度。基本的δ-△類比至數位轉換器藉由回饋技術把量化雜訊移往高頻段，因此能具有極高的訊號雜訊 比(SNR)，而該頻帶外的量化雜訊亦可藉由傳統之濾波技術來充分消除。
參照美國專利US 5,461,381號，頒給Seaberg，其標題為“具有回饋補償δ-△類比至數位轉換器(ADC)及其製作方法”。其揭示一δ-△類比至數位轉換器包含一第一及第二積分器，一量化器連接至該第二積分器之一輸出，及一回饋電路連接至該量化器之輸出。為了避免經由實際電路元件之延遲影響，該回饋電路保持該回饋訊號至該第一積分器在一高阻抗態直到該量化器解析該第二積分器的輸出。因此，該第一積分器避免了暫時加總一可能不正確的回饋訊號。除此之外，該回饋電路也避免該第一積分器積分一輸入訊號及該回饋訊號，直到該回饋訊號被驅使修正至正確態以回應該量化器的輸出。為了完成這些結果，該回饋電路是包含一補償電路用以連續判斷該量化器何時有解。
參照美國專利US 6,225,928號，頒給Green，其標題為“複數帶通調變器及方法使用於δ-△類比至數位轉換器(ADC)”。其揭示藉由提供一具有對元件匹配性不敏感之一交叉耦合離散時間複數迴路濾波結構及藉由提供一簡單架構以修正調變器不匹配的影響，一離散時間交叉耦合至複數旁通調變器以實現帶通δ-△轉換。該複數個帶通調變器包含一複數個非線性諧振器連 結在一起並作為一線性複數操作器。每一諧振器將作為一線性複數操作器，當一虛數的輸入訊號在一半樣本區間被延遲及一虛數的輸出訊號在一半樣本區間被增強。此外，調配器不匹配導致降階的影響是藉由數位調整實數及虛數路徑的相關增益及調整實數及虛數輸入訊號的相關增益而消除，而該實數及虛數路徑係接在該類比至數位轉換器的輸出之後。
參照美國專利US 6,954,628號，頒給Minnis等人，其標題為“無線電接收器”。其揭示一無線電接收器係架構於操作在低中頻(low-IF，low intermediate frequency)及近零中頻(NZIF，near zero intermediate frequency)模態，其具有在模態間類比及數位迴路的最大再利用性。該接收器包含一正交降轉器以於一中頻產生入相位(I)及正交(Q)訊號及一複數濾波器以消除鏡像頻率。在該低中頻模態，該濾波器之輸出(Q)的一端是未使用的，然而其他的(I)是藉由一非複數類比至數位轉換器被數位化，然後該數位訊號再經過數位濾波器處理，於是產生正交中頻訊號。在該近零中頻模態，利用兩個非複數數位至類比轉換器平行進行數位化。藉由進行頻道過濾及非複數類比至數位轉換，藉此可避免重覆的迴路及提供顯著的節能。
參照美國專利US 7,176,817號，頒給Jensen，其標 題為“具有抖動的連續時間δ-△類比至數位轉換器”。其揭示一數位訊號處理及類比迴路的混合應用以減少殘餘雜訊存在於連續時間δ-△類比至數位轉換器。藉由特別添加一少量隨機的雜訊，去除來自輸入訊號相關的量化雜訊而不會顯著降低訊號雜訊比(signal-to-noise ratio，SNR)特性。在每一個實施例中，數位迴路利用來產生所需的隨機性，去相關性及抖動的特殊頻譜和簡單的類比迴路區塊以用來適度規畫及內插該抖動訊號至連續時間δ-△類比至數位轉換器迴路。在該發明之一實施例中，隨機雜訊是被加入至該量化器輸入，在該發明之另一實施例，一隨機加入小數量電流用以去除相關來自輸入訊號之該量化雜訊而維持原有的訊號雜訊比。
現今，藍芽標準擴大了從高速至低耗電的應用領域。同時發展出不同的射頻接收器的架構以達到該射頻鏈路要求。然而設計工程師應提供不同設計以滿足設計規格之多樣性，這將非常耗時並失去贏得市場先機的時間點。例如，設計工程師應需要設計兩個不同的類比至數位轉換器硬體來個別支援低中頻及近零中頻接收器。
所以，有必要提供一種雙模態δ-△類比至數位轉換器，只要一種硬體執行，即可實現低中頻及近零中頻接收器。
本發明之主要目的即在於提供一種雙模態δ-△類比至數位轉換器(ADC)，只要一種硬體執行，即可實現於低中頻及近零中頻接收器。藉由切換“模態”元件於開或關，操作者將可輕易改變本發明所揭示之類比至數位轉換器之狀態，可以決定接收低中頻(low-IF)或近零中頻(near zero IF)訊號。
為達上述目的，本發明提供一種雙模態δ-△類比至數位轉換器，其包含一第一切換電容式積分器，係用於將一輸入訊號及一第一回饋訊號進行積分運算；一第二切換電容式積分器，耦合至該第一切換式容積分器，係用於將該第一切換電容式積分器之輸出訊號與一第二回饋訊號進行積分運算；一量化器，具有一輸入端以耦合至該第二切換式電容積分器及一輸出端，係用於提供該類比至數位轉換器之一輸出訊號，至少有第一及第二種邏輯態，對應於第二切換式電容積分器之一輸出；一回饋電路，耦合至該第一切換式電容積分器以及該第二切換式電容積分器，係用於提供該第一回饋信號至該第一切換式電容積分器以及該第二回饋信號至該第二切換式電容積分器；以及一模態元件，耦合至該第一切換式電容積分器之一輸入端以及該第二切換式電容積分器之一輸出端，係用於提供一模態訊號以控制該第一切換式電容積分器之一動作及該第二切換式電容積分器 之一動作。依據上述發明特徵，該模態元件包含一第一切換式元件具有一第一端耦合至該雙模態δ-△類比至數位轉換器之第一輸入端以及一第二端耦合至該雙模態δ-△類比至數位轉換器之第二輸入端；一第二切換式元件具有一第一端耦合至該第一切換式電容積分器之輸入端以及一第二端；以及一第三切換式元件具有一第一端耦合至該模態元件之該第二切換式元件之該第二端以及一第二端耦合至該第二切換式電容積分器之該輸出端；其中該模態元件控制該第一切換式元件，該第二切換式元件以及該第三切換式元件以決定是開或關的狀態。
此外，本發明更提出一種使用所揭示之雙模態δ-△類比至數位轉換器之接收機電路。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數個較佳實施例，並配合所附圖式，作詳細說明如下。
雖然本發明可表現為不同形式之實施例，但附圖所示者及於下文中說明者係可為本發明之較佳實施例，並請了解本文所揭示者係考量為本發明之一範例，且並非意圖用以將本發明限制於圖示及/或所描述之特定實施例中。
為了解本發明之精神，請參考第1圖，其顯示一種依據先前技術的δ-△類比至數位轉換器(ADC)，該δ-△類比至數位轉換器其包含一第一切換電容式積分器50，係用於將一輸入訊號及一第一回饋訊號進行積分運算；一第二切換電容式積分器60，耦合至該第一切換電容式積分器50，係用於將該第一切換電容式積分器之輸出訊號與一第二回饋訊號進行積分運算；一量化器70，具有一輸入端以耦合至該第二切換式電容積分器60及一輸出端，係用於提供該數位轉換器之輸出訊號(DOUT)，至少有第一及第二邏輯態，對應於至第二切換式電容積分器60之一輸出；一回饋電路170，耦合至該第一切換式電容積分器以及該第二切換式電容積分器，係用於提供該第一回饋信號至該第一切換式電容積分器50以及該第二回饋信號至該第二切換式電容積分器60； 該些積分器50,60及該回饋電路170形成一雜訊轉移函數以過濾出其來自該量化器70之頻帶內量化的雜訊。藉由一般切換電容操作迴路方法，該切換式元件呈現不重疊時脈控制開關連同電容器以形成積分器，該δ-△類比至數位轉換器的訊號轉移函數是一低通型式而雜訊轉移函數是一高通型式。此一型式之類比至數位轉換器優勢為超取樣率及高通雜訊形狀函數，可得到極高 的訊號雜訊比以符合一般通訊應用。然而，設計工程師應需要兩種不同類比至數位轉換器硬體來個別支援低中頻(low IF)及近零中頻(NZIF)接收器。這是費時且易失去嬴得市場的先機。
現請參考第2圖，依據本發明其揭示一雙模態δ-△類比至數位轉換器，該雙模態δ-△類比至數位轉換器100包含一第一切換電容式積分器50；一第二切換電容式積分器60；一量化器70；一回饋電路170；一模態元件190。
該第一切換電容式積分器50，係用於將一輸入訊號及一第一回饋訊號進行積分運算；該第二切換電容式積分器60，耦合至該第一切換式電容積分器50，係用於將該第一切換電容式積分器50之輸出訊號與一第二回饋訊號進行積分運算；該量化器70，具有一輸入端以耦合至該第二切換式電容積分器60及一輸出端，係用於提供該數位轉換器之輸出訊號(DOUT)，至少有第一及第二種邏輯態，對應於第二切換式電容積分器之一輸出；該回饋電路170，耦合至該第一切換式電容積分器50以及該第二切換式電容積分器60，係用於提供該第一回饋信號至該第一切換式電容積分器50以及該第二回饋信號至該第二切換式電容積分器60；以及該模態元件190，耦合至該第一切換式電容積分器50之一輸入端 以及該第二切換式電容積分器60之一輸出端，係用於提供一模態訊號以控制該第一切換式電容積分器50之一動作及該第二切換式電容積分器60之一動作。
該回饋電路170包含一第一數位至類比轉換器(DAC)171，一第二數位至類比轉換器(DAC)172，八個切換式元件116~119，156~159及兩個電容器112,152。該第一數位至類比轉換器171具有一第一端耦合至該量化器70之該輸出端及一第二端耦合至該第一切換式電容積分器50之輸入端，透過該切換式元件116~119及該電容器112，係用於提供該第一回饋訊號至該第一切換式電容積分器50。
該第二數位至類比轉換器172具有一第一端耦合至該量化器70之該輸出端及一第二端耦合至該第二切換式電容積分器60之輸入端，透過該切換式元件156~159及該電容器152，係用於提供該第二回饋訊號至該第二切換式電容積分器60。
該切換式元件116具有一第一端耦合至該第一數位至類比轉換器171之輸出端及一第二端。該切換式元件117具有一第一端耦合至該切換式元件116之該第二端及一第二端耦合至接地。該電容器112具有一第一端耦合至該切換式元件117之該第一端及一第二端。該切換式元件118具有一第一端耦合至該電容器112之該第二 端及一第二端耦合至接地。該切換式元件119具有一第一端耦合至該電容器112之該第二端及一第二端耦合至該第一切換電容式積分器50之該全差動操作放大器110之該輸入端。該切換式元件156具有一第一端耦合至該第二數位至類比轉換器172之該輸出端及一第二端。該切換式元件157具有一第一端耦合至該切換式元件156之該第二端及一第二端耦合至接地。該電容器152具有一第一端耦合至該切換式元件157之該第一端及一第二端。該切換式元件158具有一第一端耦合至該電容器152之該第二端及一第二端耦合至接地。該切換式元件159具有一第一端耦合至該電容器152之該第二端及一第二端耦合至該第二切換電容式積分器60之該全差動操作放大器150之該輸入端。
該模態元件190包含三個切換式元件132~134，一電容器115，四個切換式元件128~131及兩個反相器191~192。該切換式元件132具有一第一端耦合至該第一切換式電容積分器50之輸入端，亦即是該雙模態δ-△類比至數位轉換器之第一輸入端，透過一複數個電容器113及四個切換式元件120~123，及一第二端耦合至該第一切換式電容積分器50之輸入端，亦即是該雙模態δ-△類比至數位轉換器之第二輸入端，透過一複數個電容器114及四個切換式元件124~127。該切換式元件 133具有一第一端耦合至該第一切換式電容積分器50之輸入端以及一第二端。該切換式元件134元件具有一第一端及一第二端。該反相器191具有一第一端耦合至該第二切換式電容積分器60之輸出端及一第二端耦合至該切換式元件134。該反相器192具有一第一端耦合至該切換式元件132及一第二端耦合至該切換式元件133,134。該切換式元件128具有一第一端耦合至該切換式元件134及一第二端。該切換式元件129具有一第一端耦合至該切換式元件128之該第二端及一第二端耦合至接地。該電容器115具有一第一端耦合至該切換式元件128之該第二端及一第二端。該切換式元件130具有一第一端耦合至該電容器115之該第二端及一第二端耦合至接地。該切換式元件131具有一第一端耦合至該電容器115之該第二端及一第二端耦合至該切換式元件133之該第二端。該模態元件190控制該第一切換式元件132，該第二切換式元件133及該第三切換式元件134以決定開或關的狀態。
該第一切換式電容積分器50包含一全差動操作放大器110，一電容器111，八個切換式元件120~123，124~127及兩個電容器113,114。
該全差動操作放大器110，具有一第一輸入端耦合至該模態元件之該第二切換式元件133及該回饋電路 170之該切換式元件119,，一第二端耦合至接地及一輸出端。該第一電容器111具有一第一端耦合至該第一切換式電容積分器50之該全差動操作放大器110之該第一端，一第二端耦合至該第一切換式電容積分器50之該全差動操作放大器110之該輸出端。
該切換式元件120具有一第一端耦合至該切換式元件132之該第一端及一第二端。該切換式元件121具有一第一端耦合至該切換式元件120之該第二端及一第二端耦合至接地。該電容器113具有一第一端耦合至該切換式元件120之該第二端及一第二端。該切換式元件122具有一第一端耦合至該電容器113之該第二端及一第二端耦合至接地。該切換式元件123具有一第一端耦合至該電容器113之該第二端及一第二端耦合至該全差動操作放大器110之該第一輸入端。
該切換式元件124具有一第一端耦合至該切換式元件132之該第二端及一第二端。該切換式元件125具有一第一端耦合至該切換式元件124之該第二端及一第二端耦合至接地。該電容器114具有一第一端耦合至該切換式元件124之該第二端及一第二端。該切換式元件126具有一第一端耦合至該電容器114之該第二端及一第二端耦合至接地。該切換式元件127具有一第一端耦合至該電容器114之該第二端及一第二端耦合至該全差 動操作放大器110之該第一輸入端。
該第二切換式電容積分器60包含一全差動操作放大器150，一電容器151，四個切換式開關160~163及一電容器153。
該全差動操作放大器150具有一第一輸入端耦合至該切換式元件159,163，一第二輸入端耦合至接地及一輸出端。該電容器151具有一第一端耦合至該第二切換式電容積分器60之該全差動操作放大器150之該第一輸入端及該量化器70之該輸入端。
該切換式元件160具有一第一端耦合至該全差動操作放大器110之該第一輸出端及一第二端。該切換式元件161具有一第一端耦合至該切換式元件160之該第二端及一第二端耦合至接地。該電容器153具有一第一端耦合至該切換式元件160之該第二端及一第二端。該切換式元件162具有一第一端耦合至該電容器153之該第二端及一第二端耦合至接地。該切換式元件163具有一第一端耦合至該電容器153之該第二端及一第二端耦合至該全差動操作放大器150之該第一輸入端。
依據本發明，雙輸入AIN及BIN節點是提供於傳輸訊號至該雙模態δ-△類比至數位轉換器100及其它來自於該模態元件190輸入模態(MODE)訊號以決定該雙模態δ-△類比至數位轉換器100為何種狀態。當模態訊號 等於0，該雙模態δ-△類比至數位轉換器100操作在近零中頻(NZIF)模態；當模態訊號等於1，該雙模態δ-△類比至數位轉換器100操作在低中頻模態(low IF)。
現請參考第3圖，其顯示操作在近零中頻之雙模態δ-△類比至數位轉換器之接收機電路200之方塊圖。該射頻接收器架構廣泛應用於現今。該接收機電路200包含一低雜訊放大器210；一頻率合成器240；一第一混頻器220；一第二混頻器221；一低通濾波器230，一第一雙模態δ-△類比至數位轉換器100及一第二雙模態δ-△類比至數位轉換器100。需注意的，該模態元件190雖然是在雙模態δ-△類比至數位轉換器100中，但為了清楚表達該接收機電路200，該模態元件190被獨立的在圖中顯示。
該低雜訊放大器(LNA)210放大一被接收之弱訊號，該訊號然後通過混頻器220,221階段，接著藉由低通濾波器(LPF)230濾除超出頻帶的干擾。該頻率合成器240具有一第一輸出端以提供一第一訊號至該混頻器220及一第二輸出端以提供一第二訊號至該混頻器221。該混頻器220具有一第一輸入端耦合至該低雜訊放大器210之該輸出端，一第二輸入端耦合至該頻率合成器240該第一輸出端及一輸出端。該第二混頻器221具有一第一輸入端耦合至該低雜訊放大器210之該輸出 端，一第二輸入端耦合至該頻率合成器240之第二輸出端，及一輸出端。該低通濾波器230具有一第一輸入端耦合至該第一混頻器220之該輸出端，一第入輸出端耦合至第二混頻器221之該輸出端，一第一輸出端耦合至一第一雙模態δ-△類比至數位轉換器100(在上)及一第二輸出端耦合至一第二雙模態δ-△類比至數位轉換器100(在下)。來自該低通濾波器(LPF)230的降頻I及Q訊號傳輸至該輸入節點”AIN”及”BIN”，且個別的通過類比至數位轉換器100，然而此時只需要輸入“AIN“一個節點。此處兩個類比至數位轉換器(揭示於3圖下方)是完全相同的，即一類比至數位轉換器進行I訊號而另一類比至數位轉換器進行Q訊號。
現請參考第4圖，其揭示了該雙模態δ-△類比至數位轉換器100操作在近零中頻之訊號流向圖。當該模態元件190之模態訊號等於零，此時該δ-△類比至數位轉換器100操作在近零中頻(NZIF)模態，該切換式元件133,134應被關閉(off)，及該上層回饋路徑應被斷路，如圖4所示，同時，該切換式元件132應被打開(on)，及輸入訊號AIN是等於BIN。所以當訊號饋入時，我們可以使用其一輸入節點。在此一架構下，該δ-△類比至數位轉換器100具有一高通雜訊傳輸函數其零點位置坐落於原始頻率上。
現請參考5圖，其揭示操作在低中頻之雙模態δ-△類比至數位轉換器之接收機電路201之方塊圖。同樣的接收器架構包含該低雜訊放大器210及該混頻器220,221但連結至一帶通濾波器(BPF)232及本發明之雙模態δ-△類比至數位轉換器100。需注意的，該模態元件190雖然是在雙模態δ-△類比至數位轉換器100中，但為了清楚表達該接收機電路201，該模態元件190被獨立的在圖中顯示。
該頻率合成器240具有一第一輸出端以提供一第一訊號至該混頻器220及一第二輸出端以提供一第二訊號至該混頻器221。該第一混頻器220具有一第一輸入端耦合至該低雜訊放大器210之該輸出端，一第二輸入端耦合至該合成器240之該第一輸出端及一輸出端。該第二混頻器221具有一第一輸入端耦合至該低雜訊放大器210之輸出端，一第二輸入端耦合至該合成器240之該第二輸出端及一輸出端。該帶通濾波器232具有一第一輸入端耦合該第一混頻器220之該輸出端，一第二輸入端耦合至該第二混頻器221之該輸出端，一第一輸出端和一第二輸出端耦合至一第一雙模態δ-△類比至數位轉換器100(在第五圖上方)及該第一輸入端和該第二輸入端耦合至一第二雙模態δ-△類比至數位轉換器100(在第五圖下方)。
在該帶通濾波器232之前之該降頻訊號或許具有干擾能量且能被該第二雙模態δ-△類比至數位轉換器100(在第五圖下方)所解譯。該第二雙模態δ-△類比至數位轉換器100具有該偵測將監控干擾訊號，一旦該訊號過大且超出該帶通濾波器232之線性範圍，將提醒該低雜訊放大器210降低增益以避免干擾訊號飽合該帶通濾波器(BPF)232。此時，該第一δ-△類比至數位轉換器100(在上)應接收來自帶通濾波器(BPF)232平常I及Q路徑被降頻之訊號，然後轉移成資料的數位字碼(Data stream)，藉由基頻處理器讀出。亦即，即使該第一雙模態δ-△類比至數位轉換器100(在上)及第二雙模態δ-△類比至數位轉換器100(在下)為一樣的元件，他們接收不同的訊號，當該模態元件190之模態(MODE)訊號是等於1及該雙模態δ-△類比至數位轉換器100操作在低中頻模態。
現請參考6圖，其揭示該雙模態δ-△類比至數位轉換器100操作於低中頻之該訊號流向圖。當該模態元件190之模態訊號是等於1及該雙模態δ-△類比至數位轉換器100是操作在低中頻模態，該切換式元件133,134應被打開(on)及該切換式元件132此時應被關閉(off)，如圖6所示。該上層回饋路徑現在是連結的，此時δ-△類比至數位轉換器100具有一高通雜訊傳輸函數其中該 零點位置落於中頻。在此一架構下“AIN”及“BIN”節點處理個別訊號並利用該切換式電容操作使得輸入訊號相加成如“AIN+BIN”。
雖然本發明已以前述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與修改。如上述的解釋，都可以作各型式的修正與變化，而不會破壞此創作的精神。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
50‧‧‧第一切換電容式積分器
60‧‧‧第二切換電容式積分器
70‧‧‧量化器
100‧‧‧雙模態δ-△類比至數位轉換器
102‧‧‧切換式元件
110‧‧‧全差動操作放大器
111~115‧‧‧電容器
116~134‧‧‧切換式元件
150‧‧‧全差動操作放大器
151~153‧‧‧電容器
156~159‧‧‧切換式元件
160~163‧‧‧切換式元件
170‧‧‧回饋電路
171,172‧‧‧數位至類比轉換器
190‧‧‧模態元件
191,192‧‧‧反相器
200,201‧‧‧接收機電路
210‧‧‧低雜訊放大器(LNA)
220,221‧‧‧混頻器
230‧‧‧低通濾波器(LPF)
232‧‧‧帶通濾波器(BPF)
240‧‧‧頻率合成器
第1圖為一依據先前技術之δ-△類比至數位轉換器。
第2圖為揭示依據先前發明之雙模態δ-△類比至數位轉換器。
第3圖為揭示操作在近零中頻之雙模態δ-△類比至數位轉換器之接收機電路之方塊圖。
第4圖為揭示雙模態δ-△類比至數位轉換器操作在近零中頻之該訊號流向圖。
第5圖為揭示操作在低中頻之雙模態δ-△類比至數位轉換器ADC之接收機電路之方塊圖。
第6圖為揭示雙模態δ-△類比至數位轉換器操作在低中頻之該訊號流向圖。
50‧‧‧第一切換電容式積分器
60‧‧‧第二切換電容式積分器
70‧‧‧量化器
110‧‧‧全差動操作放大器
111~115‧‧‧電容器
116~134‧‧‧切換式元件
150‧‧‧全差動操作放大器
151~153‧‧‧電容器
156~159‧‧‧切換式元件
160~163‧‧‧切換式元件
170‧‧‧回饋電路
171,172‧‧‧數位至類比轉換器
190‧‧‧模態元件
191,192‧‧‧反相器

Claims (12)

  1. 一種雙模態δ-△類比至數位轉換器(ADC)，可適用於操作低中頻模態及近零中頻模態，其包含：一第一切換電容式積分器，係用於將一輸入訊號及一第一回饋訊號進行積分運算；一第二切換電容式積分器，耦合至該第一切換式容積分器，係用於將該第一切換電容式積分器之輸出訊號與一第二回饋訊號進行積分運算；一量化器，具有一輸入端以耦合至該第二切換式電容積分器及一輸出端，係用於提供該類比至數位轉換器之一輸出訊號，至少有第一及第二邏輯態，對應於至第二切換式電容積分器之輸出；一回饋電路，耦合至該第一切換式電容積分器以及該第二切換式電容積分器，係用於提供該第一回饋信號至該第一切換式電容積分器以及該第二回饋信號至該第二切換式電容積分器；以及一模態元件，其包含：一第一切換式元件，具有一第一端耦合至該雙模態δ-△類比至數位轉換器之一第一輸入端，以及一第二端耦合至該雙模態δ-△類比至數位轉換器之一第二輸入端；一第二切換式元件，具有一第一端耦合至該第一切換 式電容積分器之輸入端以及一第二端；以及一第三切換式元件，具有一第一端耦合至該模態元件之該第二切換式元件之該第二端以及一第二端耦合至該第二切換式電容積分器之該輸出端；其中該模態元件提供一模態訊號以控制該第一切換式元件，該第二切換式元件以及該第三切換式元件以決定是開(on)或關(off)的狀態；當該第一切換式元件切換至開(on)，該第二切換式元件及該第三切換式元件將切換至關(off)，該雙模態δ-△類比轉數位轉換器係操作在近零中頻模態；當該第一切換式元件切換至關(off)，該第二切換式元件及該第三切換式元件切換至開(on)，該雙模態δ-△類比轉數位轉換器係操作在低中頻模態。
  2. 如申請範圍第1項所述之該雙模態δ-△類比至數位轉換器，其中該回饋電路包含：一第一數位至類比轉換器(DAC)，耦合至該第一切換式電容積分器之輸入端，係用於提供該第一回饋訊號至該第一切換式電容積分器；以及一第二數位至類比轉換器(DAC)，耦合至該第二切換式電容積分器之輸入端，係用於提供該第二回饋訊號至該第二切換式電容積分器。
  3. 如申請範圍第1項所述之該雙模態δ-△類比至數位轉 換器，其中該模態元件更包含：一反相器，具有一第一端耦合至該第一切換式元件及一第二端耦合至該第二切換式元件與該第三切換式元件。
  4. 如申請範圍第1項所述之該雙模態δ-△類比至數位轉換器，其中介於該第二切換式元件與第三切換式元件之間，該模態元件更包含：一第四切換式元件具有一第一端耦合至該第三切換式元件之該第二端點及一第二端點；以及一第五切換式元件具有一第一端耦合至該第四切換式元件之該第二端點及一第二端點耦合至接地；一第一電容具有一第一端耦合至該第五切換式元件之第一端及一第二端；一第六切換式元件具有一第一端耦合至該第一電容之該第二端及一第二端耦合至接地；以及一第七切換式元件具有一第一端耦合至該第六切換式元件之該第一端及一第二端耦合至該第二切換式元件之該第二端。
  5. 如申請範圍第1項所述之該雙模態δ-△類比至數位轉換器，其中該第一切換式電容積分器包含： 一全差動操作放大器，具有一第一輸入端耦合至該模態元件之該第二切換式元件之該第一端，一第二輸入端耦合至接地，以及一輸出端；以及一第一電容，具有一第一端耦合至該第一切換式電容積分器之該全差動操作放大器之該第一輸入端，一第二端耦合至該第一切換式電容積分器之該全差動操作放大器之該輸出端。
  6. 如申請範圍第5項所述之該雙模態δ-△類比至數位轉換器，其中該第一切換式電容積分器更包含：一第一切換式元件具有一第一端耦合至該雙模態δ-△類比至數位轉換器之該第二輸入端及一第二端；一第二切換式元件具有一第一端耦合至該第一切換式元件之該第二端及一第二端耦合至接地；一第二電容具有一第一端耦合至該第二切換式元件之該第一端及一第二端；一第三切換式元件具有一第一端耦合至該第二電容之該第二端及一第二端耦合至接地；一第四切換式元件具有一第一端耦合至該第三切換式元件之第二端及一第二端耦合至該第一切換式電容積分器之該全差動操作放大器之該第一輸入端；一第五切換式元件具有一第一端耦合至該第一切換式元件之該第二端及一第二端； 一第六切換式元件具有一第一端耦合至該第五切換式元作之該第二端及一第二端耦合至接地；一第三電容具有一第端耦合至第六切換式元件之該第二端及一第二端；一第七切換式元件具有一第一端耦合至該第三電容之該第二端及一第二端耦合至接地；一第八切換式元件具有一第一端合至該第七切換式元件之第二端及一第二端耦合至該第一切換式電容積分器之該全差動操作放大器之該輸入端。
  7. 如申請範圍第1項所述之該雙模態δ-△類比至數位轉換器，其中該第二切換式電容積分器包含：一全差動操作放大器，具有一第一輸入端，一第二輸入端耦合至接地及一輸出端耦合至該量化器之該輸出端；以及一第一電容，具有一第一端耦合至該第二切換式電容積分器之該全差動操作放大器之該第一輸入端，一第二端耦合至該全差動操作放大器之該輸出端。
  8. 如申請範圍第7項所述之該雙模態δ-△類比至數位轉換器，其中該第二切換式電容積分器更包含：一第一切換式元件具有一第一端耦合至該第一切換式電容積分器之該全差動操作放大器之該輸出端及一第二端； 一第二切換式元件具有一第一端耦合至該第一切換式元件之該第二端及一第二端耦合至接地；一第二電容具有一第一端耦合至該第二切換式元件之該第一端及一第二端；一第三切換式元件具有一第一端耦合至該第二電容之該第二端及一第二端耦合至接地；一第四切換式元件具有一第一端耦合至該第三切換式元件之該第一端及一第二端耦合至該第二切換式電容積分器之該全差動操作放大器之該第一輸入端。
  9. 一接收機電路包含：一低雜訊放大器，具有一輸出端；一頻率合成器，具有一第一輸出端，係用於提供一第一訊號及一第二輸出端用於提供一第二輸出訊號；一第一混頻器，具有一第一輸入端耦合至該低雜訊放大器之該輸出端，一第二輸入端耦合至該頻率合成器之該第一輸出端，以及一輸出端；一第二混頻器，具有一第一輸入端耦合至該低雜訊放大器之該輸出端，一第二輸入端耦合至該頻率合成器之該第二輸出端，以及一輸出端；一低通濾波器，具有一第一輸入端耦合至第一混頻器之該輸出端，一第二輸入端耦合至第二混頻器之該輸出端，一第一輸出端與一第二輸出端； 一第一雙模態δ-△類比至數位轉換器，耦合至該低通濾波器之第一輸出端；一第二雙模態δ-△類比至數位轉換器，耦合至該低通濾波器之第二輸出端；其中該第一雙模態δ-△類比至數位轉換器與該第二雙模態δ-△類比至數位轉換器可適用於操作低中頻模態及近零中頻模態，該第一雙模態δ-△類比至數位轉換器與該第二雙模態δ-△類比至數位轉換器包含：一第一切換電容式積分器，係用於將一輸入訊號及一第一回饋訊號進行積分運算；一第二切換電容式積分器，耦合至該第一切換式容積分器，係用於將該第一切換電容式積分器之輸出訊號與一第二回饋訊號進行積分運算；一量化器，具有一輸入端以耦合至該第二切換式電容積分器及一輸出端，係用於提供該類比至數位轉換器之一輸出訊號，至少有第一及第二邏輯態，對應於至第二切換式電容積分器之輸出；一回饋電路，耦合至該第一切換式電容積分器以及該第二切換式電容積分器，係用於提供該第一回饋信號至該第一切換式電容積分器以及該第二回饋信號至該第二切換式電容積分器；以及 一模態元件，其包含：一第一切換式元件，具有一第一端耦合至該雙模態δ-△類比至數位轉換器之一第一輸入端，以及一第二端耦合至該雙模態δ-△類比至數位轉換器之一第二輸入端；一第二切換式元件，具有一第一端耦合至該第一切換式電容積分器之輸入端以及一第二端；以及一第三切換式元件，具有一第一端耦合至該模態元件之該第二切換式元件之該第二端以及一第二端耦合至該第二切換式電容積分器之該輸出端；其中該模態元件提供一模態訊號以控制該第一切換式元件，該第二切換式元件以及該第三切換式元件以決定是開(on)或關(off)的狀態；當該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器之該模態元件之該第一切換式元件切換至開(on)，該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器之該模態元件之該第二切換式元件及該第三切換式元件將切換至關(off)，係用於該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器操作在近零中頻(NZIF)模態。
  10. 如申請專利範圍第9項所述之接收機電路，其中 該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器之該些模態元件包含：一反相器，具有一第一端耦合至該第一切換式元件及一第二端耦合至該第二切換式元件與該第三切換式元件。
  11. 一接收機電路包含：一低雜訊放大器，具有一輸出端；一頻率合成器，具有一第一輸出端，係用於提供一第一訊號及用於提供一第二輸出端一第二輸出訊號；一第一混頻器，具有一第一輸入端耦合至該低雜訊放大器之該輸出端，一第二輸入端耦合至該頻率合成器之該第一輸出端，以及一輸出端；一第二混頻器，具有一第一輸入端耦合至該低雜訊放大器之該輸出端，一第二輸入端耦合至該頻率合成器之該第二輸出端，以及一輸出端；一帶通濾波器，具有一第一輸入端耦合至第一混頻器之該輸出端，一第二輸入端耦合至第二混頻器之該輸出端，一第一輸出端與第二輸出端；一第一雙模態δ-△類比至數位轉換器，耦合至該帶通濾波器之第一輸出端與第二輸出端；一第二雙模態δ-△類比至數位轉換器，耦合至該帶通濾波器之第一輸入端和第二輸入端； 其中該第一雙模態δ-△類比至數位轉換器與該第二雙模態δ-△類比至數位轉換器可適用於操作低中頻模態及近零中頻模態，該第一雙模態δ-△類比至數位轉換器與該第二雙模態δ-△類比至數位轉換器包含：一第一切換電容式積分器，係用於將一輸入訊號及一第一回饋訊號進行積分運算；一第二切換電容式積分器，耦合至該第一切換式容積分器，係用於將該第一切換電容式積分器之輸出訊號與一第二回饋訊號進行積分運算；一量化器，具有一輸入端以耦合至該第二切換式電容積分器及一輸出端，係用於提供該類比至數位轉換器之一輸出訊號，至少有第一及第二邏輯態，對應於至第二切換式電容積分器之輸出；一回饋電路，耦合至該第一切換式電容積分器以及該第二切換式電容積分器，係用於提供該第一回饋信號至該第一切換式電容積分器以及該第二回饋信號至該第二切換式電容積分器；以及一模態元件，其包含：一第一切換式元件，具有一第一端耦合至該雙模態δ-△類比至數位轉換器之一第一輸入端，以及一第二端耦合至該雙模態δ-△類比至數位轉換器之一第二輸入端； 一第二切換式元件，具有一第一端耦合至該第一切換式電容積分器之輸入端以及一第二端；以及一第三切換式元件，具有一第一端耦合至該模態元件之該第二切換式元件之該第二端以及一第二端耦合至該第二切換式電容積分器之該輸出端；其中該模態元件提供一模態訊號以控制該第一切換式元件，該第二切換式元件以及該第三切換式元件以決定是開(on)或關(off)的狀態；其中當該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器之該模態元件之該第一切換式元件切換至(off)，該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器之該模態元件之該第二切換式元件及該第三切換式元件切換至開(on)，該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器操作在低中頻(Low IF)模態。
  12. 如申請專利範圍第11項所述之接收機電路，其中該第一雙模態δ-△類比至數位轉換器及該第二雙模態δ-△類比至數位轉換器之該模態元件包含：一反相器，具有一第一端耦合至該第一切換式元件及一第二端耦合至該第二切換式元件與該第三切換式元件。
TW100136372A 2011-10-06 2011-10-06 雙模態δ－△類比至數位轉換器與其電路 TWI477086B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100136372A TWI477086B (zh) 2011-10-06 2011-10-06 雙模態δ－△類比至數位轉換器與其電路
CN201110332571.1A CN103036571B (zh) 2011-10-06 2011-10-27 双模态δ-Δ模拟至数字转换器与其电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100136372A TWI477086B (zh) 2011-10-06 2011-10-06 雙模態δ－△類比至數位轉換器與其電路

Publications (2)

Publication Number Publication Date
TW201316698A TW201316698A (zh) 2013-04-16
TWI477086B true TWI477086B (zh) 2015-03-11

Family

ID=48023108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136372A TWI477086B (zh) 2011-10-06 2011-10-06 雙模態δ－△類比至數位轉換器與其電路

Country Status (2)

Country Link
CN (1) CN103036571B (zh)
TW (1) TWI477086B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513182B (zh) * 2013-06-19 2015-12-11 Coretex Technology Corp 切換式電容濾波器及其濾波方法
US9041842B2 (en) * 2013-07-12 2015-05-26 Omnivision Technologies, Inc. Image sensor pixel cell readout architecture
CN105007069A (zh) * 2015-06-26 2015-10-28 深圳市芯海科技有限公司 一种用于电容检测的数模转换器和多路选择器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807896A (en) * 2006-01-11 2008-02-01 Qualcomm Inc Sigma-delta modulation with offset
US20090075613A1 (en) * 2007-09-19 2009-03-19 Aminghasem Safarian Distributed rf front-end for uwb receivers
US20110039509A1 (en) * 2009-08-13 2011-02-17 Wolfgang Bruchner Wireless receiver
TW201143304A (en) * 2010-05-24 2011-12-01 Infomax Comm Co Ltd Shared switched-capacitor integrator, sigma-delta modulator, and operating method therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461381A (en) * 1993-12-13 1995-10-24 Motorola, Inc. Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor
US6225928B1 (en) * 1999-03-10 2001-05-01 Cirrus Logic Inc. Complex bandpass modulator and method for analog-to-digital converters
GB0028652D0 (en) * 2000-11-24 2001-01-10 Koninkl Philips Electronics Nv Radio receiver
US6880262B1 (en) * 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
US7164376B2 (en) * 2004-11-12 2007-01-16 Analog Devices, Inc. Dual-mode delta-sigma analog to digital converter system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807896A (en) * 2006-01-11 2008-02-01 Qualcomm Inc Sigma-delta modulation with offset
US20090075613A1 (en) * 2007-09-19 2009-03-19 Aminghasem Safarian Distributed rf front-end for uwb receivers
US20110039509A1 (en) * 2009-08-13 2011-02-17 Wolfgang Bruchner Wireless receiver
TW201143304A (en) * 2010-05-24 2011-12-01 Infomax Comm Co Ltd Shared switched-capacitor integrator, sigma-delta modulator, and operating method therefor

Also Published As

Publication number Publication date
CN103036571B (zh) 2016-01-20
TW201316698A (zh) 2013-04-16
CN103036571A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
JP4267205B2 (ja) ラジオ受信機
CN101601185B (zh) 包括频率选择电路的装置和方法
TWI483594B (zh) 使用正交調變系統之無線音訊設備及使用方法
EP2229734B1 (en) A multi-bit sigma-delta modulator with reduced number of bits in feedback path
US8462031B2 (en) Continuous time analogue/digital converter
US8451051B2 (en) Dual mode sigma delta analog to digital converter and circuit using the same
CN104115406B (zh) 连续时间的mashς‑δ模数转换
EP1642390A1 (en) An analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter
WO2016196772A1 (en) Suppressing signal transfer function peaking in a feedforward delta sigma converter
TWI477086B (zh) 雙模態δ－△類比至數位轉換器與其電路
Kim et al. A 2.7 mW, 90.3 dB DR Continuous-Time Quadrature Bandpass Sigma-Delta Modulator for GSM/EDGE Low-IF Receiver in 0.25$\mu $ m CMOS
EP1569345A1 (en) Bandpass delta-sigma analog-to-digital converters
Inamdar et al. Progress in design of improved high dynamic range analog-to-digital converters
Balachandran et al. A 1.16 mW 69dB SNR (1.2 MHz BW) continuous time£ Δ ADC with immunity to clock jitter
CN112106301B (zh) 包括δ-σ调制器的可编程接收器
TW200931816A (en) Analog to digital converter
TW202011706A (zh) 使用低位元數輸入與輸出之可組構式收發器
Martens et al. A 48-dB DR 80-MHz BW 8.88-GS/s bandpass ΔΣ ADC for RF digitization with integrated PLL and polyphase decimation filter in 40nm CMOS
US8994571B1 (en) Compact high-speed analog-to-digital converter for both I and Q analog to digital conversion
Chi et al. Digital interferer suppression and jitter reduction in continuous-time bandpass ΣΔ modulators
Jouida et al. Comparative study between continuous-time real and quadrature bandpass delta sigma modulator for multistandard radio receiver
Jouida et al. Built-in filtering for out-of-channel interferers in continuous-time quadrature bandpass delta sigma modulators
US7999709B2 (en) Continuous-time image-reject filter with discrete-time feedback
Asghar et al. Undersampling RF-to-digital CT ΣΔ modulator with tunable notch frequency and simplified raised-cosine FIR feedback DAC
Mason et al. An RF sub-sampling mixer, PGA and/spl Sigma//spl Delta/ADC for conversion at 900 MHz