JP2015111840A - 分数分周方式位相同期ループのための動的基準周波数 - Google Patents
分数分周方式位相同期ループのための動的基準周波数 Download PDFInfo
- Publication number
- JP2015111840A JP2015111840A JP2014258036A JP2014258036A JP2015111840A JP 2015111840 A JP2015111840 A JP 2015111840A JP 2014258036 A JP2014258036 A JP 2014258036A JP 2014258036 A JP2014258036 A JP 2014258036A JP 2015111840 A JP2015111840 A JP 2015111840A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- reference clock
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims description 122
- 238000001514 detection method Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 230000002452 interceptive effect Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 22
- 238000010295 mobile communication Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 7
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- WABPQHHGFIMREM-NJFSPNSNSA-N lead-209 Chemical compound [209Pb] WABPQHHGFIMREM-NJFSPNSNSA-N 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
Description
本出願は、35U.S.C.§119に基づく仮特許出願シリアル番号61/032,944(出願日:2008年2月29日)の利益を主張するものであり、該仮出願は、引用されることによってここに組み入れられている。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1] 少なくとも部分的に送信チャネル情報に基づいて位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を変化させることであって、前記PLLはローカル発振器信号を受信機のミキサに供給することを備える方法。
[C2] 前記受信機は携帯電話のトランシーバの一部であり、前記トランシーバは送信機を含み、前記送信チャネル情報は前記送信機が送信するための送信チャネルを決定するC1に記載の方法。
[C3] 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルを識別するものであるC1に記載の方法。
[C4] 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルおよび受信チャネルを識別するものであるC1に記載の方法。
[C5] 前記送信チャネル情報は送信帯域の複数の送信チャネルのうちの1つを識別するものであるC1に記載の方法。
[C6] 前記比較基準クロック信号の前記周波数を前記変化させることは、少なくとも部分的に前記受信機によって受信中の受信電力の量を示す情報に基づくC1に記載の方法。
[C7] 前記比較基準クロック信号の前記周波数を前記変化させることは、少なくとも部分的に妨害信号検出情報に基づき、前記妨害信号検出情報は前記受信機によって妨害信号を受信中であるかどうかを示すC1に記載の方法。
[C8] 前記送信チャネル情報はルックアップ関数への入力として用いられ、前記ルックアップ関数は前記比較基準クロック信号の前記周波数を前記変化させる際に用いられる情報を出力するC1に記載の方法。
[C9] 前記送信チャネル情報はルックアップ関数への入力として用いられ、前記ルックアップ関数はPLL制御情報を出力するC1に記載の方法。
[C10] 前記変化させることは、(a)第1の集積回路の一部であるプロセッサが前記送信チャネル情報をルックアップ関数への入力として用いることと、(b)前記プロセッサが前記ルックアップ関数からの出力としての制御情報を入手することと、(C)前記制御情報は第1の集積回路から前記前記PLLを含む第2の集積回路に通信され、前記制御情報が前記PLLに供給されて、前記PLLが前記比較基準クロック信号の前記周波数を変化させる結果になるようにすることと、を含むC1に記載の方法。
[C11] 前記比較基準クロック信号は、送信機が送信帯域の第1の送信チャネルにおいて送信中のときには第1の時間量の間第1の周波数を有し、前記比較基準クロック信号は、前記送信機が前記送信帯域の第2の送信チャネルにおいて送信中のときには第2の時間量の間第2の周波数を有するC1に記載の方法。
[C12] 前記PLLは、分数分周モードおよび整数分周モードのうちの選択可能な1つにおいて動作可能なPLLであるC1に記載の方法。
[C13] 前記送信チャネル情報は、ルックアップ関数への入力として用いられ、前記ルックアップ関数は、PLL制御情報を出力し、前記PLL制御情報は、前記PLLが分数分周モードまたは整数分周モードのいずれにおいて動作するかを決定するC1に記載の方法。
[C14] 固定された信号周波数の基準クロック信号を水晶発振器から受信することと、前記基準クロック信号を用いて前記比較基準クロック信号を生成すること、とをさらに備えるC1に記載の方法。
[C15] 少なくとも部分的に受信電力情報に基づいて位相同期ループ(PLL)の動作モードを分数分周モードから整数分周モードに変更することを備え、前記PLLは、ローカル発振器信号を受信機のミキサに供給し、前記受信電力情報は前記受信機によって受信中の受信電力の量を示す方法。
[C16] (a)受信機において受信中の妨害信号を検出することと、
(b)(a)において前記妨害信号を前記検出することに少なくとも部分的に基づいて、位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を変化させることであって、前記PLLは、ローカル発振器信号を前記受信機のミキサに供給すること、とを備える方法。
[C17] ローカル発振器信号を受信機のミキサに供給する位相同期ループ(PLL)と、
比較基準クロック信号を前記PLLに供給するプログラマブル比較基準クロック信号生成器(PCRCSG)であって、前記比較基準クロック信号は、周波数を有するプログラマブル比較基準クロック信号生成器(PCRCSG)と、
送信チャネル情報を入力として使用しかつそれからPLL制御情報を出力として生成し、前記PLL制御情報は前記比較基準クロック信号の前記周波数が少なくとも部分的に前記送信チャネル情報に基づいて変化されるように前記PCRCSGに供給されるルックアップ関数回路とを備える回路。
[C18] 送信機をさらに備え、前記送信チャネル情報は前記送信機が送信するための送信チャネルを決定するC17に記載の回路。
[C19] 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルを識別するものであるC17に記載の回路。
[C20] 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルおよび受信チャネルを識別するものであるC17に記載の回路。
[C21] 前記送信チャネル情報は送信帯域の複数の送信チャネルのうちの1つを識別するものであるC17に記載の回路。
[C22] 前記ルックアップ関数回路は、プロセッサ、およびプロセッサ可読媒体に格納された一組のプロセッサ実行可能命令を含むC17に記載の回路。
[C23] 送信チャネル情報を入力として使用しかつそれから位相同期ループ制御情報を出力として生成するルックアップ関数回路を備え、前記位相同期ループ制御情報は受信機のローカル発振器の位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を制御するための情報である回路。
[C24] 前記回路は第1の集積回路の一部であり、前記ローカル発振器の前記PLLは第2の集積回路の一部であり、前記第1の回路は前記位相同期ループ制御情報を前記第2の集積回路に供給するC23に記載の回路。
[C25] 送信チャネル情報をルックアップ動作への入力として用いることによって前記ルックアップ動作を行い、位相同期ループ制御情報が前記ルックアップ動作から出力されるようにすることをコンピュータに行わせるためのコードを備え、前記位相同期ループ制御情報は受信機のローカル発振器の位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を制御するため情報である、コンピュータ可読媒体を備えるコンピュータプログラム製品。
[C26] 前記コンピュータによって読み取り可能な媒体は、
前記位相同期ループ制御情報を前記受信機の前記ローカル発振器の前記PLLに供給することをコンピュータに行わせるためのコードをさらに備えるC25に記載のコンピュータプログラム製品。
[C27] コードを実行することは、送信機が帯域の第1の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第1の量の時間中に第1の周波数を有し、前記送信機が前記帯域の第2の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第2の量の時間中に第2の周波数を有する結果になるC25に記載のコンピュータプログラム製品。
[C28] 比較基準クロック信号を受信する位相同期ループ(PLL)であって、前記PLLは受信機のローカル発振器の一部である位相同期ループ(PLL)と、
少なくとも部分的に送信チャネル情報に基づいて前記比較基準クロック信号の周波数を変化させ、前記比較基準クロック信号が前記PLLに供給されるようにする手段、とを備える装置。
[C29] 前記受信機はトランシーバの一部であり、前記トランシーバは送信機を含み、前記手段は、前記送信機が帯域の第1の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第1の量の時間中に第1の周波数を有することになり、前記送信機が前記帯域の第2の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第2の量の時間中に第2の周波数を有することになるように前記比較基準クロック信号の前記周波数を変化させるC28に記載の装置。
[C30] 前記手段は、前記送信チャネル情報をルックアップ動作への入力として用いることによって前記ルックアップ動作を行い、位相同期ループ制御情報が前記ルックアップ動作から出力されるようにするための手段でもあり、前記位相同期ループ制御情報は前記比較基準クロック信号の前記周波数を制御するための情報であるC29に記載の装置。
[C31] 前記手段は、プロセッサ、シリアルバス、およびプログラマブル比較基準クロック信号生成器を含むC30に記載の装置。
[C32] 前記PLLは、分数分周モードおよび整数分周モードのうちの選択可能な1つにおいて動作可能であるC28に記載の装置。
[C33] (a)バスを通じてトランシーバの第1の集積回路から前記トランシーバの第2の集積回路に情報を通信し、前記トランシーバの送信機が単一の送信帯域内において動作中のときに比較基準クロック信号の周波数が第1の周波数から第2の周波数に変化するようにすることを備え、前記比較基準クロック信号は前記トランシーバの受信機のローカル発振器の位相同期ループ(PLL)に供給され、前記PLLは前記第2の集積回路の一部である方法。
[C34] 前記比較基準クロック信号の前記周波数を前記変化させることは、少なくとも部分的に前記送信帯域内での送信チャネル割り当ての変化に応答して生じるC33に記載の方法。
[C35] (b)前記第2の集積回路における妨害信号を検出することと、前記バスを通じて前記第2の集積回路から前記第1の集積回路に前記検出の表示を通信すること、とをさらに備え、(a)の前記通信することは、少なくとも部分的に(b)における前記妨害信号の前記検出に応答して生じるC33に記載の方法。
Claims (35)
- 少なくとも部分的に送信チャネル情報に基づいて位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を変化させることであって、前記PLLはローカル発振器信号を受信機のミキサに供給することを備える方法。
- 前記受信機は携帯電話のトランシーバの一部であり、前記トランシーバは送信機を含み、前記送信チャネル情報は前記送信機が送信するための送信チャネルを決定する請求項1に記載の方法。
- 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルを識別するものである請求項1に記載の方法。
- 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルおよび受信チャネルを識別するものである請求項1に記載の方法。
- 前記送信チャネル情報は送信帯域の複数の送信チャネルのうちの1つを識別するものである請求項1に記載の方法。
- 前記比較基準クロック信号の前記周波数を前記変化させることは、少なくとも部分的に前記受信機によって受信中の受信電力の量を示す情報に基づく請求項1に記載の方法。
- 前記比較基準クロック信号の前記周波数を前記変化させることは、少なくとも部分的に妨害信号検出情報に基づき、前記妨害信号検出情報は前記受信機によって妨害信号を受信中であるかどうかを示す請求項1に記載の方法。
- 前記送信チャネル情報はルックアップ関数への入力として用いられ、前記ルックアップ関数は前記比較基準クロック信号の前記周波数を前記変化させる際に用いられる情報を出力する請求項1に記載の方法。
- 前記送信チャネル情報はルックアップ関数への入力として用いられ、前記ルックアップ関数はPLL制御情報を出力する請求項1に記載の方法。
- 前記変化させることは、(a)第1の集積回路の一部であるプロセッサが前記送信チャネル情報をルックアップ関数への入力として用いることと、(b)前記プロセッサが前記ルックアップ関数からの出力としての制御情報を入手することと、(c)前記制御情報は第1の集積回路から前記前記PLLを含む第2の集積回路に通信され、前記制御情報が前記PLLに供給されて、前記PLLが前記比較基準クロック信号の前記周波数を変化させる結果になるようにすることと、を含む請求項1に記載の方法。
- 前記比較基準クロック信号は、送信機が送信帯域の第1の送信チャネルにおいて送信中のときには第1の時間量の間第1の周波数を有し、前記比較基準クロック信号は、前記送信機が前記送信帯域の第2の送信チャネルにおいて送信中のときには第2の時間量の間第2の周波数を有する請求項1に記載の方法。
- 前記PLLは、分数分周モードおよび整数分周モードのうちの選択可能な1つにおいて動作可能なPLLである請求項1に記載の方法。
- 前記送信チャネル情報は、ルックアップ関数への入力として用いられ、前記ルックアップ関数は、PLL制御情報を出力し、前記PLL制御情報は、前記PLLが分数分周モードまたは整数分周モードのいずれにおいて動作するかを決定する請求項1に記載の方法。
- 固定された信号周波数の基準クロック信号を水晶発振器から受信することと、前記基準クロック信号を用いて前記比較基準クロック信号を生成すること、とをさらに備える請求項1に記載の方法。
- 少なくとも部分的に受信電力情報に基づいて位相同期ループ(PLL)の動作モードを分数分周モードから整数分周モードに変更することを備え、前記PLLは、ローカル発振器信号を受信機のミキサに供給し、前記受信電力情報は前記受信機によって受信中の受信電力の量を示す方法。
- (a)受信機において受信中の妨害信号を検出することと、
(b)(a)において前記妨害信号を前記検出することに少なくとも部分的に基づいて、位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を変化させることであって、前記PLLは、ローカル発振器信号を前記受信機のミキサに供給すること、とを備える方法。 - ローカル発振器信号を受信機のミキサに供給する位相同期ループ(PLL)と、
比較基準クロック信号を前記PLLに供給するプログラマブル比較基準クロック信号生成器(PCRCSG)であって、前記比較基準クロック信号は、周波数を有するプログラマブル比較基準クロック信号生成器(PCRCSG)と、
送信チャネル情報を入力として使用しかつそれからPLL制御情報を出力として生成し、前記PLL制御情報は前記比較基準クロック信号の前記周波数が少なくとも部分的に前記送信チャネル情報に基づいて変化されるように前記PCRCSGに供給されるルックアップ関数回路とを備える回路。 - 送信機をさらに備え、前記送信チャネル情報は前記送信機が送信するための送信チャネルを決定する請求項17に記載の回路。
- 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルを識別するものである請求項17に記載の回路。
- 前記送信チャネル情報はチャネル割り当て情報であり、前記チャネル割り当て情報は送信チャネルおよび受信チャネルを識別するものである請求項17に記載の回路。
- 前記送信チャネル情報は送信帯域の複数の送信チャネルのうちの1つを識別するものである請求項17に記載の回路。
- 前記ルックアップ関数回路は、プロセッサ、およびプロセッサ可読媒体に格納された一組のプロセッサ実行可能命令を含む請求項17に記載の回路。
- 送信チャネル情報を入力として使用しかつそれから位相同期ループ制御情報を出力として生成するルックアップ関数回路を備え、前記位相同期ループ制御情報は受信機のローカル発振器の位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を制御するための情報である回路。
- 前記回路は第1の集積回路の一部であり、前記ローカル発振器の前記PLLは第2の集積回路の一部であり、前記第1の回路は前記位相同期ループ制御情報を前記第2の集積回路に供給する請求項23に記載の回路。
- 送信チャネル情報をルックアップ動作への入力として用いることによって前記ルックアップ動作を行い、位相同期ループ制御情報が前記ルックアップ動作から出力されるようにすることをコンピュータに行わせるためのコードを備え、前記位相同期ループ制御情報は受信機のローカル発振器の位相同期ループ(PLL)に供給された比較基準クロック信号の周波数を制御するため情報である、コンピュータ可読媒体を備えるコンピュータプログラム製品。
- 前記コンピュータによって読み取り可能な媒体は、
前記位相同期ループ制御情報を前記受信機の前記ローカル発振器の前記PLLに供給することをコンピュータに行わせるためのコードをさらに備える請求項25に記載のコンピュータプログラム製品。 - コードを実行することは、送信機が帯域の第1の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第1の量の時間中に第1の周波数を有し、前記送信機が前記帯域の第2の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第2の量の時間中に第2の周波数を有する結果になる請求項25に記載のコンピュータプログラム製品。
- 比較基準クロック信号を受信する位相同期ループ(PLL)であって、前記PLLは受信機のローカル発振器の一部である位相同期ループ(PLL)と、
少なくとも部分的に送信チャネル情報に基づいて前記比較基準クロック信号の周波数を変化させ、前記比較基準クロック信号が前記PLLに供給されるようにする手段、とを備える装置。 - 前記受信機はトランシーバの一部であり、前記トランシーバは送信機を含み、前記手段は、前記送信機が帯域の第1の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第1の量の時間中に第1の周波数を有することになり、前記送信機が前記帯域の第2の送信チャネルにおいて送信中であるときに前記比較基準クロック信号の前記周波数が第2の量の時間中に第2の周波数を有することになるように前記比較基準クロック信号の前記周波数を変化させる請求項28に記載の装置。
- 前記手段は、前記送信チャネル情報をルックアップ動作への入力として用いることによって前記ルックアップ動作を行い、位相同期ループ制御情報が前記ルックアップ動作から出力されるようにするための手段でもあり、前記位相同期ループ制御情報は前記比較基準クロック信号の前記周波数を制御するための情報である請求項29に記載の装置。
- 前記手段は、プロセッサ、シリアルバス、およびプログラマブル比較基準クロック信号生成器を含む請求項30に記載の装置。
- 前記PLLは、分数分周モードおよび整数分周モードのうちの選択可能な1つにおいて動作可能である請求項28に記載の装置。
- (a)バスを通じてトランシーバの第1の集積回路から前記トランシーバの第2の集積回路に情報を通信し、前記トランシーバの送信機が単一の送信帯域内において動作中のときに比較基準クロック信号の周波数が第1の周波数から第2の周波数に変化するようにすることを備え、前記比較基準クロック信号は前記トランシーバの受信機のローカル発振器の位相同期ループ(PLL)に供給され、前記PLLは前記第2の集積回路の一部である方法。
- 前記比較基準クロック信号の前記周波数を前記変化させることは、少なくとも部分的に前記送信帯域内での送信チャネル割り当ての変化に応答して生じる請求項33に記載の方法。
- (b)前記第2の集積回路における妨害信号を検出することと、前記バスを通じて前記第2の集積回路から前記第1の集積回路に前記検出の表示を通信すること、とをさらに備え、(a)の前記通信することは、少なくとも部分的に(b)における前記妨害信号の前記検出に応答して生じる請求項33に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3294408P | 2008-02-29 | 2008-02-29 | |
US61/032,944 | 2008-02-29 | ||
US12/366,441 | 2009-02-05 | ||
US12/366,441 US9287886B2 (en) | 2008-02-29 | 2009-02-05 | Dynamic reference frequency for fractional-N Phase-Locked Loop |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010548925A Division JP2011514079A (ja) | 2008-02-29 | 2009-02-27 | 分数分周方式位相同期ループのための動的基準周波数 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015111840A true JP2015111840A (ja) | 2015-06-18 |
JP5980893B2 JP5980893B2 (ja) | 2016-08-31 |
Family
ID=41013554
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010548925A Withdrawn JP2011514079A (ja) | 2008-02-29 | 2009-02-27 | 分数分周方式位相同期ループのための動的基準周波数 |
JP2014258036A Expired - Fee Related JP5980893B2 (ja) | 2008-02-29 | 2014-12-19 | 分数分周方式位相同期ループのための動的基準周波数 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010548925A Withdrawn JP2011514079A (ja) | 2008-02-29 | 2009-02-27 | 分数分周方式位相同期ループのための動的基準周波数 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9287886B2 (ja) |
EP (1) | EP2258048B1 (ja) |
JP (2) | JP2011514079A (ja) |
KR (1) | KR101247029B1 (ja) |
CN (1) | CN101960720B (ja) |
CY (1) | CY1116911T1 (ja) |
TW (1) | TW201001925A (ja) |
WO (1) | WO2009111346A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109787624A (zh) * | 2018-12-24 | 2019-05-21 | 贵州航天计量测试技术研究所 | 一种宽带低杂散小数分频锁相环 |
JP2022522552A (ja) * | 2018-12-28 | 2022-04-20 | インテル コーポレイション | 無線機器の設計、制御、及びアーキテクチャ |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8385465B2 (en) * | 2008-03-29 | 2013-02-26 | Qualcomm Incorporated | Transmitter chain timing and transmit power control |
KR101709942B1 (ko) * | 2010-09-09 | 2017-02-24 | 삼성전자주식회사 | 프랙셔널-n 위상동기루프, 이의 동작 방법 및 이를 포함하는 장치들 |
US8730402B2 (en) * | 2011-04-21 | 2014-05-20 | Samsung Electronics Co., Ltd. | Analog front end for DTV, DTV system having the same, and operation methods thereof |
CN103493377B (zh) * | 2011-06-01 | 2017-04-26 | 华为技术有限公司 | 锁相环中的杂散抑制 |
US8818282B2 (en) * | 2011-08-11 | 2014-08-26 | Qualcomm Incorporated | Clock sharing between cores on an integrated circuit |
GB201115119D0 (en) * | 2011-09-01 | 2011-10-19 | Multi Mode Multi Media Solutions Nv | Generation of digital clock for system having RF circuitry |
US8902796B2 (en) | 2011-11-04 | 2014-12-02 | Broadcom Corporation | Power-efficient multi-mode transceiver synthesizer configurations |
CN102706273B (zh) * | 2012-05-21 | 2015-04-15 | 中国人民解放军国防科学技术大学 | 一种基于外差干涉信号的相位解调方法 |
CN102931984B (zh) * | 2012-09-26 | 2014-11-19 | 成都嘉纳海威科技有限责任公司 | 一种用于毫米波超宽带频率合成器 |
CN103117756A (zh) * | 2013-01-05 | 2013-05-22 | 北京昆腾微电子有限公司 | 用于信号传输机的干扰移除装置和方法 |
US9191255B2 (en) * | 2013-03-14 | 2015-11-17 | Spreadtrum Communications Usa Inc. | Method and apparatus for compensating for frequency errors between base station and mobile station |
KR102211727B1 (ko) | 2014-01-20 | 2021-02-03 | 삼성전자주식회사 | 디지털 위상 고정 루프, 디지털 위상 고정 루프를 제어하는 방법 및 디지털 위상 고정 루프를 이용한 초저전력 송수신기 |
EP2905905B1 (en) * | 2014-02-06 | 2020-05-20 | Stichting IMEC Nederland | System for direct conversion receivers |
US9148186B1 (en) * | 2014-04-08 | 2015-09-29 | Broadcom Corporation | Highly linear receiver front-end with thermal and phase noise cancellation |
EP2983295B1 (en) * | 2014-08-04 | 2019-04-10 | Synopsys, Inc. | Delay-locked loop arrangement and method for operating a delay-locked loop circuit |
WO2017105349A1 (en) * | 2015-12-16 | 2017-06-22 | Agency For Science, Technology And Research | Frequency synthesizers and methods for synthesizing a frequency |
DE102016124783A1 (de) * | 2016-12-19 | 2018-06-21 | Infineon Technologies Ag | Hochfrequenzvorrichtung und entsprechendes Verfahren |
KR102608982B1 (ko) * | 2016-12-26 | 2023-11-30 | 에스케이하이닉스 주식회사 | 완전 디지털 위상 고정 루프 |
US9867135B1 (en) | 2017-02-06 | 2018-01-09 | Mediatek Inc. | Frequency-generating circuit and communications apparatus |
CN109391275B (zh) * | 2017-08-04 | 2020-06-19 | 瑞昱半导体股份有限公司 | 无线通信系统接收电路与射频信号接收方法 |
US10291386B2 (en) * | 2017-09-29 | 2019-05-14 | Cavium, Llc | Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence |
DE102018220202A1 (de) * | 2018-11-23 | 2020-05-28 | Diehl Metering Gmbh | Neutralisierung von Umwelteinflüssen auf die Sendeparameter |
CN109936363B (zh) * | 2019-03-06 | 2023-08-04 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
US11451366B2 (en) * | 2020-01-16 | 2022-09-20 | Mediatek Inc. | Lead-on detection circuitry of biopotential acquisition system |
KR102430593B1 (ko) | 2020-06-23 | 2022-08-08 | 서울대학교산학협력단 | 주파수 합성 회로 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05122063A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 位相ロツクループシンセサイザ |
JPH06268551A (ja) * | 1993-03-11 | 1994-09-22 | Toshiba Corp | シンセサイザ回路 |
JPH0715391A (ja) * | 1993-06-24 | 1995-01-17 | Sharp Corp | 無線通信装置 |
JPH09331255A (ja) * | 1996-06-11 | 1997-12-22 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
JPH1141124A (ja) * | 1997-07-22 | 1999-02-12 | Saitama Nippon Denki Kk | 無線装置 |
JP2005192018A (ja) * | 2003-12-26 | 2005-07-14 | Seiko Epson Corp | 受信機 |
US20060046663A1 (en) * | 2004-08-30 | 2006-03-02 | Samsung Electronics Co., Ltd. | Frequency synthesizer and frequency synthesis method |
JP2006319926A (ja) * | 2005-05-16 | 2006-11-24 | Kyocera Corp | 通信装置 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6221332A (ja) | 1985-07-22 | 1987-01-29 | Toshiba Corp | 無線電話システムの通信制御方式 |
JP2603941B2 (ja) | 1987-04-14 | 1997-04-23 | 株式会社東芝 | 無線電話装置 |
JPS63299620A (ja) | 1987-05-29 | 1988-12-07 | Toshiba Corp | 無線通信システム |
JPH01270418A (ja) | 1988-04-22 | 1989-10-27 | Alps Electric Co Ltd | 同時双方向fm送受信機 |
JPH01240020A (ja) | 1988-03-22 | 1989-09-25 | Alps Electric Co Ltd | 同時双方向fm送受信機 |
JP2523797B2 (ja) | 1988-06-27 | 1996-08-14 | 松下冷機株式会社 | 積層型熱交換器 |
US4987571A (en) | 1989-07-25 | 1991-01-22 | Motorola, Inc. | Data communication system with prioritized periodic and aperiodic messages |
JP3155295B2 (ja) | 1991-06-20 | 2001-04-09 | 株式会社東芝 | 無線電話装置 |
JP2674906B2 (ja) | 1991-07-25 | 1997-11-12 | 株式会社トミー | シュミレーション装置 |
MY109735A (en) | 1992-08-28 | 1997-05-31 | Thomson Consumer Electronics Inc | Negative feedback control circuit having a common line for input and output signals |
JPH0631240U (ja) | 1992-09-28 | 1994-04-22 | カルソニック株式会社 | コードレス電話 |
FR2717969B1 (fr) | 1994-03-22 | 1996-05-31 | Nortel Matra Cellular | Procédé et équipements pour diffuser des messages vers des stations mobiles de radiocommunication. |
JP3278311B2 (ja) | 1994-12-28 | 2002-04-30 | 松下電器産業株式会社 | データ送受信装置 |
JP3327028B2 (ja) | 1995-02-14 | 2002-09-24 | 松下電器産業株式会社 | 周波数シンセサイザ |
US5654774A (en) | 1995-06-06 | 1997-08-05 | Thomson Consumer Electronics, Inc. | Tuner for digital satellite receiver |
JP2704136B2 (ja) | 1995-06-20 | 1998-01-26 | 埼玉日本電気株式会社 | 無線送受信機 |
US7708372B2 (en) * | 1997-07-15 | 2010-05-04 | Silverbrook Research Pty Ltd | Inkjet nozzle with ink feed channels etched from back of wafer |
FI109861B (fi) | 1998-01-05 | 2002-10-15 | Nokia Corp | Menetelmä solun yleislähetyskapasiteetin tehokkaaksi hyödyntämiseksi |
JP3822997B2 (ja) | 1998-03-19 | 2006-09-20 | 株式会社日立製作所 | 放送情報配信システム |
KR100566040B1 (ko) | 1998-03-19 | 2006-03-30 | 가부시끼가이샤 히다치 세이사꾸쇼 | 방송 정보 공급 시스템 |
US6252543B1 (en) | 1998-05-28 | 2001-06-26 | Ericsson Inc. | Location system combining ranging measurements from GPS and cellular networks |
US6636740B1 (en) | 1998-06-16 | 2003-10-21 | Ericsson Inc. | Apparatus and methods for position computation based on broadcast initialization data |
US6246336B1 (en) | 1998-06-24 | 2001-06-12 | Motorola, Inc. | Radio communication system for communicating scheduled messages and method therefor |
US6397074B1 (en) | 1999-05-07 | 2002-05-28 | Nokia Mobile Phones Limited | GPS assistance data delivery method and system |
US6606502B1 (en) | 1999-07-27 | 2003-08-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Method system and mobile switching center (MSC) for reporting capability to perform periodic broadcast short message service (SMS) |
DE19946200A1 (de) * | 1999-09-27 | 2001-05-03 | Infineon Technologies Ag | Phasenregelkreis |
US6600917B1 (en) | 1999-10-04 | 2003-07-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Telecommunications network broadcasting of service capabilities |
US6785324B1 (en) * | 1999-10-26 | 2004-08-31 | Intersil Corporation | Transceiver including reactive termination for enhanced cross-modulation performance and related methods |
US6505052B1 (en) | 2000-02-01 | 2003-01-07 | Qualcomm, Incorporated | System for transmitting and receiving short message service (SMS) messages |
US6895249B2 (en) | 2000-07-14 | 2005-05-17 | Qualcomm Incorporated | Method and apparatus for broadcasting position location data in a wireless communication system |
US6694129B2 (en) | 2001-01-12 | 2004-02-17 | Qualcomm, Incorporated | Direct conversion digital domain control |
JP3479283B2 (ja) | 2001-01-24 | 2003-12-15 | 埼玉日本電気株式会社 | 周波数シンセサイザ |
US6671500B2 (en) | 2001-03-30 | 2003-12-30 | Skyworks Solutions, Inc. | Frequency plan |
US7639724B2 (en) | 2001-10-11 | 2009-12-29 | Sirf Technology Inc. | RF converter with multiple mode frequency synthesizer compatible with a 48 Fo GPS baseband processor |
JP3811743B2 (ja) | 2002-02-25 | 2006-08-23 | 日本放送協会 | 高周波信号発生装置 |
US6814421B2 (en) * | 2002-10-24 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Printing device and method |
JP2004207824A (ja) | 2002-12-24 | 2004-07-22 | Hitachi Kokusai Electric Inc | 無線機 |
DE10306313B4 (de) | 2003-02-14 | 2004-12-16 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Erzeugung eines Systemtakts |
TWI318048B (en) | 2004-11-01 | 2009-12-01 | Broadcom Corp | A method and system for frequency feedback adjustment in digital receivers |
JP2007259122A (ja) | 2006-03-23 | 2007-10-04 | Renesas Technology Corp | 通信用半導体集積回路 |
US8781426B2 (en) | 2006-05-15 | 2014-07-15 | Qualcomm Incorporated | Techniques for controlling operation of control loops in a receiver |
US7714666B2 (en) | 2006-06-15 | 2010-05-11 | Mediatek Inc. | Phase locked loop frequency synthesizer and method for modulating the same |
CN200980068Y (zh) | 2006-07-21 | 2007-11-21 | 中兴通讯股份有限公司 | 一种射频接收机 |
-
2009
- 2009-02-05 US US12/366,441 patent/US9287886B2/en not_active Expired - Fee Related
- 2009-02-27 CN CN200980106777.3A patent/CN101960720B/zh not_active Expired - Fee Related
- 2009-02-27 KR KR1020107021648A patent/KR101247029B1/ko not_active IP Right Cessation
- 2009-02-27 TW TW098106507A patent/TW201001925A/zh unknown
- 2009-02-27 WO PCT/US2009/035577 patent/WO2009111346A1/en active Application Filing
- 2009-02-27 JP JP2010548925A patent/JP2011514079A/ja not_active Withdrawn
- 2009-02-27 EP EP09717811.5A patent/EP2258048B1/en not_active Not-in-force
-
2014
- 2014-12-19 JP JP2014258036A patent/JP5980893B2/ja not_active Expired - Fee Related
-
2015
- 2015-09-17 CY CY20151100821T patent/CY1116911T1/el unknown
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05122063A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 位相ロツクループシンセサイザ |
JPH06268551A (ja) * | 1993-03-11 | 1994-09-22 | Toshiba Corp | シンセサイザ回路 |
JPH0715391A (ja) * | 1993-06-24 | 1995-01-17 | Sharp Corp | 無線通信装置 |
JPH09331255A (ja) * | 1996-06-11 | 1997-12-22 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
JPH1141124A (ja) * | 1997-07-22 | 1999-02-12 | Saitama Nippon Denki Kk | 無線装置 |
JP2005192018A (ja) * | 2003-12-26 | 2005-07-14 | Seiko Epson Corp | 受信機 |
US20060046663A1 (en) * | 2004-08-30 | 2006-03-02 | Samsung Electronics Co., Ltd. | Frequency synthesizer and frequency synthesis method |
JP2006074756A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Electronics Co Ltd | 周波数合成器及びその動作方法 |
JP2006319926A (ja) * | 2005-05-16 | 2006-11-24 | Kyocera Corp | 通信装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109787624A (zh) * | 2018-12-24 | 2019-05-21 | 贵州航天计量测试技术研究所 | 一种宽带低杂散小数分频锁相环 |
JP2022522552A (ja) * | 2018-12-28 | 2022-04-20 | インテル コーポレイション | 無線機器の設計、制御、及びアーキテクチャ |
JP7350789B2 (ja) | 2018-12-28 | 2023-09-26 | インテル コーポレイション | 無線機器の設計、制御、及びアーキテクチャ |
Also Published As
Publication number | Publication date |
---|---|
EP2258048A1 (en) | 2010-12-08 |
US9287886B2 (en) | 2016-03-15 |
CN101960720A (zh) | 2011-01-26 |
TW201001925A (en) | 2010-01-01 |
KR20100123748A (ko) | 2010-11-24 |
JP5980893B2 (ja) | 2016-08-31 |
US20090221235A1 (en) | 2009-09-03 |
CY1116911T1 (el) | 2017-04-05 |
JP2011514079A (ja) | 2011-04-28 |
CN101960720B (zh) | 2015-03-18 |
WO2009111346A1 (en) | 2009-09-11 |
KR101247029B1 (ko) | 2013-03-26 |
EP2258048B1 (en) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5980893B2 (ja) | 分数分周方式位相同期ループのための動的基準周波数 | |
US8655296B2 (en) | Frequency synthesizer and related method for generating wideband signals | |
EP2797234B1 (en) | Local oscillator signal generator with automatic quadrature phase imbalance compensation | |
US8890590B1 (en) | Wideband frequency synthesizer and frequency synthesizing method thereof | |
US9000815B2 (en) | Fractional spur reduction using controlled clock jitter | |
US8502575B2 (en) | Fractional-N PLL using multiple phase comparison frequencies to improve spurious signal performance | |
US8723568B1 (en) | Local oscillator signal generation using delay locked loops | |
US7521974B2 (en) | Translational phase locked loop using a quantized interpolated edge timed synthesizer | |
US20130271229A1 (en) | Method and apparatus for local oscillator | |
US9509323B2 (en) | Fractional-N synthesizer with pre-multiplication | |
US6850745B2 (en) | Method and apparatus for generating a self-correcting local oscillation | |
US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
KR20110053603A (ko) | 위상동기루프 및 이를 이용한 위성통신단말기 | |
US6407643B2 (en) | Phase-locked loop enabling the generation of a reference signal having a high spectral purity | |
TWI650948B (zh) | 使用鎖相迴路之頻率合成 | |
WO2021120836A1 (zh) | 一种频率合成器、频率合成方法、电子设备及存储介质 | |
WO2018192654A1 (en) | Signal generation device | |
Plessas et al. | Design and implementation of a dual-loop frequency synthesizer for 5 GHz WLANs | |
JP2010028468A (ja) | Fm受信装置 | |
TW201440440A (zh) | 本地振盪器的裝置與方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5980893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |