JP2827968B2 - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JP2827968B2 JP2827968B2 JP7164346A JP16434695A JP2827968B2 JP 2827968 B2 JP2827968 B2 JP 2827968B2 JP 7164346 A JP7164346 A JP 7164346A JP 16434695 A JP16434695 A JP 16434695A JP 2827968 B2 JP2827968 B2 JP 2827968B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- divided
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ周波数シンセサイ
ザに関し、特に移動無線機等に用いられる分数分周方式
を用いたＰＬＬ周波数シンセサイザに関する。
ザに関し、特に移動無線機等に用いられる分数分周方式
を用いたＰＬＬ周波数シンセサイザに関する。
【０００２】
【従来の技術】近年、移動体通信、例えば、携帯電話や
コードレス電話等においては、それらの需要の増大にと
もない使用周波数帯が高周波帯域に移行してゆくととも
に、多チャネル化の要求が強くなってきている。したが
って、高い周波数精度のチャネル周波数への切替が必要
になり、また、高速切替すなわち高速ロックの要求が高
まってきている。局部発振周波数源として多チャネルお
よび高速ロックの要求に対応して非同期状態での位相比
較周波数を高く設定できる分数分周方式のＰＬＬ周波数
シンセサイザが、広く用いられるようになってきてい
る。
コードレス電話等においては、それらの需要の増大にと
もない使用周波数帯が高周波帯域に移行してゆくととも
に、多チャネル化の要求が強くなってきている。したが
って、高い周波数精度のチャネル周波数への切替が必要
になり、また、高速切替すなわち高速ロックの要求が高
まってきている。局部発振周波数源として多チャネルお
よび高速ロックの要求に対応して非同期状態での位相比
較周波数を高く設定できる分数分周方式のＰＬＬ周波数
シンセサイザが、広く用いられるようになってきてい
る。
【０００３】従来のこの種のＰＬＬ周波数シンセサイザ
は、例えば特開昭６１−２４５６２９号公報（文献１）
記載のＮ分数型周波数シンセサイザのように、分周比Ｐ
とＰ＋１との２モードの分周器すなわちプリスケーラを
前置し、データＮ，ＡをそれぞれカウントするＮおよび
Ａの２つのカウンタから成るプログラマブルカウンタと
を備え、これら２つのデータＮとＡを、ｎ進の累算器お
よび加算器を用いることにより増減させることにより一
定の周期における平均分周比を分数として実現するとい
う方式である。
は、例えば特開昭６１−２４５６２９号公報（文献１）
記載のＮ分数型周波数シンセサイザのように、分周比Ｐ
とＰ＋１との２モードの分周器すなわちプリスケーラを
前置し、データＮ，ＡをそれぞれカウントするＮおよび
Ａの２つのカウンタから成るプログラマブルカウンタと
を備え、これら２つのデータＮとＡを、ｎ進の累算器お
よび加算器を用いることにより増減させることにより一
定の周期における平均分周比を分数として実現するとい
う方式である。
【０００４】文献１記載の従来のＰＬＬ周波数シンセサ
イザをブロックで示す図４を参照すると、この従来のＰ
ＬＬ周波数シンセサイザは、制御データＡ，Ｎの供給に
応答して入力のＶＣＯ信号Ｖの周波数ｆｖを所定の分周
比で分周し周波数ｆｐの出力信号Ｆｐを出力する可変分
周回路１００と、出力信号Ｆｐの周波数ｆｐと基準信号
Ｆｐの周波数ｆｒと比較し差信号ｐｃを出力する位相比
較器２００と、差信号ｐｃを平滑して制御信号ｄｃを出
力するＬＰＦ３００と、制御信号ｄｃの電圧に応答して
発振周波数ｆｖが制御され出力信号ＦＯ，Ｖを出力する
ＶＣＯ４００とを備える。
イザをブロックで示す図４を参照すると、この従来のＰ
ＬＬ周波数シンセサイザは、制御データＡ，Ｎの供給に
応答して入力のＶＣＯ信号Ｖの周波数ｆｖを所定の分周
比で分周し周波数ｆｐの出力信号Ｆｐを出力する可変分
周回路１００と、出力信号Ｆｐの周波数ｆｐと基準信号
Ｆｐの周波数ｆｒと比較し差信号ｐｃを出力する位相比
較器２００と、差信号ｐｃを平滑して制御信号ｄｃを出
力するＬＰＦ３００と、制御信号ｄｃの電圧に応答して
発振周波数ｆｖが制御され出力信号ＦＯ，Ｖを出力する
ＶＣＯ４００とを備える。
【０００５】可変分周回路１００は、制御信号ＭＣの供
給に応答して入力信号Ｖの周波数ｆｖのＰおよびＰ＋１
分周のいずれか一方の動作を行い周波数ｆｓのプリスケ
ール信号Ｑ２を出力するプリスケーラ１と、データＮ，
ＡＣの制御により設定される分周比で信号Ｑ２を分周し
出力信号Ｆｐおよび制御信号ＭＣを出力するプログラマ
ブルカウンタ３と、ＴＦＦから成る累算器４１と加算器
４２とを含みデータＮ，Ａと基準信号Ｆｒの供給に応答
して信号Ｆｒの２周期毎に１回データＡに＋１したデー
タＮ，ＡＣを出力する制御回路４とを備える。
給に応答して入力信号Ｖの周波数ｆｖのＰおよびＰ＋１
分周のいずれか一方の動作を行い周波数ｆｓのプリスケ
ール信号Ｑ２を出力するプリスケーラ１と、データＮ，
ＡＣの制御により設定される分周比で信号Ｑ２を分周し
出力信号Ｆｐおよび制御信号ＭＣを出力するプログラマ
ブルカウンタ３と、ＴＦＦから成る累算器４１と加算器
４２とを含みデータＮ，Ａと基準信号Ｆｒの供給に応答
して信号Ｆｒの２周期毎に１回データＡに＋１したデー
タＮ，ＡＣを出力する制御回路４とを備える。
【０００６】プリスケーラ１は、ＯＲ信号ＯＲの供給に
応答して分周比がＰ／４，Ｐ／４＋１のいずれか一方に
設定され信号ｓを出力する可変分周器１１と、信号ｓの
供給に応答して動作し各々２分周の信号Ｑ１，Ｑ２をそ
れぞれ出力する２段のＴ型フリップフロップ（ＴＦＦ）
Ｆ１１，Ｆ１２と、信号ＭＣ，Ｑ１，Ｑ２のＯＲ演算を
行い信号ＯＲを出力する３入力のＯＲ回路１４とを備え
る。
応答して分周比がＰ／４，Ｐ／４＋１のいずれか一方に
設定され信号ｓを出力する可変分周器１１と、信号ｓの
供給に応答して動作し各々２分周の信号Ｑ１，Ｑ２をそ
れぞれ出力する２段のＴ型フリップフロップ（ＴＦＦ）
Ｆ１１，Ｆ１２と、信号ＭＣ，Ｑ１，Ｑ２のＯＲ演算を
行い信号ＯＲを出力する３入力のＯＲ回路１４とを備え
る。
【０００７】次に、図４および動作タイムチャートを示
す図５を参照して、従来のＰＬＬ周波数シンセサイザの
動作について説明すると、まず、説明の便宜上、プリス
ケーラ１の基本分周比Ｐを１６、ＶＣＯ４００の出力信
号Ｖの周波数ｆｖを２４７３ＭＨｚ、位相比較器２００
の基準信号Ｆｒの周波数ｆｒを２Ｍｚとする。この場合
の所要分周比は１２３６．５となる。ここで、制御回路
４に供給するデータＮ，Ａをそれぞれ７７，４と設定す
る。まず、制御回路４の累算器４１は、基準信号Ｆｒの
供給に応答し２周期毎に１回＋１命令を加算器４２に出
力し、加算器４２はデータＡに＋１を加算しデータＡＣ
＝５をデータＮ＝７７とともに出力し、プログラムカウ
ンタ３に供給する。
す図５を参照して、従来のＰＬＬ周波数シンセサイザの
動作について説明すると、まず、説明の便宜上、プリス
ケーラ１の基本分周比Ｐを１６、ＶＣＯ４００の出力信
号Ｖの周波数ｆｖを２４７３ＭＨｚ、位相比較器２００
の基準信号Ｆｒの周波数ｆｒを２Ｍｚとする。この場合
の所要分周比は１２３６．５となる。ここで、制御回路
４に供給するデータＮ，Ａをそれぞれ７７，４と設定す
る。まず、制御回路４の累算器４１は、基準信号Ｆｒの
供給に応答し２周期毎に１回＋１命令を加算器４２に出
力し、加算器４２はデータＡに＋１を加算しデータＡＣ
＝５をデータＮ＝７７とともに出力し、プログラムカウ
ンタ３に供給する。
【０００８】プリスケーラ１はトータルカウント数であ
るデータＮ＝７７を１周期とする制御信号ＭＣのＨレベ
ルに応答して基本分周比Ｐ＝１６、信号ＭＣのＬレベル
に応答してＰ＋１＝１７のそれぞれの入力信号Ｖに対す
る出力信号Ｑ２の分周比が制御される。
るデータＮ＝７７を１周期とする制御信号ＭＣのＨレベ
ルに応答して基本分周比Ｐ＝１６、信号ＭＣのＬレベル
に応答してＰ＋１＝１７のそれぞれの入力信号Ｖに対す
る出力信号Ｑ２の分周比が制御される。
【０００９】したがって、ある周期において信号ＭＣの
Ｈ，Ｌ各レべル期間が信号Ｑ２のトータルカウント値７
７のうちのそれぞれ７３，４周期分であるとすると、次
の周期では信号ＭＣのＨ，Ｌ各レべル期間が信号Ｑ２の
それぞれ７２，５周期分となる。これにより、信号Ｆｐ
の周波数ｆｐは２４７３ＭＨｚの１２３６分周に対応す
る２．０００８ＭＨｚから１２３７分周対応の１．９９
９２ＭＨｚに変化する。
Ｈ，Ｌ各レべル期間が信号Ｑ２のトータルカウント値７
７のうちのそれぞれ７３，４周期分であるとすると、次
の周期では信号ＭＣのＨ，Ｌ各レべル期間が信号Ｑ２の
それぞれ７２，５周期分となる。これにより、信号Ｆｐ
の周波数ｆｐは２４７３ＭＨｚの１２３６分周に対応す
る２．０００８ＭＨｚから１２３７分周対応の１．９９
９２ＭＨｚに変化する。
【００１０】入力のＶＣＯ信号Ｖの周波数ｆｖに対する
プリスケーラ１の２つの分周比をそれぞれＰ，Ｐ＋１と
すると、平均分周比Ｍ２ａｖは次式で表される。
プリスケーラ１の２つの分周比をそれぞれＰ，Ｐ＋１と
すると、平均分周比Ｍ２ａｖは次式で表される。
【００１１】 Ｍ２ａｖ＝［（Ｎ−Ａ）Ｐ＋Ａ（Ｐ＋１） ＋｛（Ｎ−（Ａ＋１）Ｐ＋（Ａ＋１）（Ｐ＋１）｝］／２ ＝ＮＰ＋Ａ＋１／２…………………………………………………………（１） これは、いわゆるＰ＋１／２分周動作であり、上記のＰ
＝１６，Ｎ＝７７，Ａ＝４を（１）式に代入すると、次
のようになる。
＝１６，Ｎ＝７７，Ａ＝４を（１）式に代入すると、次
のようになる。
【００１２】 Ｍ２ａｖ＝７７×１６＋４＋１／２＝１２３６．５ すなわち、平均分周比は１２３６．５となり対応の出力
周波数ｆｐは２．００００ＭＨｚとなる。
周波数ｆｐは２．００００ＭＨｚとなる。
【００１３】また、プログラマブルカウンタ３に供給す
るデータＡＣの値はＰと同一すなわち１６まで必要とな
るので加算器４２は５ビット以上の加算器である必要が
ある。
るデータＡＣの値はＰと同一すなわち１６まで必要とな
るので加算器４２は５ビット以上の加算器である必要が
ある。
【００１４】ここで、半導体集積回路上に形成する場
合、２入力ＯＲの回路規模を２セルとすると、累算器４
１のＴＦＦは８セル、１ビットの加算器は９セル程度の
規模となり、５ビットの加算器４２の場合は９×５＝４
５セルとなり、制御回路４として５３セル程度の回路規
模となる。
合、２入力ＯＲの回路規模を２セルとすると、累算器４
１のＴＦＦは８セル、１ビットの加算器は９セル程度の
規模となり、５ビットの加算器４２の場合は９×５＝４
５セルとなり、制御回路４として５３セル程度の回路規
模となる。
【００１５】
【発明が解決しようとする課題】上述した従来のＰＬＬ
周波数シンセサイザは、制御回路としてプログラマブル
カウンタに供給する分周比のデータＮ，Ａに対して、＋
１命令を出力する２進の累算器とこの＋１命令を受けて
データＮ，Ａに加算した分周比命令を出力するビット長
の長い加算器とを必要とするため、制御回路の構成が複
雑化となり回路規模の増大要因となるという欠点があっ
た。
周波数シンセサイザは、制御回路としてプログラマブル
カウンタに供給する分周比のデータＮ，Ａに対して、＋
１命令を出力する２進の累算器とこの＋１命令を受けて
データＮ，Ａに加算した分周比命令を出力するビット長
の長い加算器とを必要とするため、制御回路の構成が複
雑化となり回路規模の増大要因となるという欠点があっ
た。
【００１６】
【課題を解決するための手段】本発明のＰＬＬ周波数シ
ンセサイザは、第１，第２の制御データの供給に応答し
て被分周信号を所定の分周比で分周し分周出力信号を出
力する可変分周回路と、前記分周出力信号のの周波数と
基準信号の周波数とを比較し差信号を出力する位相比較
回路と、前記差信号を平滑して周波数制御信号を出力す
るローパスフィルタ回路と、前記周波数制御信号の供給
に応答して発振周波数が制御され前記被分周信号を出力
する電圧制御発振回路を備えるＰＬＬ周波数シンセサイ
ザにおいて、前記可変分周回路が、第１，第２の分周制
御信号の供給に応答して前記被分周信号の第１および第
２の分周比のいずれか一方の分周動作を選択的に行いプ
リスケール信号を出力するプリスケーラ回路と、前記第
１，第２の制御データにより設定される第３の分周比で
前記プリスケール信号を分周し前記分周出力信号と前記
第１，第２の制御データ対応の前記第１の分周制御信号
とを出力するプログラマブルカウンタと、前記プリスケ
ール信号と前記分周制御信号との論理演算を行い論理信
号を出力する第１の論理回路と前記論理信号を予め定め
た第４の分周比で分周し前記第２の分周制御信号を出力
する分周回路とを含む制御回路とを備えて構成されてい
る。
ンセサイザは、第１，第２の制御データの供給に応答し
て被分周信号を所定の分周比で分周し分周出力信号を出
力する可変分周回路と、前記分周出力信号のの周波数と
基準信号の周波数とを比較し差信号を出力する位相比較
回路と、前記差信号を平滑して周波数制御信号を出力す
るローパスフィルタ回路と、前記周波数制御信号の供給
に応答して発振周波数が制御され前記被分周信号を出力
する電圧制御発振回路を備えるＰＬＬ周波数シンセサイ
ザにおいて、前記可変分周回路が、第１，第２の分周制
御信号の供給に応答して前記被分周信号の第１および第
２の分周比のいずれか一方の分周動作を選択的に行いプ
リスケール信号を出力するプリスケーラ回路と、前記第
１，第２の制御データにより設定される第３の分周比で
前記プリスケール信号を分周し前記分周出力信号と前記
第１，第２の制御データ対応の前記第１の分周制御信号
とを出力するプログラマブルカウンタと、前記プリスケ
ール信号と前記分周制御信号との論理演算を行い論理信
号を出力する第１の論理回路と前記論理信号を予め定め
た第４の分周比で分周し前記第２の分周制御信号を出力
する分周回路とを含む制御回路とを備えて構成されてい
る。
【００１７】
【実施例】次に、本発明の実施例を図４と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例のＰＬＬ
周波数シンセサイザは、従来と共通の位相比較器２００
と、ＬＰＦ３００と、ＶＣＯ４００とに加えて、可変分
周回路１００の代りに簡易化した制御回路２を備え制御
データＡ，Ｎの供給に応答して入力のＶＣＯ信号Ｖの周
波数ｆｖを所定の分周比で分周し周波数ｆｐの出力信号
Ｆｐを出力する可変分周回路１００Ａを備える。
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例のＰＬＬ
周波数シンセサイザは、従来と共通の位相比較器２００
と、ＬＰＦ３００と、ＶＣＯ４００とに加えて、可変分
周回路１００の代りに簡易化した制御回路２を備え制御
データＡ，Ｎの供給に応答して入力のＶＣＯ信号Ｖの周
波数ｆｖを所定の分周比で分周し周波数ｆｐの出力信号
Ｆｐを出力する可変分周回路１００Ａを備える。
【００１８】可変分周回路器１００Ａは、従来と共通の
プログラムカウンタ３に加えて、プリスケーラ１の代り
に制御信号ＭＣの供給に応答して入力信号Ｖの周波数ｆ
ｖのＰおよびＰ＋１分周のいずれか一方の動作を行い周
波数ｆｓのプリスケール信号Ｑ２を出力するプリスケー
ラ１Ａと、制御信号ＭＣとプリスケール信号Ｑ２とのＯ
Ｒ演算を行い信号Ｃ３を出力するＯＲ回路２１と信号Ｃ
３の供給に応答して２分周信号Ｑ３を出力するＴＦＦ２
２とを備える制御回路２とを備える。
プログラムカウンタ３に加えて、プリスケーラ１の代り
に制御信号ＭＣの供給に応答して入力信号Ｖの周波数ｆ
ｖのＰおよびＰ＋１分周のいずれか一方の動作を行い周
波数ｆｓのプリスケール信号Ｑ２を出力するプリスケー
ラ１Ａと、制御信号ＭＣとプリスケール信号Ｑ２とのＯ
Ｒ演算を行い信号Ｃ３を出力するＯＲ回路２１と信号Ｃ
３の供給に応答して２分周信号Ｑ３を出力するＴＦＦ２
２とを備える制御回路２とを備える。
【００１９】プリスケーラ１Ａは、従来と共通の可変分
周器１１と、ＴＦＦＦ１１，Ｆ１２とに加えて、ＯＲ回
路１３の代りに信号ＭＣ，Ｑ１，Ｑ２，およびＱ３のＯ
Ｒ演算を行い信号ＯＲを出力する４入力のＯＲ回路１３
Ａを備える。
周器１１と、ＴＦＦＦ１１，Ｆ１２とに加えて、ＯＲ回
路１３の代りに信号ＭＣ，Ｑ１，Ｑ２，およびＱ３のＯ
Ｒ演算を行い信号ＯＲを出力する４入力のＯＲ回路１３
Ａを備える。
【００２０】次に、図１および動作タイムチャートを示
す図２を参照して本実施例の動作について説明すると、
説明の便宜上従来と同様に、プリスケーラ１の基本分周
比Ｐを１６、ＶＣＯ４００の出力信号Ｖの周波数ｆｖを
２４７３ＭＨｚ、位相比較器２００の基準信号Ｆｒの周
波数ｆｒを２Ｍｚとし、したがって、所要分周比は１２
３６．５となるものとする。
す図２を参照して本実施例の動作について説明すると、
説明の便宜上従来と同様に、プリスケーラ１の基本分周
比Ｐを１６、ＶＣＯ４００の出力信号Ｖの周波数ｆｖを
２４７３ＭＨｚ、位相比較器２００の基準信号Ｆｒの周
波数ｆｒを２Ｍｚとし、したがって、所要分周比は１２
３６．５となるものとする。
【００２１】プログラムカウンタ３にはデータＮとして
従来と同様プリスケーラ１Ａの出力信号Ｑ２のトータル
カウント値Ｎ＝７７を、データＡとして信号Ｑ２のＬレ
ベルの期間の信号Ｑ２のカウント数Ａ＝９をそれぞれ設
定する。プリスケーラ１Ａの制御信号ＭＣのＬレベルの
期間は、Ｎ＝７７に対応する１周期のうち、出力信号Ｑ
２のカウント数Ａ＝９に対応する幅となる。信号ＭＣの
Ｈレベルの期間はカウント値７７−９＝６８に対応し、
出力信号Ｑ２は従来のプリスケーラ１と同様に１６分周
を反復する。
従来と同様プリスケーラ１Ａの出力信号Ｑ２のトータル
カウント値Ｎ＝７７を、データＡとして信号Ｑ２のＬレ
ベルの期間の信号Ｑ２のカウント数Ａ＝９をそれぞれ設
定する。プリスケーラ１Ａの制御信号ＭＣのＬレベルの
期間は、Ｎ＝７７に対応する１周期のうち、出力信号Ｑ
２のカウント数Ａ＝９に対応する幅となる。信号ＭＣの
Ｈレベルの期間はカウント値７７−９＝６８に対応し、
出力信号Ｑ２は従来のプリスケーラ１と同様に１６分周
を反復する。
【００２２】次に、信号ＭＣが０すなわちＬレベルにな
ると、ＯＲ回路２１は前状態のプリスケーラ１Ａの出力
Ｑ２と信号ＭＣとのＯＲ演算結果である信号Ｃ３をＴＦ
Ｆ２２に供給し、ＴＦＦ２２は信号Ｃ３を２分周し、出
力信号Ｑ３として１，０を反復して出力する。これによ
りＯＲ回路１３に供給される信号ＭＣ，Ｑ３の各々が
０，０の場合は出力信号Ｑ２は次の状態で１７分周信号
を出力する。次に信号ＭＣ，Ｑ３の各々が０，１の場合
は信号ＭＣが１の時と同様に出力信号Ｑ２は次の状態で
１６分周信号を出力する。
ると、ＯＲ回路２１は前状態のプリスケーラ１Ａの出力
Ｑ２と信号ＭＣとのＯＲ演算結果である信号Ｃ３をＴＦ
Ｆ２２に供給し、ＴＦＦ２２は信号Ｃ３を２分周し、出
力信号Ｑ３として１，０を反復して出力する。これによ
りＯＲ回路１３に供給される信号ＭＣ，Ｑ３の各々が
０，０の場合は出力信号Ｑ２は次の状態で１７分周信号
を出力する。次に信号ＭＣ，Ｑ３の各々が０，１の場合
は信号ＭＣが１の時と同様に出力信号Ｑ２は次の状態で
１６分周信号を出力する。
【００２３】その結果、信号ＭＣの０の時、プリスケー
ラ１Ａは２回に１回１７分周信号を出力信号Ｑ２として
出力する。したがって、信号ＭＣのＬレベル期間を設定
するデータＡが奇数である場合、ある状態で信号ＭＣが
０で出力信号Ｑ２が１７分周信号の出力で開始したとき
は、次に信号ＭＣが１から０に変化したとき自動的に１
６分周信号出力で始まる。
ラ１Ａは２回に１回１７分周信号を出力信号Ｑ２として
出力する。したがって、信号ＭＣのＬレベル期間を設定
するデータＡが奇数である場合、ある状態で信号ＭＣが
０で出力信号Ｑ２が１７分周信号の出力で開始したとき
は、次に信号ＭＣが１から０に変化したとき自動的に１
６分周信号出力で始まる。
【００２４】入力のＶＣＯ信号Ｖの周波数ｆｖに対する
プリスケーラ１Ａの２つの分周比をそれぞれＰ，Ｐ＋１
とすると、平均分周比Ｍ１ａｖは次式で表される。 Ｍ１ａｖ＝（Ｎ−Ａ）Ｐ＋Ａ｛Ｐ＋（Ｐ＋１）｝／２＝ＮＰ＋Ａ／２…（２） 上記のＰ＝１６，Ｎ＝７７，Ａ＝９を（２）式に代入す
ると、次のようになる。
プリスケーラ１Ａの２つの分周比をそれぞれＰ，Ｐ＋１
とすると、平均分周比Ｍ１ａｖは次式で表される。 Ｍ１ａｖ＝（Ｎ−Ａ）Ｐ＋Ａ｛Ｐ＋（Ｐ＋１）｝／２＝ＮＰ＋Ａ／２…（２） 上記のＰ＝１６，Ｎ＝７７，Ａ＝９を（２）式に代入す
ると、次のようになる。
【００２５】 Ｍ１ａｖ＝７７×１６＋９／２＝１２３６．５ すなわち、ＯＲ回路２１とＴＦＦ２２とを付加するだけ
で従来と同様のＰ＋１／２分周（Ｐ：自然数）の分数分
周を実現できる。
で従来と同様のＰ＋１／２分周（Ｐ：自然数）の分数分
周を実現できる。
【００２６】この場合、従来と同様に、２入力ＯＲの回
路規模を２セルとすると、ＴＦＦ２２は８セル、したが
って制御回路２として１０セル程度の回路規模となる。
従来と比較すると、ＴＦＦ２２と累算器４１は同規模で
あるので、２入力のＯＲ回路２１と５ビットの加算器４
２の差である４３セル分回路規模を低減できる。
路規模を２セルとすると、ＴＦＦ２２は８セル、したが
って制御回路２として１０セル程度の回路規模となる。
従来と比較すると、ＴＦＦ２２と累算器４１は同規模で
あるので、２入力のＯＲ回路２１と５ビットの加算器４
２の差である４３セル分回路規模を低減できる。
【００２７】次に、本発明の第２の実施例の可変分周回
路１００Ｂを図１の可変分周回路１００Ａとと共通の構
成要素には共通の参照文字／数字を付して同様にブロッ
クで示す図３を参照すると、本実施例の上述の第１の実
施例に対する相違点は、プリスケーラ１Ａの代りにＯＲ
信号ＯＲの供給に応答して分周比がｋ，ｋ＋１のいずれ
か一方に設定され信号ｓを出力する可変分周器１１Ａと
縦続接続されたｊ段のＴＦＦＦ１〜ＴＦＦＦｊから成る
分周器１２とを備えるプリスケーラ１Ｂと、制御回路２
の代りに分周比がｑの分周器２３を備える制御回路２Ａ
とを備えることである（ｋ，ｊ，ｑは正の整数）。
路１００Ｂを図１の可変分周回路１００Ａとと共通の構
成要素には共通の参照文字／数字を付して同様にブロッ
クで示す図３を参照すると、本実施例の上述の第１の実
施例に対する相違点は、プリスケーラ１Ａの代りにＯＲ
信号ＯＲの供給に応答して分周比がｋ，ｋ＋１のいずれ
か一方に設定され信号ｓを出力する可変分周器１１Ａと
縦続接続されたｊ段のＴＦＦＦ１〜ＴＦＦＦｊから成る
分周器１２とを備えるプリスケーラ１Ｂと、制御回路２
の代りに分周比がｑの分周器２３を備える制御回路２Ａ
とを備えることである（ｋ，ｊ，ｑは正の整数）。
【００２８】図３を参照して本実施例の動作について説
明すると、まず、分周器２３の出力信号Ｑ３のＨレベル
の期間は（ｑ−ｒ）周期、Ｌレベルの期間はｒ（ｑ未満
の正の整数）周期とする。ｍ＝ｋ・２i と置けば、制御
信号ＭＣが１のときは分周器２３の出力Ｑ３はｍ分周信
号出力を反復する。制御信号ＭＣが０の場合、出力Ｑ３
はｍ，（ｍ＋１）分周の各出力が（ｑ−ｒ）周期，ｒ周
期の割合から成るｑ周期で交互に繰り返され、信号ＭＣ
がｑ周期するとその状態に復帰するので、平均分周数は
時式で表される。
明すると、まず、分周器２３の出力信号Ｑ３のＨレベル
の期間は（ｑ−ｒ）周期、Ｌレベルの期間はｒ（ｑ未満
の正の整数）周期とする。ｍ＝ｋ・２i と置けば、制御
信号ＭＣが１のときは分周器２３の出力Ｑ３はｍ分周信
号出力を反復する。制御信号ＭＣが０の場合、出力Ｑ３
はｍ，（ｍ＋１）分周の各出力が（ｑ−ｒ）周期，ｒ周
期の割合から成るｑ周期で交互に繰り返され、信号ＭＣ
がｑ周期するとその状態に復帰するので、平均分周数は
時式で表される。
【００２９】 Ｍ３ａｖ＝（Ｎ−Ａ）ｍ＋Ａ｛（ｑ−ｒ）ｍ＋ｒ（ｍ＋１）｝／ｑ ＝Ｎｍ＋Ａｒ／ｑ （ｍ＝ｋ・２i ）…………………………………（３） したがって、自由な分数分周数を設定することが可能と
なる。
なる。
【００３０】例えば、分周器２３を３分周器にした場
合、Ｈレベルを２周期、Ｌレベルを１周期とすれば、
（３）式より、 Ｍ３ａｖ＝Ｎｍ＋Ａｒ／ｑ＝Ｎｍ＋Ａ・１／３＝Ｎｍ＋０．３３３・Ａ となる。また同じ３分周期でもＨレベルを１周期、Ｌレ
ベルを２周期にすれば Ｍ３ａｖ＝Ｎｍ＋Ａ・２／３＝Ｎｍ＋０．６６７・Ａ に設定できる。
合、Ｈレベルを２周期、Ｌレベルを１周期とすれば、
（３）式より、 Ｍ３ａｖ＝Ｎｍ＋Ａｒ／ｑ＝Ｎｍ＋Ａ・１／３＝Ｎｍ＋０．３３３・Ａ となる。また同じ３分周期でもＨレベルを１周期、Ｌレ
ベルを２周期にすれば Ｍ３ａｖ＝Ｎｍ＋Ａ・２／３＝Ｎｍ＋０．６６７・Ａ に設定できる。
【００３１】本実施例の制御回路と従来の制御回路との
回路規模の差は、第１の実施例と同様にＯＲ回路２１と
加算器４２との差であり、上記ｍ分周が２(s-1) ≦ｍ＜
２sであれば従来はｓビット以上の加算器４２が必要と
なり、加算器４２は９×ｓセル程度の回路規模となる。
したがってこの実施例の制御回路は従来より（９×ｓ−
２）セル程度分回路規模を低減できる。
回路規模の差は、第１の実施例と同様にＯＲ回路２１と
加算器４２との差であり、上記ｍ分周が２(s-1) ≦ｍ＜
２sであれば従来はｓビット以上の加算器４２が必要と
なり、加算器４２は９×ｓセル程度の回路規模となる。
したがってこの実施例の制御回路は従来より（９×ｓ−
２）セル程度分回路規模を低減できる。
【００３２】
【発明の効果】以上説明したように、本発明のＰＬＬ周
波数シンセサイザは、可変分周回路が、プリスケール信
号と第１の分周制御信号との論理演算を行い論理信号を
出力する論理回路とこの論理信号を分周し第２の分周制
御信号を出力する分周回路とをとを含む制御回路とを備
えているので、プリスケーラ出力信号の制御回路を論理
回路と分周器のみで構成することにより、複雑な加算器
などは不要となるので制御回路の回路規模を小さくする
ことが可能となるという効果がある。
波数シンセサイザは、可変分周回路が、プリスケール信
号と第１の分周制御信号との論理演算を行い論理信号を
出力する論理回路とこの論理信号を分周し第２の分周制
御信号を出力する分周回路とをとを含む制御回路とを備
えているので、プリスケーラ出力信号の制御回路を論理
回路と分周器のみで構成することにより、複雑な加算器
などは不要となるので制御回路の回路規模を小さくする
ことが可能となるという効果がある。
【図１】本発明のＰＬＬ周波数シンセサイザの第１の実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】本実施例のＰＬＬ周波数シンセサイザにおける
動作の一例を示すタイムチャートである。
動作の一例を示すタイムチャートである。
【図３】本発明の第２の実施例の可変分周回路を示すブ
ロック図である。
ロック図である。
【図４】従来のＰＬＬ周波数シンセサイザの一例を示す
ブロック図である。
ブロック図である。
【図５】従来のＰＬＬ周波数シンセサイザにおける動作
の一例を示すタイムチャートである。
の一例を示すタイムチャートである。
１，１Ａ，１Ｂ プリスケーラ ２，２Ａ，４ 制御回路 ３ プログラマブルカウンタ １１，１１Ａ 可変分周器 １２，２３ 分周器 １３，１３Ａ，１３Ｂ，２１ ＯＲ回路 ２２，Ｆ１１，Ｆ１２ ＴＦＦ １００，１００Ａ，１００Ｂ 可変分周回路 ２００ 位相比較器 ３００ ＬＰＦ ４００ ＶＣＯ
Claims (5)
- 【請求項１】 第１，第２の制御データの供給に応答し
て被分周信号を所定の分周比で分周し分周出力信号を出
力する可変分周回路と、前記分周出力信号のの周波数と
基準信号の周波数とを比較し差信号を出力する位相比較
回路と、前記差信号を平滑して周波数制御信号を出力す
るローパスフィルタ回路と、前記周波数制御信号の供給
に応答して発振周波数が制御され前記被分周信号を出力
する電圧制御発振回路を備えるＰＬＬ周波数シンセサイ
ザにおいて、 前記可変分周回路が、第１，第２の分周制御信号の供給
に応答して前記被分周信号の第１および第２の分周比の
いずれか一方の分周動作を選択的に行いプリスケール信
号を出力するプリスケーラ回路と、 前記第１，第２の制御データにより設定される第３の分
周比で前記プリスケール信号を分周し前記分周出力信号
と前記第１，第２の制御データ対応の前記第１の分周制
御信号とを出力するプログラマブルカウンタと、 前記プリスケール信号と前記分周制御信号との論理演算
を行い論理信号を出力する第１の論理回路と前記論理信
号を予め定めた第４の分周比で分周し前記第２の分周制
御信号を出力する分周回路とを含む制御回路とを備える
ことを特徴とするＰＬＬ周波数シンセサイザ。 - 【請求項２】 前記プリスケーラ回路が、選択信号の供
給に応答して前記被分周信号を分周比ｋ，ｋ＋１（ｋは
正の整数）のいずれか一方で分周し可変分周信号を出力
する可変分周器と、 縦続接続され前記可変分周信号をそれぞれ２分周して第
１〜第ｊ（ｊは正の整数）の分周信号を出力しこの第ｊ
の分周信号が前記プリスケール信号である第１〜第ｊの
フリップフロップ回路と、 前記第１，第２の分周制御信号と前記第１〜第ｊの分周
信号との論理演算を行いこの論理演算値対応の前記選択
信号を出力する第２の論理回路とを備えることを特徴と
する請求項１記載のＰＬＬ周波数シンセサイザ。 - 【請求項３】 前記プログラマブルカウンタが、前記第
１の分周制御信号の１周期に出力する前記プリスケール
信号の総数が前記第１の制御データ値に対応しこの第１
の分周制御信号のＬレベル期間に出力する前記プリスケ
ール信号の数が前記第２の制御データ値に対応するよう
制御する分周制御信号発生回路を備えることを特徴とす
る請求項１記載のＰＬＬ周波数シンセサイザ。 - 【請求項４】 前記第１，第２の論理回路が論理和回路
であることを特徴とする請求項１または２記載のＰＬＬ
周波数シンセサイザ。 - 【請求項５】 前記ｋが４であり前記ｊが２であること
を特徴とする請求項２記載のＰＬＬ周波数シンセサイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7164346A JP2827968B2 (ja) | 1995-06-29 | 1995-06-29 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7164346A JP2827968B2 (ja) | 1995-06-29 | 1995-06-29 | Ｐｌｌ周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918338A JPH0918338A (ja) | 1997-01-17 |
| JP2827968B2 true JP2827968B2 (ja) | 1998-11-25 |
Family
ID=15791427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7164346A Expired - Lifetime JP2827968B2 (ja) | 1995-06-29 | 1995-06-29 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209405A (ja) * | 1986-03-04 | 1987-09-14 | Fujikura Ltd | 光フアイバケ−ブル |
-
1995
- 1995-06-29 JP JP7164346A patent/JP2827968B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918338A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5787135A (en) | Variable frequency divider | |
| US4360788A (en) | Phase-locked loop frequency synthesizer | |
| US7054404B2 (en) | Clock control method, frequency dividing circuit and PLL circuit | |
| JP3388527B2 (ja) | 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ | |
| US6009139A (en) | Asynchronously programmable frequency divider circuit with a symmetrical output | |
| JPH0255976B2 (ja) | ||
| CN101908883A (zh) | 可编程小数分频器 | |
| US5867068A (en) | Frequency synthesizer using double resolution fractional frequency division | |
| US5499280A (en) | Clock signal generation | |
| JP3516590B2 (ja) | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 | |
| CN112039521A (zh) | 用于小数分频的四模分频器、小数锁相环及芯片 | |
| EP1889366A2 (en) | Prescaler for a fractional-n synthesizer | |
| US5892405A (en) | PLL synthesizer apparatus | |
| JP3281817B2 (ja) | 可変分周装置 | |
| JP2827968B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6108393A (en) | Enhanced prescaler phase interface | |
| JP3884553B2 (ja) | クロック分周器 | |
| KR100422114B1 (ko) | 주파수분할회로및방법과주파수분할회로가내장된전화단말기 | |
| CN212588320U (zh) | 一种用于小数分频的四模分频器、小数锁相环及芯片 | |
| US6094100A (en) | PLL synthesizer apparatus | |
| US6853222B2 (en) | Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons | |
| JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| JP3375770B2 (ja) | プリスケーラ及びｐｌｌ周波数シンセサイザ回路 | |
| WO2004001974A1 (en) | Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion | |
| US20060003725A1 (en) | Frequency division |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |